KR900000610B1 - 컴퓨터용 라인프린터의 인터페이스 제어장치 - Google Patents

컴퓨터용 라인프린터의 인터페이스 제어장치 Download PDF

Info

Publication number
KR900000610B1
KR900000610B1 KR1019870004466A KR870004466A KR900000610B1 KR 900000610 B1 KR900000610 B1 KR 900000610B1 KR 1019870004466 A KR1019870004466 A KR 1019870004466A KR 870004466 A KR870004466 A KR 870004466A KR 900000610 B1 KR900000610 B1 KR 900000610B1
Authority
KR
South Korea
Prior art keywords
flip
flop
connector
signal
signal line
Prior art date
Application number
KR1019870004466A
Other languages
English (en)
Other versions
KR880014490A (ko
Inventor
염상호
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR1019870004466A priority Critical patent/KR900000610B1/ko
Publication of KR880014490A publication Critical patent/KR880014490A/ko
Application granted granted Critical
Publication of KR900000610B1 publication Critical patent/KR900000610B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

내용 없음.

Description

컴퓨터용 라인프린터의 인터페이스 제어장치
제1도는 본 발명 장치의 회로도.
제2도의 (a)-(s)는 제1도중 각 부분에서 발생되는 파형도.
제3a, b도는 본 발명 장치의 작동 유통도.
본 발명은 컴퓨터용 라인프린터의 인터페이스 제어장치에 관한 것으로 특히, 주 컴퓨터와 라인프린터의 상호 접속이 되도록 표준화된 DPC(Data Product Company의 약칭임) 병렬 인터페이스의 제어 신호로서 데이터 스트로브 신호를 발생시너무라인프린터와 주 컴퓨터간의 데이터 처리가 될 수 있는 컴퓨터용 라인프린터의 인터페이스 제어장치에 관한 것이다.
일반적으로 분당 300라인 이상의 인자 능력을 갖는 라인프린터에서는 DPC병렬이라는 표준 인터페이스를 채용하고 있는데 미니 컴퓨터 이상의 용량을 갖는 컴퓨터에서는 직렬 프린터(Serial Printer)가 아닌 라인프린터를 사용한다. 그러나 현재 라인프린터용 인터페이스 제어장치는 하드웨어 및 소프트웨어의 개발이 없어서 대용량용 라인프린터를 사용하게 되는데 이러한 대용량을 라인프린터는 가격이 높아서 사용자의 부담이 가중될 뿐 아니라 라인프린터의 용량중 일부만 사용하게 되므로 장치의 사용이 비효율적이 되는 단점이 있었다.
본 발명은 이러한 종래의 단점을 해결하기 위하여 표준화된 DPC 병렬 인터페이스의 제어신호로서 데이터 스트로브 신호를 발생시켜 라인프린터와 주 컴퓨터간의 데이터 처리가 될 수 있도록 하여 대략 분당 300라인 내지 분당 1000라인 미만의 라인프린터에 적용할 수 있는 컴퓨터용 라인프린터의 인터페이스 제어장치를 제공하는 것을 목적으로 하는 것으로, 이하 첨부된 도면을 참조하면서 본 발명을 상세히 설명하면 다음과 같다.
제1도를 참조하면 본 발명 장치는 라인프린터용 콘넥터(J1)에서의 신호선(LPDEMD+)을 AND게이트(1-1)를 통하여 D플립플롭(1)의 입력단(D)에 연결함과 동시에 완슈트 게이트(3-1)를 거쳐서 D플립플롭(1)의 클록입력단(C)에 연결하고, 콘넥터(J1)에서의 신호선(LPONLN+)은 D플립플롭(3)의 클록입력단(C)과 멀티플렉서(13)의 입력 그리고 J-K플립플롭(9)의 클록입력단(C)에 연결하며, 콘넥터(J1)의 입력신호선(LPCHN+ 0-7)은 데이터 구동기(17)를 통하여 레지스터(15)의 출력단에 연결하고, 콘넥터(J1)의 입력 신호선(LPSTRB+)은 J-K플립플롭(5)의 출력단(Q)에 연결하며, 콘넥터(J1)의 신호선(LPEOFX+)은 반전기(7-1)을 통하여 J-K플립플롭(7)의 클록 입력단(C)에 연결하고, D플립플롭(3, 11), J-K플립플롭(5, 7, 9)의 리세트단자(R)는 주 컴퓨터용 콘넥터(J2)의 소거신호선(CLEAR)에 연결하며, 콘넥터(J2)의 신호선(mux1-mux3)은 멀티플렉서(13)의 제어입력에 연결함과 동시에 J-K플립플롭(7, 9) 및 D플립플롭(1,11)의 출력단(Q)을 각각 멀티플렉서(13)에 연결하여 멀티플렉서(13)의 출력단을 콘넥터(J2)의 입력 신호선(INFO+)에 연결하고, 콘넥터(J2)의 신호선(LPDTA)은 레지스터(15)의 입력단에 연결하며, 콘넥터(J2)의 신호선(EOFDLY+)은 완슈트 게이트(11-1)를 통하여 D플립플롭(11)의 클록입력단(C)에 연결하고, D플립플롭(3)의 출력단(Q)은 AND게이트(1-1)의 일측입력단에 연결하며, J-K플립플롭(5)의 출력단(Q)은 D플립플롭(1)의 리세트입력단(R)에 연결함과 동시에 D플립플롭(11)의 출력단
Figure kpo00001
은 J-K플립플롭(9)의 세트입력단(S)에 연결하여된 구성으로서 이러한 본 발명 장치의 작용 효과는 제2a-s도 및 제3a, 3b도를 참조하여 설명하면 다음과 같다.
우선 라인프린터를 시점(t1)에서 파워 온하는 즉시 제2a도의 파형에서와 같이 라인프린터용 콘넥터(J1)의 신호선(LPDEMD+: 라인프린터 데이터 요청신호)의 신호는 시점(t1)에서 하이레벨로 바뀌어서 AND게이트(1-1)의 일측입력단에 인가 된다. 또한 라인프린터의 온라인 스위치를 온하는 순간 콘넥터(J1)의 신호선(LPONLN+)에는 제2g도와 같은 신호파형이 발생되어 D플립플롭(3), J-K플립플롭(9)의 클록입력단(C)에 인가됨과 동시에 멀티플렉서(13)에 인가된다. 여기에서 AND 게이트(1-1)의 타측 입력단에는 D플립플롭(3)의 출력(Q)이 입력되는데 이때 외부 라인프린터용 콘넥터(J1)의 신호선(LPONLN+)에는 이미 제2g도와 같은 신호가 실려 있으므로 J-K 플립플롭(3)의 출력단(Q) 신호는 제2b도와 같이 '하이'가 되어 AND게이트(1-1)의 출력은 제2c도와 같이 '하이'가 된다. 이러한 AND게이트(1-1)의 출력은 D플립플롭(1)에 입력됨과 동시에 완슈트 게이트(3-1)에 입력되어 제2d도와 같이 20μs의 펄스폭을 갖는 출력을 발생시켜 D 플립플롭(1)의 클록입력단(c)에 인가 된다. 이러한 20μs 펄스폭의 출력은 실제로 D플립플롭(1)이 세트되기전 20μs정도 동안 외부의 라인프린터로의 데이터 전송 및 전송 데이터를 라인프린터가 자체내에서 처리 하도록 처리 시간을 얻기 위한 것이다. 이러한 관계는 제2c, d도에서와 같다.
이후 제2e도와 세트된 D플립플롭(1)의 출력(Q)은 멀티플렉서(13)에 입력되고 주 컴퓨터는 콘넥터(J2)를 통하여 적절한 시각에 멀티플렉서 제어신호를 신호선(mux1-mux3)을 통하여 멀티플렉서(13)의 제어입력에 공급하므로서 D플립플롭(1)의 출력(Q)상태를 검사 한다.
이때 D플립플롭(1)의 출력(Q)신호는 세트되어 있으므로 주 컴퓨터는 데이터를 라인프린터로 전송할 준비를 하며 이러한 과정으로서 콘넥터(J2)의 신호선(LPPLSE+)에서의 신호(제2p도참조)는 D플립플롭(1)의 입력(D)에 인가되어서 J-K플립플롭(5)의 출력(Q)은 세트 된다. 세트된 J-K플립플롭(5)의 출력단(Q)에서의 신호(제2q도참조)는 라인프린터용 콘넥터(J1)를 통해 라인프린터에 인가 된다.
이러한 신호를 수신한 라인프린터는 콘넥터(J1)의 신호선(LPDEMD+)의 신호를 '로우'로 변환함과 동시에 레지스터(15). 데이터구동기(17) 및 입력신호선(LPCHN+ 0-7)을 거쳐 들어오는 주 컴퓨터의 데이터를 수신한다.
이러한 J-K 플립플롭(5)의 출력(Q)을 발생시키기 위한 주 컴퓨터용 콘넥터(J2)에서의 신호선(LPPLSE+)의 신호는 주 컴퓨터가 라인프린터로 콘넥터(J2)의 신호선(LPDTA0-7)을 통해 8비트의 신호를 보낸직 후 하이로 되어 레지스터(15)를 통해서 데이터 구동기(17)에 입력 된다. 즉 주 컴퓨터에서 라인프린터로 데이터를 전송할때에는 필히 라인프린터용 스트로브신호(J-K플립플롭(5)의 출력(Q)에서의 신호)를 발생시켜야 한다.
이상에서는 주 컴퓨터에서 라인프린터로 한 바이트(8비트)의 데이터 전송시 이루어지는 한주기의 동작을 설명 하였는데 대량의 데이터 바이트를 전송할때에는 동일한 주기 동작이 반복 된다. 즉 만약 100바이트의 데이터를 주 컴퓨터에 라인프린터로 전송할 때에는 위와 같은 100번의 주기동작이 반복 된다. 만약 이러한 한주기 동작중에 라인프린터의 온라인 스위치를 오프하게 되면 콘넥터(J1)의 신호선(LPONLN+)의 신호는 '로우'로 하강되므로 J-K플립플롭(9)의 출력단(Q)에서의 신호(제2도의 (Q)참조)는 '하이'로 되어 밀티플렉서(13)에 입력 된다. 이러한 신호가 멀티플렉서(13)에 입력 되었음을 주컴퓨터는 콘넥터(J2)의 신호선(mux1-mux3)으로 감지하여 데이터 전송을 중지 한다. 그런데 J-K 플립플롭(9)이 세트되는 경우는 콘넥터(J1)의 신호선(LPONLN+)의 신호가 '하이'에서 '로우'로 변화될때뿐만 아니라 라인프린터에서의 종단신호가 콘넥터(J2)의 신호선(LPEOFX+)을 통해 출력될때에도 다음에 설명하는 바와 같이 J-K플립플롭(9)이 세트된다. 즉 라인프린터에서의 종단 신호는기본적으로 라인프린터 용지가 한 페이지당 66라인 또는 88라인으로 고정되어 있으므로 한페이지당 66라인또는 88라인까지 인자가 다되었을 때 다음 페이지로 넘어가야 하며 이때 몇 줄 뛰어 넘어야 된다(FORM SKIP).
그러므로 이동안에는 주 컴퓨터에서는 데이터 전송이 중단 되어야하며 이를 위해 라인프린터는 종단신호를 주 컴퓨터에 보내야 한다. 그러므로 콘넥터(J1)의 신호선(LPEOFX+)의 신호는 한페이지의 인자 완료시에 '하이'로 되어 반전기(7-1)를 통하여 '로우'로 반전된 후 J-K플립플롭(7)의 클록단자(C)에 입력 된다. J-K플립플롭(7)은 클록단자(C)의 입력신호가 '로우'로 될때 J-K플립플롭(7)은 세트되어 그 출력단(Q)의 신호(제2j도참조)는 '하이'가 되어서 멀티플렉서(13)에 인가 된다.
주 컴퓨터는 콘넥터(J2)의 신호선(mux1-mux3)을 통하여 멀티플렉서(13)에 인가되는 플립플롭(7)의 출력(Q)신호가 '하이'가 될때를 검사하여 '하이'신호가 검출되면 콘넥터(J2)의 신호선(EOFDLY+)에 제2k도와 같은 신호를 출력 한다.
제2k도와 같은 신호는 완슈트 게이트(11-1)를 통하여 제2l도과 같은 신호로 되어 D플립플롭(11)의 입력단(C)에 인가 된다. 따라서 D플립플롭(11)은세트되고 그 출력(Q)에는 제2m도과 같은 신호가 발생 된다. 또한 D플립플롭(11)의 출력
Figure kpo00002
은 제2n도과 같이 되어 J-K플립플롭(9)의 입력단(S)에 인가되어 결과적으로 J-K플립플롭(9)이 세트 되는 것이다. 이로서 한페이지에서 데이터 송수신이 이루어지고 그 다음 페이지의 인자가 계속 이루어지는 것이다. 여기서 제2r도에 나타낸 파형은 콘넥터(J1)의 입력신호선(LPCHN+ 0-7) 또는 콘넥터(J2) 신호선(LPDTA0-7)파형이고, 제2s도에 나타낸 파형은 콘넥터(J2)의 신호선(CLKSTB+)파형으로서 이신호는 인터페이스 장치에 기본적인 클록을 제공하고 특히 J-K플립플롭(5)의 클록신호로 작용하여 신호(LPPLSE+)가 하이인 상태에서 하강 에지일 때 데이터 스트로브신호(LPSTRB+)를 생성 한다.
이상에서 설명한 바와 같이 본 발명에 의하면 분당 300라인 이상 1000라인 이하의 인자속도를 갖는 라인프린터를 주컴퓨터에 접속할 수 있는 것이며 라인프린터의 신호와 주 컴퓨터의 스트로브 신호를 자동적으로 조절할 수 있고 종단신호를 처리하여 다음 페이지로 뛰어 넘어가게 할 수 있으며 더욱이 주 컴퓨터에서 라인프린터로의 데이터 전송처리가 가능하게 되며 그 구성이 간단한 라인프린터와 주 컴퓨터간의 인터페이스 제어를 행할 수가 있는 것이다.

Claims (1)

  1. 라인프린터용 콘넥터(J1)에서의 신호선(LPDEMD+)을 AND게이트(1-1)를 통하여 D플립플롭(1)의 입력(D)에 연결함과 동시에 완슈트 게이트(3-1)를 거쳐서 D플립플롭(1)의 클록입력단(C)에 연결하고, 콘넥터(J1)에서의 신호선(LPONLN+)은 D플립플롭(3)의 클록입력단(C)과 멀티플렉서(13)의 입력 그리고 J-K플립플롭(9)의 클록입력단(C)에 연결하며, 콘넥터(J1)의 입력신호선(LPCHN+ 0-7)은 데이터 구동기(17)를 통하여 레지스터(15)의 출력단에 연결하고, 콘넥터(J1)의 입력신호선(LPSTRB+)은 J-K플립플롭(5)의 출력단(Q)에 연결하며, 콘넥터(J1)의 신호선(LPSTRB+)은 반전기(7-1)를 통하여 J-K플립플롭(7)의 클록입력단에 연결하고, D플립플롭(3, 11), J-K플립플롭(5, 7, 9)의 리세트 단자(R)는 주 컴퓨터용 콘넥터(J2)의 소거신호선(CLEAR)에 연결하며, 콘넥터(J2)의 신호선(mux1-mux3)은 멀티플렉서(13)의 제어입력단에 연결함과 동시에 J-K플립플롭(7, 9) 및 D플립플롭(1, 11)의 출력단(Q)을 각각 멀티플렉스(13)에 연결하여 멀티플렉서(13)의 출력단을 콘넥터(J2)의 입력 신호선(INFO+)에 연결하고, 콘넥터(J2)의 신호선(LPDTA0-7)은 레지스터(15)의 입력단에 연결하며, 콘넥터(J2)의 신호선(EOFDLY+)은 완슈트 게이트(11-1)를 통하여 D플립플롭(11)의 클록입력단(C)에 연결하고, D플립플롭(3)의 출력단(Q)은 AND게이트(1-1)의 일측입력단에 연결하며, J-K플립플롭(5)의 출력단
    Figure kpo00003
    은 D플립플롭(1)의 리세트 입력단(R)에 연결함과 동시에 D플립플롭(11)의 출력단
    Figure kpo00004
    은 J-K플립플롭(9)의 세트입력단(S)에 연결하여된 컴퓨터용 라인프린터의 인터페이스 제어장치.
KR1019870004466A 1987-05-07 1987-05-07 컴퓨터용 라인프린터의 인터페이스 제어장치 KR900000610B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870004466A KR900000610B1 (ko) 1987-05-07 1987-05-07 컴퓨터용 라인프린터의 인터페이스 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870004466A KR900000610B1 (ko) 1987-05-07 1987-05-07 컴퓨터용 라인프린터의 인터페이스 제어장치

Publications (2)

Publication Number Publication Date
KR880014490A KR880014490A (ko) 1988-12-24
KR900000610B1 true KR900000610B1 (ko) 1990-02-01

Family

ID=19261241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870004466A KR900000610B1 (ko) 1987-05-07 1987-05-07 컴퓨터용 라인프린터의 인터페이스 제어장치

Country Status (1)

Country Link
KR (1) KR900000610B1 (ko)

Also Published As

Publication number Publication date
KR880014490A (ko) 1988-12-24

Similar Documents

Publication Publication Date Title
US5758073A (en) Serial interface between DSP and analog front-end device
US7328399B2 (en) Synchronous serial data communication bus
EP0522764B1 (en) Multiplexing scheme for modem control signals
EP0602667A1 (en) System and method for peripheral data transfer
EP0105688A2 (en) Line support processor for data transfer system
US4048673A (en) Cpu - i/o bus interface for a data processing system
US5159684A (en) Data communication interface integrated circuit with data-echoing and non-echoing communication modes
EP0130628A2 (en) Real time transparent serial/echoplex interface apparatus
US5461701A (en) System and method for peripheral data transfer
EP0805400B1 (en) IEEE488 interface and message handling method
EP0141659B1 (en) Communication interface
JPS6239580B2 (ko)
GB2235995A (en) Apparatus for read handshake in high-speed asynchronous bus interface
US5623611A (en) Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception
US4047201A (en) I/O Bus transceiver for a data processing system
CN111026691B (zh) 基于apb总线的owi通讯设备
KR900000610B1 (ko) 컴퓨터용 라인프린터의 인터페이스 제어장치
WO1988004808A1 (en) Data transfer circuit
KR0146326B1 (ko) 전전자 교환기용 프로세스 정합보드와 퍼스널 컴퓨터를 정합시키기 위한 인터페이스 회로
JPH0787470B2 (ja) データ伝送装置
JP3058701B2 (ja) ポーリング方式データ転送型タブレット
JPH0426903Y2 (ko)
JPS59177629A (ja) デ−タ転送システム
KR920004361B1 (ko) 페이지 프린터의 엔진과 콘트롤러의 인터페이스회로
KR950002316B1 (ko) 1바이트 래치를 이용한 보드간 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19931229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee