JP3058701B2 - ポーリング方式データ転送型タブレット - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスタイラスペン等の筆記
具を用いて２次元座標入力を行なうタブレットに関し、
特にポーリング方式に基く双方向並列バスを介して座標
データをホストコンピュータに転送する事ができるタブ
レットに関する。

【０００２】

【従来の技術】図７は一般的なタブレットの説明図であ
る。タブレット１は２次元座標面を規定するフラットセ
ンサ２を有している。適当な入力器具例えばスタイラス
ペン３を用いてフラットセンサ２の表面に存在する所望
の位置を手動で指定してやると、フラットセンサ２は指
定された位置に応じた検出信号を発生する。タブレット
１はさらにＣＰＵを内蔵しており、検出信号に基いて指
定された位置の２次元座標値等を表わす座標データを算
出する。座標データは信号ケーブル４を介してホストコ
ンピュータ５に転送され、データ処理が行なわれる。ホ
ストコンピュータ５はタブレット、プリンタ、モデムあ
るいはキーボード等の周辺入出力端末装置とデータ接続
する為に、通常複数のインタフェースを内蔵しており、
入出力端末装置の種類によって使い分けられる。市販さ
れているホストコンピュータにはインタフェースとして
ＲＳ４２３等のシリアルポートに加えてポーリング方式
に従ってデータ転送の可能な双方向並列バスポートを具
備しているものが多い。

【０００３】図８は一般的なタブレットから送信される
出力信号の波形を示す。タブレットのＣＰＵで作成され
る座標データは例えば８ビットからなるパラレルデータ
として表わされる。８ビットパラレルデータはＮＲＺＩ
変換され図示する様に８ビットのシリアルデータ信号
（以下ＮＲＺＩ信号と言う）として出力される。かかる
ＮＲＺＩ信号の高速転送を行なう為に、タブレットはホ
ストコンピュータのシリアルポートに接続する事が好ま
しい。しかしながら、ホストコンピュータに内蔵される
シリアルポートは極めて汎用性が高く種々の周辺端末装
置の接続に用いられるが接続台数に限りがある。通常、
シリアルポートはプリンタあるいはモデムによって専有
される事が多い。従って、実際にはポーリング方式によ
りデータ転送を行なう双方向並列バス（以下Ｂｉｄｉｒ
ｅｃｔｉｏｎａｌ Ｐａｒａｌｌｅｌ Ｂｕｓの頭文字
をとってＢＰＢと称する）を介して座標データの転送を
行なう必要に迫られる事が多い。しかしながら、一般
に、タブレットを直接ホストコンピュータのＢＰＢイン
タフェースに接続する事はできない。シリアル通信とＢ
ＰＢ通信ではプロトコルが異なっており、且つＮＲＺＩ
信号等のシリアル信号とＢＰＢ信号ではその形式が異な
っているからである。

【０００４】図９はホストコンピュータが具備するＢＰ
Ｂのハードウェア構成を示す。ＢＰＢはシリアル通信方
式の一種であって、複数の周辺端末機器が複数のポート
６（図では２個示してある）を介して１本のＢＰＢ信号
線に並列接続される。各ポート６は共通のＢＰＢ信号線
につながるＢＰＢ端子７と、電源ライン（例えば＋５
Ｖ）につながる電源端子８と、接地ラインにつながるＧ
ＮＤ端子９と、電源投入信号ラインにつながるスイッチ
端子１０とを有している。一方、各ポート６を介してデ
ータの送受信を行なう周辺機器はトランジスタのオープ
ンコレクタによりＢＰＢに接続される。従って、送受信
される信号のマークは接地レベル即ち０Ｖであり、スペ
ースは電源電圧例えば＋５Ｖとなる。オープンコレクタ
を介して接続されている為複数の周辺端末機器がＢＰＢ
信号線を何時でもマーク（０Ｖ）にする事が可能である
が、送受信されるデータの競合を防止する為、特定の通
信プロトコルが定められている。

【０００５】前述した様に、各ポート６はＢＰＢ信号
線、電源ライン、接地ライン及び電源投入信号ラインに
接続されている。電源投入信号ラインを接地ラインに短
絡させる事により、ホストコンピュータの電源が立ち上
がる様になっている。電源ラインを介して周辺端末機器
に電源電圧を供給する事ができる。

【０００６】ホストコンピュータの内部では、ＢＰＢ信
号を送受信する為にフィルタ１１を介してＢＰＢトラン
シーバ１２が装備されている。このＢＰＢトランシーバ
１２はホストコンピュータのＣＰＵ１３によって制御さ
れ種々のアプリケーションプログラムに従って周辺端末
機器に対してデータの送受信を行なう。

【０００７】ＢＰＢはポーリング方式に従って随時処理
単位を周辺端末機器との間でやりとりする事によりデー
タの転送を行なう。図１０に処理単位の例を示す。図か
ら明らかな様に、１個の処理単位には細かくタイミング
が規定されている。先頭のアテンションとシンクコード
あるいはスタートコード若しくはストップコードにより
送受信のタイミングをとる同期式の通信処理を行なう。
一般に、通信信号としては前述したＮＲＺＩやＮＲＺや
マンチェスタ等の種々のフォーマットがあるが、ＢＰＢ
においてはデューティ比により２値化されたパルス列で
通信信号を形成している。例えば、ビットパルスが３分
の１のデューティ比を有している場合にはデータ０を表
わし、３分の２のデューティ比を有している場合にはデ
ータ１を表わす様に取り決められている。

【０００８】１処理単位は所定の長さを有するデューテ
ィ比２値化パルス列で構成される。先頭の８ビット即ち
１バイトはアテンションとシンクコードに割り当てら
れ、各周辺端末機器を一斉にアクセスする為に用いられ
る。続いてコマンド部が配置されている。このコマンド
部又はコマンドパケットはアドレス指定を行なう４ビッ
トデータを含む。この４ビットデータにより１６通りの
アドレス指定が行なわれ周辺端末機器が個々に選択され
る。続いて送信／受信指定を行なう２ビットデータが設
けられており、選択された周辺端末機器に対して送信処
理を行なうかあるいは受信処理を行なうかを指定する。
さらに２ビットデータからなるレジスタ指定コードが続
き選択された周辺端末機器に内蔵される４個のレジスタ
のうちの何れか１つを指定する。指定されたレジスタに
対してデータの送信又は受信が行なわれる。続いてスト
ップビットを介して所定の長さを有するポーズ部が設け
られている。このポーズ部の後にデータ部あるいはデー
タパケットが配置されている。このデータパケットはス
タートビット及びストップビットによってその両端が規
定されており２ないし８バイト分のデータを収納する事
ができる。

【０００９】次にＢＰＢを介してホストコンピュータが
各周辺端末機器あるいはデバイスからデータを得る為の
プロトコルについて説明する。ホストコンピュータは電
源立ち上げ後に特定のデバイスを指定するコマンドパケ
ットを発行する。コマンドパケットは前述した様に４ビ
ットのデバイスアドレス指定コード、２ビットの送信／
受信指定コード、２ビットのレジスタ指定コードを有す
る。指定又は選択されたデバイスに送信すべきデータが
あり且つ送信／受信指定コードに送信が指示されている
場合には、選択されたデバイスはレジスタ指定コードで
示されたレジスタの内容を送出する。この様にＢＰＢの
プロトコルはホストコンピュータからデバイスに対する
ポーリング処理が基本となる。逆に、送信／受信指定コ
ードが受信を示している時には、コマンドパケットに続
くデータパケットに収められたバイトデータを指定され
たレジスタに書き込む。ホストコンピュータとあるデバ
イスがデータの授受を行っている場合、ホストコンピュ
ータはコマンドパケット内のデバイスアドレスを変更し
ない。従って、例えばホストコンピュータがキーボード
に対してデータの授受を行なっている時には、他のデバ
イス例えばタブレットに対してはアクセスしない。もし
オペレータによりタブレットが操作された場合には、タ
ブレットは送信すべき座標データを有する為、ホストコ
ンピュータに対して座標データの送信を要求する。これ
がサービスリクエストである。サービスリクエストはコ
マンドパケットに続くポーズ期間中にＢＰＢ信号線をハ
イレベルからローレベルに切り換える事により行なわれ
る。この切り換えにより、ホストコンピュータは他のデ
バイスからサービスリクエストがある事を知る。ホスト
コンピュータはサービスリクエストがあるとデバイスア
ドレスを変更してサービスリクエストを発行したデバイ
スをサーチする。サービスリクエストを発行したデバイ
スはホストコンピュータからポーリングされればサービ
スリクエストを停止する。ホストコンピュータのＢＰＢ
に対しては複数のデバイスが並列接続可能であるが、各
々のデバイスが同時に活性状態あるいはアクティブ状態
になりサービスリクエストを発行した時には通信処理が
極端に遅延する。

【００１０】

【発明が解決しようとする課題】前述した様に、市場に
おいてはＢＰＢを介してタブレットからホストコンピュ
ータに座標データの転送を行ないたいとする要求が強
い。しかしながら、市販されているタブレットにはＢＰ
Ｂに直接接続可能なインタフェースを具備するものがな
い。その為、従来タブレットは外部インタフェースを介
して間接的にＢＰＢに接続されていた。この外部インタ
フェースは一般にワンチップＣＰＵから構成されてい
る。一方、タブレット内部には検出信号の処理及び座標
データの送信を行なう為のワンチップＣＰＵがもともと
内蔵されている。従来、ＢＰＢ通信を行なう為に余分の
ワンチップＣＰＵが必要であった。仮に、２個のワンチ
ップＣＰＵをタブレットに組み込むと、製造コストが増
すとともにタブレットの薄型化を阻害するという問題点
がある。

【００１１】上述した従来の技術の問題点に鑑み、本発
明はタブレット処理とＢＰＢ処理を単一のＣＰＵで行な
い且つ全ての部品をフラットパッケージ及びチップ部品
で構成した薄型且つ安価なタブレットを提供することを
目的とする。併せて、従来問題となっていたＢＰＢ通信
の低速性を改善する事を目的とする。

【００１２】

【課題を解決するための手段】本発明にかかるタブレッ
トは、双方向並列バスを介してホストコンピュータに何
ら外部インタフェースを介する事なく直接接続可能であ
り、アテンションとコマンドとデータパケットとを含む
処理単位を随時ポーリング方式に従って交換又は授受す
る事により、デューティ比で２値化されたパルス列で表
わされる座標データをホストコンピュータに直接転送す
る事ができる。本タブレットは、手動座標入力に応じて
検出信号を出力するフラットセンサと、検出信号を処理
し座標データを生成するワンチップＣＰＵとからなる平
板構造を有する。該ワンチップＣＰＵは、ホストコンピ
ュータの双方向並列バス即ちＢＰＢに直接接続可能な同
期型シリアルポートと、該シリアルポートの同期信号又
はクロック信号の周期を設定する為のカウンタ手段と、
並列バスを介した処理単位の来着に応じてシリアルポー
トを活性化して送受信を可能とする為のタイミング手段
とを有している。さらに、別のタイミング手段を具備し
ており該カウンタ手段を割り込み制御している。この結
果、該カウンタ手段は、来着した処理単位に含まれるア
テンション及びコマンドの受信に必要な長周期同期信号
を設定するとともに、受信されたコマンドに従って座標
データをデータパケットとしてデューティ比２値化パル
ス列の型で送信するのに必要な短周期同期信号を切り換
え設定する。

【００１３】好ましくは該ワンチップＣＰＵは１回の送
信処理につき複数ポイント分の座標データを１データパ
ケットとして送信可能な様に設計されており通信の高速
化を図っている。加えて、各タイミング手段はＣＰＵが
本来具備しているワンショットタイマーにより構成する
事ができ、該カウンタ手段もタイマーカウンタで構成す
る事が可能である。

【００１４】

【作用】前述した様に、ＢＰＢにおいては通信すべきデ
ィジタルデータはデューティ比により２値化されたパル
ス列信号の型で送受信される。従って、本発明において
は、タイマーカウンタやワンショットタイマー等を利用
してワンチップＣＰＵの同期型シリアルポートのクロッ
ク信号を制御しかかる信号の送受信を可能としている。
即ち、アテンション検出後コマンドを読み取る為に、同
期型シリアルポートのクロック信号はデューティ比２値
化パルス列の周期に対応して設定されクロック信号の立
ち上がり又は立ち下がりエッジに同期してデューティ比
２値化パルス列の信号レベルを判定しビットデータを読
み取っている。

【００１５】この様にして読み取られたビットデータで
表わされるコマンドを解読して送信に移る際には、クロ
ック信号を読み取り時に比べて所定倍だけ高速にする。
この高速送信クロック信号を用いて例えばＮＲＺＩ方式
により表わされた座標データをデューティ比２値化パル
ス列に変換してデータパケットとしてホストコンピュー
タに送信する。これらの同期式シリアルポート、タイマ
ーカウンタ及びワンショットタイマーはタブレットのワ
ンチップＣＰＵに本来内蔵されているので、タブレット
は直接ＢＰＢを介してホストコンピュータに接続可能で
ある。

【００１６】さらに、１回の転送処理に対して、複数ポ
イント分の座標データを１データパケットとして送信す
る事により、データ転送レートを改善する事が可能であ
る。

【００１７】

【実施例】以下図面を参照して、本発明の好適な実施例
を詳細に説明する。図１は本発明にかかるポーリング方
式データ転送型タブレットのハードウェア構成を示す模
式的な回路ブロック図である。図示する様に、タブレッ
トは手動座標入力に応じて検出信号を出力するフラット
センサ２と、検出信号を処理し座標データを生成するワ
ンチップＣＰＵ１４とからなる平板構造を有する。即
ち、ワンチップＣＰＵ１４は実際にはフラットセンサ２
の周辺部に収納されている。かかるタブレットは信号ケ
ーブル４を介してホストコンピュータ５に接続されてい
る。タブレットとホストコンピュータ５は双方向並列バ
スを介してアテンションとコマンドとデータパケットと
を含む処理単位を随時ポーリング方式に従って交換する
事により、デューティ比２値化パルス列で表わされた座
標データの転送を行なう。

【００１８】ワンチップＣＰＵ１４はタブレット処理部
１５を有しており、フラットセンサ２から得られた検出
信号を処理し座標データを生成する。得られた座標デー
タは、複数のレジスタのうちの特定レジスタ例えば０番
レジスタに逐次保持される。

【００１９】ワンチップＣＰＵ１４はさらに、座標デー
タの転送を行なうＢＰＢ処理部を有している。このＢＰ
Ｂ処理部は同期型シリアルポート１６と、タイマーカウ
ンタＴ１と、一対のワンショットタイマーＴ２及びＴ３
とを具備している。同期型シリアルポート１６はＢＰＢ
信号に含まれるアテンションあるいはコマンドを受信す
る為の受信端子ＲＸＤと、座標データを送信する為の送
信端子ＴＸＤと、内部クロック信号を発生する為のクロ
ックＣＬＫとを備えている。送信端子ＴＸＤは反転回路
１７及びディジタルトランジスタ１８を介して信号ケー
ブル４に接続されている。ディジタルトランジスタ１８
は例えばオープンコレクタ構造を有しており、ＢＰＢ信
号線を直接アクセスする事ができる。ディジタルトラン
ジスタ１８には反転信号を供給する必要がある為、送信
端子ＴＸＤから出力された信号は一旦反転回路１７によ
り反転される。

【００２０】タイマーカウンタＴ１の出力端子Ｔ１Ｏは
内部クロックＣＬＫに接続されており、クロック信号の
周期を設定する。

【００２１】一方のワンショットタイマーＴ３の入力端
子Ｔ３Ｉは信号ケーブル４に接続されているとともに、
その出力端子Ｔ３Ｏは他方のワンショットタイマーＴ２
の入力端子Ｔ２Ｉに接続されている。このワンショット
タイマーＴ３は信号ケーブル４を介した処理単位の来着
に応じてワンチップＣＰＵ１４のＢＰＢ処理部を活性化
する為のものである。

【００２２】他方のワンショットタイマーＴ２の出力端
子Ｔ２ＯはタイマーカウンタＴ１の入力端子Ｔ１Ｉに接
続されている。このワンショットタイマーＴ２は割り込
み制御によりタイマーカウンタＴ１を制御する。この結
果、タイマーカウンタＴ１は来着した処理単位に含まれ
るアテンション及びコマンドの受信に必要な長周期のク
ロック信号を設定するとともに、受信されたコマンドに
従って座標データをデータパケットとしてデューティ比
２値化パルス列の型で送信するのに必要な短周期のクロ
ック信号を設定する。

【００２３】次に図２を参照して、図１に示すタブレッ
トの送受信動作を説明する。ステップ１０１においてＢ
ＰＢ通信が開始し処理単位が来着するとワンショットタ
イマーＴ３により同期型シリアルポート１６が活性化し
ステップ１０２において最初の１バイトデータを受信す
る。次にステップ１０３において、受信した１バイトデ
ータがアテンションを意味しているかどうかを判断す
る。アテンションでない場合には信号入力を無視して次
の処理単位の来着の為に準備する。一方、アテンション
である場合には、続くステップ１０４において１バイト
データからなるコマンドを受信する。ステップ１０５に
おいてコマンドの解読を行ない受信か、送信か、あるい
は無応答にするかを判断する。無応答とは、コマンドの
アドレス指定コードがタブレットを指定していない場合
である。ステップ１０５において受信と判断された場合
には、ステップ１０６において受信準備を行なった後、
ステップ１０７においてデータパケットに含まれる１バ
イトデータを受信する。続いて、ステップ１０８におい
てデータパケット内に含まれる全てのバイトデータが順
次受信されたかどうかを判断し、受信が終了した場合に
は次の処理単位の受け入れ準備に移る。一方、ステップ
１０５においてコマンドに送信コードが含まれていた場
合には、ステップ１０９に移行し送信準備を行なう。即
ち、ワンショットタイマーＴ２によりタイマーカウンタ
Ｔ１が制御され送信に必要なクロック信号の周期が設定
される。続いてステップ１１０に移り、デューティ比２
値化パルス列の型で座標データのうち１バイト分を送信
する。１バイトデータ毎の送信を繰り返した後、ステッ
プ１１１において全てのバイトデータが送信されたと判
断された時には、ステップ１１２に移り次の処理単位の
受信準備を行なう。

【００２４】図３のタイミングチャートを参照して、図
１に示すタブレットの送信動作を特に詳細に説明する。
図示する様に、ＢＰＢ信号ラインは通常ハイレベルにあ
り、処理単位の発行に同期して、タイミングＰ１におい
てローレベルに切り換わる。この後、１バイトデータ分
の長さを有するアテンションとシンクが続く。さらに、
タイミングＰ２とタイミングＰ３との間で１バイトから
なるコマンドパケットが続き、所定の長さのポーズを経
た後、データパケットが続く。

【００２５】送受信を行なっていない状態即ち不活性状
態においては、タブレットのワンチップＣＰＵのＢＰＢ
処理部は待機状態に設定される。即ち、ワンショットタ
イマーＴ３の出力端子Ｔ３Ｏはローアクティブのワンシ
ョット待機状態に保持され、タイマーＴ２の出力端子Ｔ
２Ｏはハイアクティブのワンショット待機状態に保持さ
れ、シリアルポート１６は同期クロック待機状態に保持
される。

【００２６】ＢＰＢ信号ラインを介して処理単位が来着
するとタイミングＰ１でＢＰＢ信号のレベルはハイレベ
ルからローレベルに切り換わる。この結果、タイマーＴ
３の出力端子がハイレベルになり、タイマーＴ２を許可
する。即ち、タイマーＴ２の出力端子がハイレベルにな
り、タイマーカウンタＴ１が所定の定周期例えば１００
マイクロセカンド毎のカウントを開始する。この結果、
シリアルポートに内蔵されたクロックＣＬＫは１００マ
イクロセカンドの周期を有する同期クロック信号を発生
する。このクロック信号の周期は来着した処理単位に含
まれるビットデータの配列周期に対応している。シリア
ルポートはこの一定周期クロック信号に同期してアテン
ションとシンクを読み取る。即ち、入力したデータが実
際にアテンションとシンクを意味している時にはデータ
００Ｈが読み取られる。

【００２７】この場合には、タイミングＰ２でシリアル
割り込みが発生し、後続のコマンドパケットの受信の為
に、シリアルポートは一旦前述した待機状態に戻され
る。続いて、コマンドパケットの立ち下がりに同期し
て、ＢＰＢ信号ラインがローレベルになる為、シリアル
ポートが再び活性化しコマンドパケットの受信を行な
う。この時も、受信に必要なクロック信号の周期は例え
ば１００マイクロセカンドに設定されている。１バイト
分のデータからなるコマンドの入力が終了した段階即ち
タイミングＰ３で割り込み処理が発生し、受信したコマ
ンドの解読を行なう。

【００２８】コマンドの解読の結果、ホストコンピュー
タから座標データの送信を指示された場合には、シリア
ルポートは送信状態に移行する。即ち、タイミングＰ４
においてワンショットタイマーＴ２に対するワンショッ
ト割り込みが発生する。この割り込みにより、送信開始
タイミングが作られる。同時に、タイマーカウンタの計
数周期が長周期１００マイクロセカンドの３分の１に相
当する３３マイクロセカンドに切り換わり、座標データ
の送信に必要な短周期内部クロック信号が発生する。こ
の短周期クロック信号に同期して座標データの送信が開
始される。この時、同時にワンショットタイマーＴ２の
ワンショットをリセットしておく。これは送信動作の終
了を知る為である。

【００２９】最終の１バイト分が出力され送信が完了す
ると、タイミングＰ５においてワンショットタイマーＴ
２のワンショット割り込みが発生しシリアルポートは次
の処理単位の受け入れの為待機状態にリセットされる。
前述した様に、送信すべき座標データはワンチップＣＰ
Ｕに内蔵されるタブレット処理部によりメインルーチン
で予め作成されている。

【００３０】次に、図４を参照して、タブレットのシリ
アルポートにおけるアテンションあるいはコマンドデー
タの受信動作について詳細に説明する。図示する様に、
ＢＰＢ信号はデューティ比２値化パルス列で表わされ
る。即ち、１バイトからなるコマンドデータの各ビット
は対応するパルスのデューティ比により表わされる。例
えば、１ビットパルスは１００マイクロセカンドの周期
を有しており、そのデューティ比が３分の２である場合
にはビットデータが１である事を表わし、逆にデューテ
ィ比が３分の１である場合にはビットデータが０である
事を表わしている。コマンドデータが受信されると、ワ
ンショットタイマーＴ２の出力端子はハイレベルに切り
換えられ、タイマーカウンタＴ１を介してシリアルポー
トの内部クロックＣＬＫは周期１００マイクロセカンド
のクロック信号を発生する。このクロック信号に同期し
てワンチップＣＰＵの同期式シリアルポートは各ビット
パルスの中央をサンプリングする事によりビットデータ
が０又は１である事を判断する。即ち、１ビットデータ
の各周期において５０マイクロセカンドのタイミング即
ちクロック信号の立ち上がりに同期してデューティ比２
値化パルスで表わされたビットデータの読み取りを行な
う事ができる。このシリアルポートの受信同期クロック
信号はコマンドパケットの先頭に位置するスタートビッ
トの立ち下がりに同期して開始される。

【００３１】続いて、図５を参照してワンチップＣＰＵ
のシリアルポートにおける座標データの送信動作を詳細
に説明する。図示する様に、送信すべき座標データは元
々ＮＲＺＩ変換により符号化されている。即ち、元々の
座標データ信号ＳＤはビットデータに対応してその信号
レベルがハイとローの間で切り換えられる。ビットデー
タが１の場合にはハイレベルとなりビットデータが０の
場合にはローレベルとなる。この様なＮＲＺＩ信号はＢ
ＰＢに用いられるデューティ比２値化パルス列からなる
信号と事なるのでそのまま送信する事はできない。その
為、送信時においては、ワンショットタイマーＴ２の割
り込み処理を行ない、送信に必要なクロック信号の周期
を受信クロック信号の３分の１に相当する３３マイクロ
セカンドに設定する。この短周期送信クロック信号に同
期してＮＲＺＩ信号ＳＤをＢＰＢ信号に変換する。例え
ば、ビットデータ１を送信したい場合には、ビットパル
ス幅を３分割し、第１分割分を０に設定し第２及び第３
分割分を１に設定する。逆に、ビットデータ０を送信す
る場合には、ビットパルス幅を３分割し第１及び第２分
割分を０レベルにするとともに第３分割分を１レベルに
する。この様にして、ＮＲＺＩ信号はデューティ比２値
化パルス列からなるＢＰＢ信号に自動的に変換される。

【００３２】最後に図６を参照して、送信動作時ワンチ
ップＣＰＵのＢＰＢ処理部において行なわれる割り込み
処理のシークエンスを説明する。送信時に実行される割
り込み処理はフェーズ１ないしフェーズ５で示され各々
図３のタイミングチャートに示すタイミングＰ１ないし
Ｐ５において実行される。割り込み処理の要求が入る
と、ステップ２０１において指定されたフェーズが選択
されそこへジャンプする。通常、先ずフェーズ１に対す
るジャンプが行なわれ、ステップ２０２においてアテン
ションか否かが判断される。実際にアテンションが入力
された場合には、ステップ２０３においてフェーズ２に
ジャンプする。

【００３３】フェーズ２においては、ステップ２０４に
おいて先ず受信されたコマンドの解析が行なわれる。解
析の結果、ステップ２０５において送信動作が指示され
ている場合にはステップ２０６において送信準備を行な
った後ステップ２０７においてフェーズ３にジャンプす
る。一方、ステップ２０５において受信が指示されてい
た場合には、ステップ２０８において受信準備が行なわ
れステップ２０９においてフェーズ４にジャンプする。

【００３４】フェーズ３においては、コマンドの指示に
従いステップ２１０において１バイト分の座標データの
送信が行なわれる。このデータ送信は１バイト毎に順次
行なわれステップ２１１において全てのバイトデータの
送信が終了したと判断された場合にはステップ２１２に
おいてフェーズ５にジャンプする。通常、１処理単位に
含まれるデータパケットには２ないし８バイト分のデー
タを一括して与える事ができる。座標データは一般に１
ポイント当たり２ないし４バイト分のデータにより表わ
される。従って、１データパケット当たり少なくとも２
ポイント分の座標データを一括して送信する事が可能で
あり、転送レートの向上が図られる。

【００３５】フェーズ４においては、コマンドの受信指
示に従い、ステップ２１３において１バイト毎のデータ
受信が行なわれる。通常第１バイトはアテンションであ
り、第２バイトはコマンドパケットである。バイト毎の
データ受信を繰り返した後、ステップ２１４において受
信終了と判断された場合には、ステップ２１５において
フェーズ５にジャンプする。

【００３６】フェーズ５においては送信動作あるいは受
信動作が終了した後であるので、ステップ２１６におい
て次の処理単位に含まれるコマンドの受信準備が行なわ
れる。そして、次のアテンションが入力されると、ステ
ップ２１７においてフェーズ１にジャンプする。

【００３７】

【発明の効果】以上説明した様に、本発明によれば、タ
ブレット処理に用いられるワンチップＣＰＵに元々内蔵
されている同期式シリアルポート、タイマーカウンタ及
びワンショットタイマー等を利用する事によりＢＰＢイ
ンタフェースを構成しているので、直接ＢＰＢを介して
ホストコンピュータに接続する事が可能である。従っ
て、従来の様にインタフェースの為に付加的なワンチッ
プＣＰＵを要する事がないので、タブレットの製造コス
トが低減できるとともに、タブレットの薄型化が可能に
なるという効果がある。加えて、ＢＰＢの１回の処理単
位に含まれるデータパケットに対して複数のポイントを
表わす座標データを一括して送信する事ができるので、
データ転送レートを向上する事ができる。さらには、タ
ブレットはホストコンピュータのＢＰＢポートに直接接
続できる為電源の供給を受ける事も可能でありタブレッ
ト自体に電源を装着する必要がないという効果がある。

【図面の簡単な説明】

【図１】本発明にかかるポーリング方式データ転送型タ
ブレットのハードウェア構成を示す模式的回路ブロック
図である。

【図２】図１に示すタブレットの座標データ送受信動作
を説明する為のフローチャートである。

【図３】図１に示すタブレットの座標データ送信動作を
説明する為のタイミングチャートである。

【図４】図１に示すタブレットのコマンドデータ受信動
作あるいは読み取り動作を説明する為のタイミングチャ
ートである。

【図５】図１に示すタブレットの座標データ送信時にお
ける信号変換動作を説明する為のタイミングチャートで
ある。

【図６】図１に示すタブレットが座標データの送信動作
を行なう際内蔵ワンチップＣＰＵ内において実行される
割り込み処理を示すフローチャートである。

【図７】ホストコンピュータに接続されるタブレットの
一般的な構成を示す模式図である。

【図８】従来のタブレットから送信される座標データ信
号の波形図である。

【図９】双方向並列バスを介して随時ポーリング方式に
従ってデータの送受信を行なうホストコンピュータのハ
ードウェア構成を示す模式的ブロック図である。

【図１０】ホストコンピュータによって授受される処理
単位の構成を示す模式的ダイアグラムである。

【符号の説明】

１ タブレット ２ フラットセンサ ４ 信号ケーブル ５ ホストコンピュータ １４ ワンチップＣＰＵ １５ タブレット処理部 １６ 同期型シリアルポート １８ ディジタルトランジスタ Ｔ１ タイマーカウンタ Ｔ２ ワンショットタイマー Ｔ３ ワンショットタイマー

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 双方向並列バスを介してホストコンピュ
   ータに接続可能であり、アテンションとコマンドとデー
   タパケットとを含む処理単位を随時ポーリング方式に従
   って交換する事により、デューティ比２値化パルス列で
   表わされた座標データの転送を行なうタブレットにおい
   て、手動座標入力に応じて検出信号を出力するフラット
   センサと検出信号を処理し座標データを生成するワンチ
   ップＣＰＵとからなる平板構造を有するとともに、該ワ
   ンチップＣＰＵはホストコンピュータの双方向並列バス
   に直接接続可能な同期型シリアルポートと、該シリアル
   ポートの同期信号の周期を設定する為のカウンタ手段
   と、並列バスを介した処理単位の来着に応じてシリアル
   ポートを活性化して送受信を可能とする為のタイミング
   手段と、来着した処理単位に含まれるアテンション及び
   コマンドの受信に必要な長周期同期信号を生成する為及
   び受信されたコマンドに従って座標データをデータパケ
   ットとしてデューティ比２値化パルス列の型で送信する
   のに必要な短周期同期信号を生成する為に該カウンタ手
   段を割り込み制御するタイミング手段とを内蔵している
   事を特徴とするタブレット。
2. 【請求項２】 該ワンチップＣＰＵは１回の送信処理に
   つき複数ポイント分の座標データを１データパケットと
   して送信可能である事を特徴とする請求項１に記載のタ
   ブレット。
3. 【請求項３】 各タイミング手段はワンショットタイマ
   ーにより構成されている事を特徴とする請求項１に記載
   のタブレット。