JP3058700B2 - ポーリング方式データ転送型タブレット - Google Patents

ポーリング方式データ転送型タブレット

Info

Publication number
JP3058700B2
JP3058700B2 JP2297191A JP2297191A JP3058700B2 JP 3058700 B2 JP3058700 B2 JP 3058700B2 JP 2297191 A JP2297191 A JP 2297191A JP 2297191 A JP2297191 A JP 2297191A JP 3058700 B2 JP3058700 B2 JP 3058700B2
Authority
JP
Japan
Prior art keywords
data
coordinate data
tablet
host computer
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2297191A
Other languages
English (en)
Other versions
JPH04238521A (ja
Inventor
裕樹 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wacom Co Ltd
Original Assignee
Wacom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacom Co Ltd filed Critical Wacom Co Ltd
Priority to JP2297191A priority Critical patent/JP3058700B2/ja
Publication of JPH04238521A publication Critical patent/JPH04238521A/ja
Application granted granted Critical
Publication of JP3058700B2 publication Critical patent/JP3058700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はスタイラスペン等を用い
て手動で2次元座標の入力を行うとともに座標データの
ホストコンピュータに対する転送を行なうタブレットに
関し、特に双方向並列バスを介してホストコンピュータ
に接続可能であり且つアテンションとコマンドとデータ
パケットとを含む処理単位を随時ポーリング方式に従っ
てホストコンピュータとの間で交換する事により座標デ
ータの非同期的な転送を行なうタブレットに関する。
【0002】
【従来の技術】図7を参照して一般的なタブレットの構
成を先ず簡単に説明する。タブレット1は2次元座標面
を規定するフラットセンサ2により構成されている。適
当な入力器具例えばスタイラスペン3を用いてフラット
センサ2の表面上に存在する所望の位置を手動で指定し
てやると、フラットセンサ2は指定された位置に応じた
検出信号を発生する。タブレット1はさらにCPUを内
蔵しており、検出信号に基いて指定された位置の2次元
座標データを算出する。算出された座標データは信号ケ
ーブル4を介してホストコンピュータ5に送られ種々の
処理が行なわれる。ホストコンピュータ5は周辺の入出
力端末装置又はデバイスと接続する為に、異なった種類
のインタフェースを内蔵しており送受信される信号の形
式に従って使い分けられる。これらのインタフェースに
は非同期式調歩同期方式に従うデータ信号を受け入れる
為のRS423シリアルインタフェースや、アテンショ
ンとコマンドとデータパケットとを含む処理単位を随時
ポーリング方式に従って双方向並列バスを介して交換す
る事によりデータ信号の非同期的な転送を行なうインタ
フェースが含まれる。以下後者のデータ通信方式をBi
directional Parallel Busの
頭文字をとってBPBと言う事にする。
【0003】図8は従来のタブレットから送信されるデ
ータ信号の波形を示す。タブレットで作成される座標デ
ータは例えば1バイト8ビットからなるパラレルデータ
として表わされる。8ビットパラレルデータは例えばN
RZI変換され図示する様に8ビットのシリアルデータ
信号(以下NRZI信号)として出力される。この様な
データ送信方法が非同期式調歩同期方式と呼ばれるもの
である。従って一般にタブレットはRS423シリアル
インタフェースを通じてホストコンピュータに接続され
る。
【0004】しかしながらホストコンピュータに内蔵さ
れるRS423シリアルポートは極めて汎用性が高く通
常はプリンタ及びモデム等によって専有されている。従
って、市場においては別のインタフェース例えばBPB
インタフェースを介して座標データの転送が可能なタブ
レットに対する要求が広くある。しかしながら、一般に
RS423インタフェースとBPBインタフェースでは
通信プロトコルや信号形式が異なりタブレットを直接B
PBインタフェースを介してホストコンピュータに接続
する事はできない。
【0005】次に図9を参照してホストコンピュータの
BPBインタフェースを簡潔に説明する。BPBインタ
フェースは一種のシリアル通信方式であって、複数の周
辺端末機器又はデバイスが1本のBPB信号線に並列接
続可能となっている。各々のデバイスの送信出力はトラ
ンジスタのオープンコレクタを介してホストコンピュー
タに供給され且つ同時にBPB信号を受信する。ホスト
コンピュータに装着されている個々のBPBインタフェ
ース用ポート6は、共通のBPB信号線に接続されるB
PB端子7と、電源ライン(例えば+5V)に接続され
る電源端子8と、接地ラインGNDに接続される接地端
子9と、電源投入信号ラインに接続されるスイッチ端子
10とを具備している。ホストコンピュータと個々のデ
バイスとを結ぶBPB信号線はオープンコレクタ接続さ
れているので、送受信信号のマークは接地ラインのレベ
ルである0Vとなりスペースは電源ラインの電圧+5V
となる。オープンコレクタ接続されている為全てのデバ
イスがBPB信号線を何時でもマーク状態にする事が可
能である。従ってデバイス間におけるデータの干渉ある
いは競合を防止する為にBPBインタフェースにおいて
は特別の通信プロトコルが決められている。加えて、デ
バイスを各ポート6に接続すると端子10を介して電源
投入信号が接地ラインGNDに短絡されホストコンピュ
ータの電源が立ち上がる様になっている。さらに、接続
されたデバイスは電源端子8及び接地端子9とによりホ
ストコンピュータから電源の供給を受ける。
【0006】ホストコンピュータの内部では、フィルタ
11を介して共通のBPB信号線に専用のトランシーバ
12が接続されている。このBPBトランシーバ12は
ホストコンピュータのCPU13によって指定される種
々のアプリケーションに応じてBPB信号線を介してデ
バイスとの間でデータの授受を行なう。
【0007】BPBインタフェースはアテンションとコ
マンドとデータパケットとを含む処理単位を随時ポーリ
ング方式に従って授受又は交換する事によりデータの非
同期的な転送を行なうものである。図10に1個の処理
単位の例を示す。1個の処理単位はバイナリビット列か
ら構成されており各ビットはデューティ比により01デ
ータがコード化されている。例えば、1ビットの周期が
100マイクロセカンドの時ローレベルが65マイクロ
セカンドでハイレベルが35マイクロセカンドであれば
ビットはデータ0を示し、逆にローレベルが35マイク
ロセカンドでハイレベルが65マイクロセカンドであれ
ばビットデータは1を示す。処理単位の先頭部には1バ
イト即ち8ビットからなるアテンションとシンクコード
が位置している。従って、アテンションとシンクの期間
は800マイクロセカンドとなる。この後にはやはり1
バイト8ビットからなるコマンドパケットが続いてい
る。コマンドパケットは細分化されており4ビットから
なるアドレス指定コード、2ビットからなる送信/受信
指定コード、2ビットからなるレジスタ指定コードとを
含んでいる。アドレス指定コードはデバイスの指定を行
なうものであり最大で16個のデバイスを個々に指定で
きる。送信/受信指定コードは選択されたデバイスに対
して送信若しくは受信を指定する為のものである。さら
にレジスタ指定コードは選択されたデバイスに内蔵され
る4個のレジスタのうち転送を実行するデータが内蔵さ
れているものを指定する為のものである。コマンドパケ
ットの次には1ビットからなるストップコードを介して
ポーズ部が位置している。このポーズ部により後続のデ
ータパケットは先行するコマンドパケットから分離され
ている。データパケットは1ビットからなるスタートコ
ードと1ビットからなるストップコードとの間に定義さ
れており2ないし8バイト分のデータを収納する事がで
きる。
【0008】次にBPBインタフェースのプロトコルを
簡潔に説明する。ホストコンピュータは電源立ち上げ後
に特定のデバイスを指定するコマンドパケットを発行す
る。コマンドパケットは前述した様にデバイスアドレス
コード、送信/受信指定コード及びレジスタ指定コード
を有している。アドレス指定コードにより選択されたデ
バイス例えばタブレットが送信すべき座標データを有し
ており且つ送信/受信指定コードにより送信動作が指示
されている場合には、タブレットはレジスタ指定コード
で示されたレジスタの内容をホストコンピュータに送出
する。この様にBPBのプロトコルはホストコンピュー
タからデバイスに対するポーリング処理が基本となる。
【0009】一方、送信/受信指定コードが受信になっ
ている時には、コマンドパケットに続くデータパケット
に収められた2ないし8バイト分のデータを選択された
デバイスの指定されたレジスタに書き込む。ホストコン
ピュータとあるデバイスがデータの授受を行なっている
場合、ホストコンピュータはアドレス指定コードを変更
しないで処理単位を送り続ける。この為、ホストコンピ
ュータがタブレットと通信している時には他のデバイス
例えばキーボードに対してアドレス指定コードを発行す
る事はない。もしオペレータによりキーボードのボタン
が押された時は、キーボードは送信すべきデータを持つ
のであるから、ホストコンピュータに対してデータを送
信したい旨知らせる。これがいわゆるサービスリクエス
トである。サービスリクエストは例えばコマンドパケッ
トとデータパケットの間に位置するポーズ期間中に30
0マイクロセカンド以上BPB信号線をオープンコレク
タを介してローレベルに保持する事により行なわれる。
これにより、非選択デバイスからホストコンピュータに
対してリクエストがある事を通知するのである。ホスト
コンピュータはサービスリクエストがあるとデバイスア
ドレスを変えてサービスリクエストを起こしたデバイス
をサーチする。サービスリクエストを発行したデバイス
はホストコンピュータからポーリングされるとサービス
リクエストを停止する。この様なBPB通信は複数例え
ば16台のデバイスを選択的にアクセスする事ができ
る。しかしながら、各々のデバイスが同時にアクティブ
状態になりサービスリクエストを多発すると通信処理は
極端に遅くなってしまう。
【0010】
【発明が解決しようとする課題】前述した様に一般に市
販されるタブレットはRS423シリアルポート等の非
同期式調歩型同期インタフェースを介して座標データの
転送を行なう様に設計されている。この場合にはデータ
転送は高速で行なわれ何ら問題はない。しかしながら、
RS423シリアルポートは一般にプリンタあるいはモ
デムによって専有されておりタブレットに振り分けられ
る余地はない。従って別途用意されているBPBインタ
フェースを介して座標データの転送を行なわざるを得な
い事態が往々発生する。この時、タブレットとホストコ
ンピュータを接続する為BPB専用のコンバータが必要
であった。このコンバータは高価であり且つ場所をとる
為、直接BPBインタフェースに接続可能なタブレット
が望まれていた。従って、本発明は直接BPB信号の授
受が可能なワンチップCPUを内蔵するタブレットを提
供する事を一般的な目的とする。
【0011】ところで、ホストコンピュータとタブレッ
トとの座標データの授受をポーリングで行なう場合に
は、ホストコンピュータのポーリング間隔即ち処理単位
の発行間隔により座標データの転送レートが決定され
る。このポーリング間隔はデータパケットが付随してい
ない場合には即ちコマンドパケットのみの場合には約1
1ミリセカンドである。デバイスから2バイトのデータ
を送信する時には14ミリセカンド前後となり、4バイ
トのデータを送信する時には16ミリセカンド前後とな
り、最大の8バイトのデータを送信する時には18ミリ
セカンドから20ミリセカンドとなる。周辺デバイスは
ホストコンピュータから低速で且つ不連続なタイミング
によりポーリングされる為、転送レートが遅くなりがち
である。特に、従来のタブレットからコンバータを介し
て絶対座標を送信する場合には、1ポイント当たりのデ
ータ量が4バイト程度となり転送レートが著しく遅くな
るという問題が生じる。この為、従来BPBインタフェ
ースを介した座標データの転送レートは1秒あたり60
ポイントが限度であった。この為、文字認識等1秒間に
100ポイント以上の座標データの転送が必要な場合に
はBPBインタフェースは今まで対応する事ができない
という問題点があった。従って、本発明はBPBインタ
フェースを介して直接1秒間に100ポイント以上の座
標データの高速転送が可能なタブレットを提供する事を
特徴的な目的とする。
【0012】
【課題を解決するための手段】上記目的を達成する為
に、本発明にかかるタブレットは双方向並列バスを介し
てホストコンピュータに直接接続可能であり、アテンシ
ョンとコマンドとデータパケットとを含む処理単位を随
時ポーリング方式に従って交換する事により座標データ
の非同期的ではあるが高速の転送を行なう事ができる。
タブレットは、手動入力された座標検出信号を処理して
座標データを生成する為の処理部と、生成された座標デ
ータを一時保持する為のレジスタ手段と、レジスタ手段
から座標データを一定の時間間隔で順次蓄積する為のバ
ッファ手段と、ホストコンピュータから並列バスを介し
て来着した処理単位に含まれるアテンションに応じ且つ
コマンドに従って蓄積された順に複数の座標データを順
にデータパケットとしてホストコンピュータに送信する
為のデータ送信部とを備えている。これらの構成要素は
ワンチップCPUに一括して収納する事が可能である。
【0013】好ましくは、該バッファ手段はFIFOか
ら構成されている。又、該処理部は座標検出信号を処理
して先頭の絶対座標データ及び後続の相対座標データを
順次生成するとともに、該データ送信部はコマンドに従
って最初に絶対座標データを送信し続いて相対座標デー
タを送信する事により送信データ圧縮を行なう様になっ
ている。
【0014】
【作用】本発明によれば、タブレットに内蔵されるワン
チップCPUは座標データの生成及び転送処理に兼用さ
れており、直接BPBを介してホストコンピュータに接
続可能である。加えて、タブレット内で生成された座標
データをFIFO等らかなるバッファ手段に一定間隔で
蓄積するとともに、ホストコンピュータからのポーリン
グに応じて複数のポイントを表わす座標データ群を非同
期で送出する事により転送レートを向上させている。さ
らに、転送すべき座標データを必要に応じて絶対座標デ
ータと相対座標データとで構成する事によりデータ圧縮
を行ない実質的に高速転送を実現している。
【0015】
【実施例】以下図面を参照して本発明にかかるタブレッ
トの好適な実施例を詳細に説明する。図1は本発明の全
体的なハードウェア構成を示す模式的なブロック図であ
る。タブレットはスタイラスペン等を用いて手動入力さ
れた位置に対応する座標検出信号を出力するフラットセ
ンサ2とワンチップCPU14とから構成されている。
ワンチップCPU14はフラットセンサ2に組み込まれ
ており、平板型且つ小型薄型のタブレットが実現してい
る。このタブレットは信号ケーブル4を介してBPBイ
ンタフェースを有するホストコンピュータ5に直接接続
されている。ワンチップCPU14はタブレット処理部
15を備えており手動入力された座標検出信号を処理し
て座標データを生成する。又、0番レジスタ、1番レジ
スタ、2番レジスタ及び3番レジスタに分割されたレジ
スタ手段を具備しており、生成された座標データを一時
所定の番号を有するレジスタに保持する。ワンチップC
PU14はさらにタブレット処理部15とは別にデータ
転送部を有している。このデータ転送部は同期型シリア
ルポート16と、タイマーカウンタT1と一対のワンシ
ョットタイマーT2及びT3とを備えている。シリアル
ポート16の内部には例えばFIFOからなるバッファ
手段が内蔵されており、レジスタ手段から座標データを
一定の時間間隔で順次蓄積する。そして、シリアルポー
ト16はホストコンピュータから信号ケーブル4を介し
て来着した処理単位に含まれるアテンションに応じ且つ
コマンドに従って蓄積された複数の座標データを順にデ
ータパケットとしてホストコンピュータ5に送信する。
シリアルポート16はアテンションやコマンドパケット
を受け入れる為の受信端子RXDと、座標データを送出
する為の出力端子TXDを具備している。出力された座
標データは反転回路17を介して反転された後オープン
コレクタ等から構成されるディジタルトランジスタ18
を通って信号ケーブル4に供給される。このシリアルポ
ート16は内部クロックCLKにより生成された受信ク
ロック信号及び送信クロック信号に応答して受信動作及
び送信動作を行なう。タイマーカウンタT1は入力端子
T1Iと出力端子T1Oとを備えており、内部クロック
から発生する送信クロック信号及び受信クロック信号の
周期を設定する為のものである。ワンショットタイマー
T2も入力端子T2Iと出力端子T2Oとを備えており
割り込み処理によりタイマーカウンタT1を制御する。
他のワンショットタイマーT3はホストコンピュータか
ら発行された処理単位の来着に応じてワンチップCPU
14のデータ転送部を活性化する為のものである。
【0016】次に図2を参照してポーリング方式に基く
タブレットの座標データ転送動作を説明する。ステップ
101においてホストコンピュータから処理単位が発行
されBPB転送が開始すると、ワンショットタイマーT
3が作動しワンチップCPU14が活性化され、ステッ
プ102において最初の1バイトデータが受信される。
ステップ103において、この1バイトデータがアテン
ションであると判断された場合には、ステップ104に
おいて後続の1バイトデータからなるコマンドが受信さ
れる。この時、タイマーカウンタT1は受信動作に必要
な長周期のクロック信号を設定している。続いて、ステ
ップ105において受信されたコマンドの解読を行ない
受信が指示されている場合にはステップ106に進み受
信準備を行なう。続いてステップ107において1バイ
ト毎にデータパケットからデータ受信を行ない、ステッ
プ108において全てのバイトデータの受信が終了した
と判断された場合にはステップ112に進み次のコマン
ドパケットの受信準備を行なう。
【0017】一方ステップ105においてコマンドを解
読した結果送信が指示されている場合には、ステップ1
09に進み送信準備を行なう。この時、タイマーカウン
タT1はワンショットタイマーT2によって割り込み制
御され、送信動作に必要な短周期の内部クロック信号を
設定する。続いて、ステップ110において1バイト毎
に送信を行ない、ステップ111において全てのバイト
データの送信が1データパケット内において終了したと
判断された場合には、ステップ112に進み次のコマン
ドの受信準備を行なう。この時、ワンショットタイマー
T3はリセットされワンチップCPU14は待機状態に
おかれる。なお、ステップ105においてコマンドを解
読した結果当該タブレットがアクセスされていないと判
断された時には応答する事なしにステップ112に進
む。
【0018】さらに図3を参照してワンチップCPU1
4に内蔵されるデータ転送部を構成する各構成要素の動
作を詳細に説明する。BPB信号は通常ハイレベルに維
持されている。ホストコンピュータが処理単位を発行す
るとタイミングP1においてBPB信号はローレベルと
なりアテンションとシンクが供給される。続いて1バイ
ト分の時間が経過した後タイミングP2においてコマン
ドパケットが与えられる。さらに1バイト分の時間が経
過した後タイミングP3においてBPB信号は一旦ハイ
レベルになりポーズ期間が与えられる。次にデータパケ
ットが後続する。
【0019】最初、BPB信号がハイレベルにある間は
タブレットのワンチップCPUは待機状態におかれる。
即ち、ワンショットタイマーT3の出力端子T3Oはロ
ーアクティブのワンショット待機状態に保持され、他の
ワンショットタイマーT2の出力端子T2Oはハイアク
ティブのワンショット待機状態に保持され、シリアルポ
ートは同期クロック待機状態に保持される。
【0020】ホストコンピュータから処理単位が発行さ
れるとBPB信号がタイミングP1においてローレベル
に切り換えられ、タイマーT3の出力端子T3Oがハイ
レベルとなり他のワンショットタイマーT2を許可す
る。従って、タイマーT2の出力端子T2Oがハイレベ
ルになり、これに同期してタイマーカウンタT1が10
0マイクロセカンドの周期カウントを開始する。これに
より、同期型シリアルポートの内部クロックは100マ
イクロセカンドの周期を有する受信用クロック信号を発
生する。従って、シリアルポートは1バイトからなるア
テンション情報を読み取る。
【0021】この受信により入力されたデータが00H
であれば確かにアテンションである事が分かり、タイミ
ングP2においてシリアル割り込みが発生する。この割
り込みによりコマンドパケット受信準備の為、各構成要
素は一旦待機状態に保持される。
【0022】コマンドパケットが入力されるとBPB信
号が立ち下がる為、受信動作が再び繰り返されシリアル
ポートは1バイトデータからなるコマンドを受信し且つ
解読してタイミングP3の時割り込みを発生する。解読
されたコマンドのコードが当該タブレットに対する座標
データの送信を指示している場合にはワンショットタイ
マーT2のワンショット割り込みがタイミングP4にお
いて発生し送信開始タイミングを作る。即ち、タイマー
カウンタT1は受信用クロック信号の周期100マイク
ロセカンドの計測から、送信用クロック信号の周期33
マイクロセカンドの計測へと切り換えられる。この送信
用クロック信号に同期して座標データの送信が行なわれ
る。この時、ワンショットタイマーT2のワンショット
は再びセットされる。これは送信終了時点を知る為であ
る。即ち、全ての座標データの送信が終了するとタイミ
ングP5においてワンショットタイマーT2のワンショ
ット割り込みが発生するのである。この後、次のコマン
ド入力の為ワンチップCPUの各ポートは待機状態にお
かれる。なお、送信すべき座標データは前述した様にワ
ンチップCPUのメインルーチンで予め作成される。
【0023】次に図4のタイミングチャートを参照して
シリアルポートのコマンドパケット受信動作を詳細に説
明する。図示する様に、BPB信号に表われるコマンド
はバイナリビットの列から構成されている。各ビットは
デューティ比を変える事により0か1かのバイナリデー
タを与えられている。例えば、1ビットの周期を100
マイクロセカンドに設定し前半の35マイクロセカンド
分だけローレベルとし後半の65マイクロセカンドをハ
イレベルにした場合にはビットデータ1が与えられる。
逆に、前半の65マイクロセカンドの間信号レベルをロ
ーにし後半の35マイクロセカンドの間信号レベルをハ
イに設定するとビットデータ0が与えられる。この様に
デューティ比で2値化されたビットデータを受信し読み
取る為に、シリアルポートに内蔵されるクロックCLK
は100マイクロセカンドの周期を有する受信用クロッ
ク信号を出力する。内部クロックのかかる設定はワンシ
ョットタイマーT2の立ち上がりにより制御される。受
信用クロック信号CLKの各立ち上がりエッジに同期し
てBPB信号に含まれるビットデータのレベルをサンプ
リングする事によりバイナリデータが読み取られる。
【0024】次に図5を参照してシリアルポートの座標
データ送信動作を詳細に説明する。送信すべき座標デー
タは本来例えばNRZI信号SDによって表わされてい
る。即ち、各ビット周期毎に、データが1であればハイ
レベルにセットされデータが0であればローレベルにセ
ットされる。かかるNRZI信号をデューティ比により
表わされたBPB信号に変換する為に、シリアルポート
の内部クロックCLKは33マイクロセカンドの周期を
有する送信用クロック信号を出力する。この周期は受信
用クロック信号の3分の1に設定されており、且つワン
ショットタイマーT2の立ち上がりに同期して発信が開
始する。この送信用クロック信号に同期してNRZI信
号SDはBPB信号に変換される。即ち、NRZI信号
の1ビット周期は3分割され、データが1である場合に
は第1分割部分が0レベルに設定され第2及び第3分割
部分が1レベルに設定される。逆に、NRZI信号が0
である場合には第1及び第2分割部分は0レベルに設定
され第3分割部分のみが1レベルに設定される。かかる
変換は所定のプログラムにより自動的に行なわれる。
【0025】次に図6のフローチャートを参照して図3
に表われた種々の割り込み処理のシークエンスを詳細に
説明する。割り込み処理はフェーズ1ないしフェーズ5
に分けられており、各々図3に示すタイミングP1ない
しP5において行われる。先ずステップ201において
指定されたフェーズにジャンプする。通常、先ず最初に
アテンションの検出を行なうのでフェーズ1にジャンプ
する。即ち、ステップ202において入力されたBPB
信号がアテンションか否かを判定する。アテンションで
ある場合にはステップ203においてフェーズ2にジャ
ンプする。
【0026】フェーズ2においてはステップ204でア
テンションに続くコマンドの解析が行なわれる。ステッ
プ205においてコマンドを解析した結果送信動作が指
示されている場合にはステップ206で送信準備を行な
った後、ステップ207においてフェーズ3にジャンプ
する。一方受信が指示されている場合にはステップ20
8において受信準備がなされ、ステップ209において
フェーズ4にジャンプする。さらに、コマンドの内容が
当該タブレットに無関係である場合にはフェーズ5にジ
ャンプする。
【0027】フェーズ3においては、ステップ210で
1バイトデータ毎に送信を行なう。ステップ211で送
信が終了したと判断された場合には、ステップ212で
フェーズ5にジャンプする。
【0028】フェーズ4においては、ステップ213で
1バイト毎のデータ受信が行なわれ、ステップ214で
受信が終了したと判断された場合には、ステップ215
でフェーズ5にジャンプする。
【0029】フェーズ5においては、ステップ216で
次のコマンドの受信準備がなされ、次のコマンドが発行
された場合にはステップ217でフェーズ1にジャンプ
する。
【0030】以上で本発明にかかるタブレットのBPB
通信を可能とするハードウェア構成の説明を終える。引
き続いてBPB通信における座標データの高速転送方式
を説明する。
【0031】BPB通信においては、指定したデバイス
に対してポーリングを行ない当該デバイスからデータを
受け取る。このポーリング間隔は前述した様にデバイス
が送信すべきデータの長さにより約11ミリセカンドか
ら18ミリセカンドの間で変化する。これはデバイスが
データを受信又は送信した後、ある時間間隔をおいてホ
ストコンピュータのBPBトランシーバあるいはドライ
バに割り込みをかけるからである。タブレットから座標
データを送信する場合、1回のポーリングで1ポイント
分の座標データを処理していては毎秒100ポイント以
上の転送レートを達成する事はできない。従来、1ポイ
ント当たりのデータ量が少ないマウスでさえも毎秒60
ポイント程度であった。本発明においては、毎秒100
ポイント以上の転送レートを実現する為に特別のプロト
コルを採用している。
【0032】図11にこのプロトコルを達成する為のハ
ードウェア構成を示す。図示する様に、タブレットのワ
ンチップCPU14は手動入力された座標検出信号を処
理して座標データを生成する為のタブレット処理部15
と、生成された座標データを一時保持する為のレジスタ
21と、レジスタ21から座標データを一定の時間間隔
で順次蓄積する為の8段リングバッファ22と、ホスト
コンピュータから並列バスを介して来着した処理単位に
含まれるコマンドに従って蓄積された順に複数の座標デ
ータをホストコンピュータに送信する為のシリアルポー
ト16とを有している。8段リングバッファ22は例え
ばFIFOから構成されており、座標データは一定間隔
例えば10ミリセカンド毎に上段から下段に向って順次
蓄積される。シリアルポート16はホストコンピュータ
からのコマンドに従って蓄積された順に座標データを読
み出しBPB信号線に出力する。この際、シリアルポー
ト16はリングバッファ22の座標データが空になった
時は最後のデータである事を示すステイタスを送信す
る。逆に一度送信処理を行なった後においてもリングバ
ッファ内に依然として座標データが残っている場合に
は、ホストコンピュータのBPBトランシーバあるいは
BPBドライバに割り込みをかけ再度コマンドを発行さ
せる。このコマンドに応答してリングバッファ内に残さ
れた座標データの転送を行なう。
【0033】リングバッファ22はFIFOで構成され
ており、ファーストインファーストアウトベースで座標
データの受け渡しを行なう。即ち、入力された座標デー
タは10ミリセカンドの一定間隔で上段から順に座標デ
ータD1ないしD8を蓄積する。一方、シリアルポート
16からの読み出しに応じて11ミリセカンドから18
ミリセカンドの不定間隔で蓄積された順に座標データを
出力する。この様にして、リングバッファはポーリング
によるサンプリングの不連続性を吸収する事ができる。
【0034】図12に上述したリングバッファの入出力
タイミングを示す。リングバッファは例えば毎秒100
ポイントの転送レートを達成する為に、10ミリセカン
ドの一定間隔で1ポイント毎の座標データD1ないしD
4を順次受け入れる。一方、シリアルポート16は不定
間隔でホストコンピュータからコマンドC1ないしC3
を受け取る。最初のコマンドC1が来た時点において
は、リングバッファの内部は空であるので座標データの
送信は行なわれない。続いて、例えば16ミリセカンド
後に次のコマンドC2が来たとする。この時にはリング
バッファ内に蓄えられている最も古い座標データD1が
取り出され出力される。座標データD1は最後のデータ
でない事を示すステイタスになっている為、ホストコン
ピュータ側のBPBドライバは直ちにコマンドを発行し
次の座標データD2を受け取る。座標データD2は当該
時点において最後のものである事を示すステイタスにな
っている為、ドライバは受け取ったデータを処理してド
ライバ割り込みを終了する。この様な動作を繰り返す事
によって、ドライバ割り込みが不連続であり且つ低速で
あっても一定間隔のサンプリングを保証する事ができ
る。上述した様に、本発明においてはドライバの割り込
みにより連続して2回以上タブレットから座標データを
得る事により高速化を図っている。これは、1ポイント
当たりの座標データの転送処理が10ミリセカンドの一
定期間より短かい時間例えば4ミリセカンド以内で実行
できるからである。しかしながら、各ポイントを絶対座
標で表わした場合にはデータのバイト数が多くなる為、
上述した高速サンプリングプロトコルであっても実際の
転送レートが期待値より低くなる可能性がある。従っ
て、タブレットから送信すべき座標データの圧縮を行な
う必要がある。以下に、高速サンプリングプロトコルを
有効に活用する為の座標データ圧縮について説明する。
【0035】前述した様に、タブレットのワンチップC
PUは算出された座標データを一旦レジスタに格納す
る。実際には、0番レジスタないし3番レジスタの4個
のレジスタが備えられており、座標データは0番レジス
タに格納される。スタイラスペン等の座標入力器具から
のスイッチ情報が変化した場合や入力器具がタブレット
センサの有効エリアを横切った場合には、0番レジスタ
は4バイトからなる絶対座標データを格納する。そのフ
ォーマットを下記の表1に示す。
【0036】
【表1】 表1に示す様に、絶対座標フォーマットは4バイト32
ビットから構成されている。ビットX0ないしX13は
X絶対座標データを示し、ビットY0ないしY13はY
絶対座標データを示す。ビットPENはペンダウンスイ
ッチ入力を示しビットSIDEはサイドスイッチ入力を
示す。又一対のビットTYP1及びTYP0がともに1
にセットされており絶対座標フォーマットあるいは絶対
座標モードを示している。
【0037】一方、上述したスイッチ情報の変化等がな
くスタイラスペンが連続して移動している間は、0番レ
ジスタには2バイトからなる相対座標データが格納され
る。以下の表2に相対座標フォーマットを示す。
【0038】
【表2】 表2に示す様に、相対座標フォーマットあるいは相対移
動量フォーマットは2バイト16ビットからなる。ビッ
トX0ないしX6はX相対座標データあるいはX相対移
動量を示し、ビットY0ないしY6はY相対座標データ
あるいはY相対移動量を示す。表2と表1を比較すれば
明らかな様に絶対座標フォーマットに代えて相対座標フ
ォーマットを用いる事によりデータ量を半減する事がで
きる。一対のビットTYP1及びTYP0はリングバッ
ファを構成するFIFO内における相対座標データのス
テイタスを示す。(0,0)の場合にはFIFO内の最
後のデータである事を示し、(0,1)の時にはFIF
Oがオーバーフローを起こした事を示す。又、(1,
0)にセットされている場合には相対座標フォーマット
あるいは相対モードを示している。この相対座標フォー
マットはXとYの相対移動量データのみでスイッチ入力
等の情報が除かれている。スイッチ入力に変化が生じた
時には前述した様に0番レジスタが相対モードから絶対
モードに移行するので省略可能だからである。
【0039】一方0番レジスタに並列して設けられた1
番レジスタには以下の表3に示す様に常に4バイト32
ビットからなる絶対座標データが格納される。
【0040】
【表3】 表3に示すフォーマットは表1に示すフォーマットと殆
んど同一であるが、ステイタスビットTYP1及びTY
P0に代えてビットRSTが用いられている。このビッ
トはスタイラスペンが有効エリア内に位置するかどうか
を示す。
【0041】次にこれらのレジスタの異なったフォーマ
ットを用いてホストコンピュータ側において絶対座標デ
ータを再現する方法を説明する。ホストコンピュータ側
のBPBドライバはアプリケーションから起動をかけら
れると先ずコマンドを発行し1番レジスタを指定して絶
対座標データを読み取る。次からは、0番レジスタを指
定しそこに格納された座標データを読み取る。0番レジ
スタに絶対座標フォーマットが格納されていれば、スイ
ッチ入力情報や絶対座標値を直接得る事ができる。0番
レジスタに相対座標フォーマットが格納されている時に
は、BPBドライバは前回得た絶対座標値に相対移動量
を加算して新たな絶対座標値を計算する。この様に、B
PBドライバは0番レジスタから絶対座標値及び相対移
動量を読み取り、ドライバ内部で各ポイントにつき絶対
座標データを計算する。タブレット側が相対座標データ
を送信している途中で、ホストコンピュータ側のアプリ
ケーションがドライバに起動をかける可能性がある。こ
の為、ドライバ起動時には必ず1番レジスタに格納され
た絶対座標データを読み込む必要がある。この様に、タ
ブレットから出力されるフォーマットを絶対座標と相対
座標との間で切り換える事により送信データを圧縮し転
送の効率化を図っている。データ圧縮によりドライバを
使用した時の最大転送レートが向上し、ホストコンピュ
ータの待ち時間も短縮される。
【0042】
【発明の効果】上述した様に、本発明によれば、専用の
通信コントローラを必要とせずタブレットに内蔵される
ワンチップCPUのみでホストコンピュータに対してポ
ーリング通信を行なう事ができるので、低コストであり
且つ薄型のタブレットを実現する事ができるという効果
がある。又、ポーリング方式におけるサンプリングタイ
ミングの不定性を吸収し且つ送信すべき座標データの圧
縮を行なう事により、本来低速であるポーリング通信を
介して毎秒100ポイント以上の座標データの高速転送
を実現する事ができるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかるタブレットのハードウェア構成
を示す模式的ブロック図である。
【図2】図1に示すタブレットの送受信動作を説明する
為のフローチャートである。
【図3】図1に示すタブレットの送受信動作を説明する
為のタイミングチャートである。
【図4】図1に示すタブレットの受信動作を示すタイミ
ングチャートである。
【図5】図1に示すタブレットの送信動作を示すタイミ
ングチャートである。
【図6】図1に示すタブレットの送信動作において行な
われる割り込み処理を説明する為のフローチャートであ
る。
【図7】一般的なタブレットの構成を示す模式的斜視図
である。
【図8】従来のタブレットから出力される座標データ信
号の波形図である。
【図9】ポーリング通信を行なうホストコンピュータの
ハードウェア構成を示す模式的回路ブロック図である。
【図10】ポーリング通信に用いられる1個の処理単位
の構成を示す波形図である。
【図11】図1に示すタブレットのワンチップCPUに
内蔵されるリングバッファの接続関係を示すブロック図
である。
【図12】図11に示すリングバッファの動作を説明す
る為のタイミングチャートである。
【符号の説明】
1 タブレット 2 フラットセンサ 4 信号ケーブル 5 ホストコンピュータ 14 ワンチップCPU 15 タブレット処理部 16 シリアルポート 22 リングバッファ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 双方向並列バスを介してホストコンピュ
    ータに接続可能であり、アテンションとコマンドとを含
    む処理単位を随時ポーリング方式に従って交換する事に
    より座標データの非同期的な転送を行なうタブレットに
    おいて、手動入力された座標検出信号を処理して座標デ
    ータを生成する為の処理部と、生成された座標データを
    一時保持する為のレジスタ手段と、レジスタ手段から座
    標データを一定の時間間隔で順次蓄積する為のバッファ
    手段と、ホストコンピュータから並列バスを介して来着
    した処理単位に含まれるアテンションに応じコマンドに
    従って蓄積された順に複数の座標データをホストコンピ
    ュータに送信する為のデータ転送部とを有する事を特徴
    とするタブレット。
  2. 【請求項2】 該バッファ手段はFIFOからなる事を
    特徴とする請求項1に記載のタブレット。
  3. 【請求項3】 該処理部は座標検出信号を処理して先頭
    の絶対座標データ及び後続の相対座標データを順次生成
    するとともに、該データ転送部はコマンドに従って最初
    に絶対座標データを送信し続いて相対座標データを送信
    する事により送信データ圧縮を行なう事を特徴とする請
    求項1に記載のタブレット。
JP2297191A 1991-01-22 1991-01-22 ポーリング方式データ転送型タブレット Expired - Fee Related JP3058700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2297191A JP3058700B2 (ja) 1991-01-22 1991-01-22 ポーリング方式データ転送型タブレット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2297191A JP3058700B2 (ja) 1991-01-22 1991-01-22 ポーリング方式データ転送型タブレット

Publications (2)

Publication Number Publication Date
JPH04238521A JPH04238521A (ja) 1992-08-26
JP3058700B2 true JP3058700B2 (ja) 2000-07-04

Family

ID=12097459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2297191A Expired - Fee Related JP3058700B2 (ja) 1991-01-22 1991-01-22 ポーリング方式データ転送型タブレット

Country Status (1)

Country Link
JP (1) JP3058700B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI311718B (en) * 2006-05-03 2009-07-01 Compal Electronics Inc Data processing system and method for touch pad

Also Published As

Publication number Publication date
JPH04238521A (ja) 1992-08-26

Similar Documents

Publication Publication Date Title
US6256687B1 (en) Managing data flow between a serial bus device and a parallel port
US6298396B1 (en) System for loading a current buffer desciptor register with a value different from current value to cause a previously read buffer descriptor to be read again
CN101237548B (zh) 摄像设备及其控制方法、图像显示设备及其控制方法
US9336167B2 (en) I2C controller register, control, command and R/W buffer queue logic
US6212593B1 (en) Method and apparatus for generating interrupts on a buffer by buffer basis in buffer descriptor ring direct memory access system
US6191713B1 (en) Conversion between serial bus cycles and parallel port commands using a state machine
US4523310A (en) Synchronous communications multiplexer
CN103914424A (zh) 基于gpio接口的lpc外设扩展方法及装置
EP0293860B1 (en) Peripheral controller and adapter interface
JPS62297952A (ja) 可変長デ−タの記憶方式
JP4555902B2 (ja) バスシステム及びバスにつなぐためのバスインターフェース
JP2005122372A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
EP0772831B1 (en) Bidirectional parallel signal interface
KR20040041623A (ko) 버스 시스템 및 버스 인터페이스
US20060184708A1 (en) Host controller device and method
JP3058700B2 (ja) ポーリング方式データ転送型タブレット
US20010043361A1 (en) Printer detecting data precisely in response to change in data transmission speed
CN114185830A (zh) 基于mailbox的多处理器通信方法、设备、系统和存储介质
US20020016898A1 (en) Host interface circuit
CN111026691A (zh) 基于apb总线的owi通讯设备
JP2005504393A (ja) バス・システムおよびバス・インターフェース
CN100583071C (zh) 用于传送数据的总线控制器
US7634602B2 (en) Bus system with few control lines
JP3058701B2 (ja) ポーリング方式データ転送型タブレット
CN212364992U (zh) 接口转换电路及接口转换装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees