JP2937218B2 - データリンクプロトコル制御装置のバッファメモリ管理方式 - Google Patents
データリンクプロトコル制御装置のバッファメモリ管理方式Info
- Publication number
- JP2937218B2 JP2937218B2 JP4201900A JP20190092A JP2937218B2 JP 2937218 B2 JP2937218 B2 JP 2937218B2 JP 4201900 A JP4201900 A JP 4201900A JP 20190092 A JP20190092 A JP 20190092A JP 2937218 B2 JP2937218 B2 JP 2937218B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- buffer memory
- protocol
- processing target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータリンクプロトコル
制御装置のバッファメモリ管理方式に関し、特に電話交
換局において信号網制御装置と回線終端装置との間に位
置するデータリンクプロトコル制御装置のバッファメモ
リ管理方式に関する。
制御装置のバッファメモリ管理方式に関し、特に電話交
換局において信号網制御装置と回線終端装置との間に位
置するデータリンクプロトコル制御装置のバッファメモ
リ管理方式に関する。
【０００２】
【従来の技術】従来、この種のバッファメモリ管理方式
では、信号網制御装置から１回のアクセスで転送される
プロトコル処理対象データは、プロトコル処理対象デー
タの最大長を１エリアとしてバッファメモリ内に固定数
分だけあらかじめ割り付けられている固定長のエリアに
順次格納されるようになっていた。
では、信号網制御装置から１回のアクセスで転送される
プロトコル処理対象データは、プロトコル処理対象デー
タの最大長を１エリアとしてバッファメモリ内に固定数
分だけあらかじめ割り付けられている固定長のエリアに
順次格納されるようになっていた。
【０００３】
【発明が解決しようとする課題】この従来のバッファメ
モリ管理方式では、プロトコル処理対象データのデータ
長が短いときでもプロトコル処理対象データの最大長に
相当する１エリアをバッファメモリ内に占有して使用す
るため、１エリア内で必要なデータが格納されている部
分以外が無駄になり、バッファメモリの使用効率が悪く
なるという欠点があった。
モリ管理方式では、プロトコル処理対象データのデータ
長が短いときでもプロトコル処理対象データの最大長に
相当する１エリアをバッファメモリ内に占有して使用す
るため、１エリア内で必要なデータが格納されている部
分以外が無駄になり、バッファメモリの使用効率が悪く
なるという欠点があった。
【０００４】また、バッファメモリ内のエリア数が固定
であるため、短いデータ長のデータ転送が続く場合に
は、バッファメモリの容量に比較して転送されているデ
ータ容量は少量であってもバッファメモリ内のエリア数
のしきい値を超えてプロトコル処理対象データの転送が
不可能になるという欠点があった。
であるため、短いデータ長のデータ転送が続く場合に
は、バッファメモリの容量に比較して転送されているデ
ータ容量は少量であってもバッファメモリ内のエリア数
のしきい値を超えてプロトコル処理対象データの転送が
不可能になるという欠点があった。
【０００５】本発明の目的は、上述の点に鑑み、プロト
コル処理対象データをそのデータ長に応じた可変長のエ
リアとしてバッファメモリに格納するようにしたデータ
リンクプロトコル制御装置のバッファメモリ管理方式を
提供することにある。
コル処理対象データをそのデータ長に応じた可変長のエ
リアとしてバッファメモリに格納するようにしたデータ
リンクプロトコル制御装置のバッファメモリ管理方式を
提供することにある。
【０００６】
【課題を解決するための手段】本発明のデータリンクプ
ロトコル制御装置のバッファメモリ管理方式は、電話交
換局において信号網制御装置と回線終端装置との間に位
置するデータリンクプロトコル制御装置において、前記
信号網制御装置から送信されてきたプロトコル処理対象
データを格納するバッファメモリと、このバッファメモ
リのプロトコル処理対象データが格納されたエリアの先
頭アドレスおよび最終アドレスを先入れ先出し方式で格
納するＦＩＦＯメモリと、前記信号網制御装置からプロ
トコル処理対象データ長表示データの送信があったとき
にプロトコル処理対象データのデータ長を認識して記憶
し、前記信号網制御装置からプロトコル処理対象データ
の送信があったときにデータ長分のプロトコル処理対象
データを前記バッファメモリに転送する上位インタフェ
ース装置と、この上位インタフェース装置から通知され
るデータ長に基づいてプロトコル処理対象データが前記
バッファメモリに格納可能かどうかを判断し格納可能な
場合にはプロトコル処理対象データを格納するエリアの
先頭アドレスを前記上位インタフェース装置に通知する
とともに先頭アドレスおよび先頭アドレスにデータ長を
加えた最終アドレスを前記ＦＩＦＯメモリに格納するバ
ッファアドレス管理装置と、前記ＦＩＦＯメモリから取
り出した先頭アドレスおよび最終アドレスに基づいて前
記バッファメモリからプロトコル処理対象データを読み
出してプロトコル変換し前記回線終端装置に送出するプ
ロトコル変換装置とを具備する。
ロトコル制御装置のバッファメモリ管理方式は、電話交
換局において信号網制御装置と回線終端装置との間に位
置するデータリンクプロトコル制御装置において、前記
信号網制御装置から送信されてきたプロトコル処理対象
データを格納するバッファメモリと、このバッファメモ
リのプロトコル処理対象データが格納されたエリアの先
頭アドレスおよび最終アドレスを先入れ先出し方式で格
納するＦＩＦＯメモリと、前記信号網制御装置からプロ
トコル処理対象データ長表示データの送信があったとき
にプロトコル処理対象データのデータ長を認識して記憶
し、前記信号網制御装置からプロトコル処理対象データ
の送信があったときにデータ長分のプロトコル処理対象
データを前記バッファメモリに転送する上位インタフェ
ース装置と、この上位インタフェース装置から通知され
るデータ長に基づいてプロトコル処理対象データが前記
バッファメモリに格納可能かどうかを判断し格納可能な
場合にはプロトコル処理対象データを格納するエリアの
先頭アドレスを前記上位インタフェース装置に通知する
とともに先頭アドレスおよび先頭アドレスにデータ長を
加えた最終アドレスを前記ＦＩＦＯメモリに格納するバ
ッファアドレス管理装置と、前記ＦＩＦＯメモリから取
り出した先頭アドレスおよび最終アドレスに基づいて前
記バッファメモリからプロトコル処理対象データを読み
出してプロトコル変換し前記回線終端装置に送出するプ
ロトコル変換装置とを具備する。
【０００７】
【作用】本発明のデータリンクプロトコル制御装置のバ
ッファメモリ管理方式では、バッファメモリが信号網制
御装置から送信されてきたプロトコル処理対象データを
格納し、ＦＩＦＯメモリがバッファメモリのプロトコル
処理対象データが格納されたエリアの先頭アドレスおよ
び最終アドレスを先入れ先出し方式で格納し、上位イン
タフェース装置が信号網制御装置からプロトコル処理対
象データ長表示データの送信があったときにプロトコル
処理対象データのデータ長を認識して記憶し、信号網制
御装置からプロトコル処理対象データの送信があったと
きにデータ長分のプロトコル処理対象データをバッファ
メモリに転送し、バッファアドレス管理装置が上位イン
タフェース装置から通知されるデータ長に基づいてプロ
トコル処理対象データがバッファメモリに格納可能かど
うかを判断し格納可能な場合にはプロトコル処理対象デ
ータを格納するエリアの先頭アドレスを上位インタフェ
ース装置に通知するとともに先頭アドレスおよび先頭ア
ドレスにデータ長を加えた最終アドレスをＦＩＦＯメモ
リに格納し、プロトコル変換装置がＦＩＦＯメモリから
取り出した先頭アドレスおよび最終アドレスに基づいて
バッファメモリからプロトコル処理対象データを読み出
してプロトコル変換し回線終端装置に送出する。
ッファメモリ管理方式では、バッファメモリが信号網制
御装置から送信されてきたプロトコル処理対象データを
格納し、ＦＩＦＯメモリがバッファメモリのプロトコル
処理対象データが格納されたエリアの先頭アドレスおよ
び最終アドレスを先入れ先出し方式で格納し、上位イン
タフェース装置が信号網制御装置からプロトコル処理対
象データ長表示データの送信があったときにプロトコル
処理対象データのデータ長を認識して記憶し、信号網制
御装置からプロトコル処理対象データの送信があったと
きにデータ長分のプロトコル処理対象データをバッファ
メモリに転送し、バッファアドレス管理装置が上位イン
タフェース装置から通知されるデータ長に基づいてプロ
トコル処理対象データがバッファメモリに格納可能かど
うかを判断し格納可能な場合にはプロトコル処理対象デ
ータを格納するエリアの先頭アドレスを上位インタフェ
ース装置に通知するとともに先頭アドレスおよび先頭ア
ドレスにデータ長を加えた最終アドレスをＦＩＦＯメモ
リに格納し、プロトコル変換装置がＦＩＦＯメモリから
取り出した先頭アドレスおよび最終アドレスに基づいて
バッファメモリからプロトコル処理対象データを読み出
してプロトコル変換し回線終端装置に送出する。
【０００８】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００９】図１は、本発明の一実施例に係るバッファ
メモリ管理方式が適用されたデータリンクプロトコル制
御装置２の構成を示すブロック図である。このデータリ
ンクプロトコル制御装置２は、電話交換局において信号
網制御装置１と回線終端装置８との間に位置し、上位イ
ンタフェース装置３と、バッファメモリ４と、バッファ
アドレス管理装置５と、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ
Ｆｉｒｓｔ−Ｏｕｔ）メモリ６と、プロトコル変換装置
７とを含んで構成されている。
メモリ管理方式が適用されたデータリンクプロトコル制
御装置２の構成を示すブロック図である。このデータリ
ンクプロトコル制御装置２は、電話交換局において信号
網制御装置１と回線終端装置８との間に位置し、上位イ
ンタフェース装置３と、バッファメモリ４と、バッファ
アドレス管理装置５と、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ
Ｆｉｒｓｔ−Ｏｕｔ）メモリ６と、プロトコル変換装置
７とを含んで構成されている。
【００１０】上位インタフェース装置３は、信号網制御
装置１からプロトコル処理対象データに先がけてプロト
コル処理対象データ長表示データが送信されてくると、
プロトコル処理対象データのデータ長を認識して記憶す
る。また、上位インタフェース装置３は、データリンク
プロトコル制御装置１から送信されてきたプロトコル処
理対象データをバッファアドレス管理装置５から通知さ
れてくる先頭アドレスを先頭としてデータ長分だけバッ
ファメモリ４に転送する。
装置１からプロトコル処理対象データに先がけてプロト
コル処理対象データ長表示データが送信されてくると、
プロトコル処理対象データのデータ長を認識して記憶す
る。また、上位インタフェース装置３は、データリンク
プロトコル制御装置１から送信されてきたプロトコル処
理対象データをバッファアドレス管理装置５から通知さ
れてくる先頭アドレスを先頭としてデータ長分だけバッ
ファメモリ４に転送する。
【００１１】バッファメモリ４は、信号網制御装置１か
ら送信されてくるプロトコル処理対象データを格納す
る。
ら送信されてくるプロトコル処理対象データを格納す
る。
【００１２】バッファアドレス管理装置５は、バッファ
メモリ４でプロトコル処理対象データが格納されている
全エリアの使用開始アドレスおよび使用終了アドレスを
内部に記憶しており、使用開始アドレスおよび使用終了
アドレスがバッファメモリ４の最大アドレスを越えた場
合にはサイクリックに最小アドレスに戻すようになって
いる。
メモリ４でプロトコル処理対象データが格納されている
全エリアの使用開始アドレスおよび使用終了アドレスを
内部に記憶しており、使用開始アドレスおよび使用終了
アドレスがバッファメモリ４の最大アドレスを越えた場
合にはサイクリックに最小アドレスに戻すようになって
いる。
【００１３】ＦＩＦＯメモリ６は、バッファメモリ４の
プロトコル処理対象データが格納されている各エリアの
先頭アドレスおよび最終アドレスを先入れ先出し方式で
順次格納する。
プロトコル処理対象データが格納されている各エリアの
先頭アドレスおよび最終アドレスを先入れ先出し方式で
順次格納する。
【００１４】プロトコル変換装置７は、ＦＩＦＯメモリ
６から取り出した先頭アドレスおよび最終アドレスに基
づいて次に処理すべきプロトコル処理対象データをバッ
ファメモリ４から読み出してプロトコル変換して回線終
端装置８に送出するとともに、先頭アドレスおよび最終
アドレスをバッファアドレス管理装置５に通知する。
６から取り出した先頭アドレスおよび最終アドレスに基
づいて次に処理すべきプロトコル処理対象データをバッ
ファメモリ４から読み出してプロトコル変換して回線終
端装置８に送出するとともに、先頭アドレスおよび最終
アドレスをバッファアドレス管理装置５に通知する。
【００１５】なお、図１中、符号９は上位データ線、１
０はバッファメモリ書込み線、１１はデータ長通知線、
１２はアドレス通知線、１３はＦＩＦＯメモリ書込み
線、１４はＦＩＦＯメモリ読出し線、１５は空きアドレ
ス通知線、１６はバッファメモリ読出し線、１７はプロ
トコルデータ送信線をそれぞれ示す。
０はバッファメモリ書込み線、１１はデータ長通知線、
１２はアドレス通知線、１３はＦＩＦＯメモリ書込み
線、１４はＦＩＦＯメモリ読出し線、１５は空きアドレ
ス通知線、１６はバッファメモリ読出し線、１７はプロ
トコルデータ送信線をそれぞれ示す。
【００１６】次に、このように構成された本実施例のデ
ータリンクプロトコル制御装置のバッファメモリ管理方
式の動作について説明する。
ータリンクプロトコル制御装置のバッファメモリ管理方
式の動作について説明する。
【００１７】信号網制御装置１から上位データ線９を介
してデータリンクプロトコル制御装置２内の上位インタ
フェース装置３にプロトコル処理対象データ長表示デー
タが受信されると、上位インタフェース装置３は、プロ
トコル処理対象データのデータ長を記憶し、かつデータ
長通知線１１を介してバッファアドレス管理装置５に通
知する。
してデータリンクプロトコル制御装置２内の上位インタ
フェース装置３にプロトコル処理対象データ長表示デー
タが受信されると、上位インタフェース装置３は、プロ
トコル処理対象データのデータ長を記憶し、かつデータ
長通知線１１を介してバッファアドレス管理装置５に通
知する。
【００１８】バッファアドレス管理装置５は、上位イン
タフェース装置３からデータ長を通知されると、内部に
記憶しているバッファメモリ４の使用開始アドレスと使
用終了アドレスとの差分である使用中のメモリ容量とバ
ッファメモリ４の全容量とを比較して空き容量を算出
し、空き容量と通知されたデータ長とを比較する。空き
容量の方がデータ長より小さい場合には、バッファアド
レス管理装置５は、データ転送不可をアドレス通知線１
２を介して上位インタフェース装置３に通知する。
タフェース装置３からデータ長を通知されると、内部に
記憶しているバッファメモリ４の使用開始アドレスと使
用終了アドレスとの差分である使用中のメモリ容量とバ
ッファメモリ４の全容量とを比較して空き容量を算出
し、空き容量と通知されたデータ長とを比較する。空き
容量の方がデータ長より小さい場合には、バッファアド
レス管理装置５は、データ転送不可をアドレス通知線１
２を介して上位インタフェース装置３に通知する。
【００１９】上位インタフェース装置３は、バッファア
ドレス管理装置５からデータ転送不可が通知されると、
次に信号網制御装置１から転送されてくるプロトコル処
理対象データを引き取らないようにし、信号網制御装置
１に次のサイクルで同一データを再送するように促す。
ドレス管理装置５からデータ転送不可が通知されると、
次に信号網制御装置１から転送されてくるプロトコル処
理対象データを引き取らないようにし、信号網制御装置
１に次のサイクルで同一データを再送するように促す。
【００２０】一方、空き容量の方がデータ長より大きい
場合には、バッファアドレス管理装置５は、データ転送
可として、内部に記憶しているバッファメモリ４の使用
終了アドレスの次アドレスをプロトコル処理対象データ
を格納するエリアの先頭アドレスとしてアドレス通知線
１２を介して上位インタフェース装置３に通知する。
場合には、バッファアドレス管理装置５は、データ転送
可として、内部に記憶しているバッファメモリ４の使用
終了アドレスの次アドレスをプロトコル処理対象データ
を格納するエリアの先頭アドレスとしてアドレス通知線
１２を介して上位インタフェース装置３に通知する。
【００２１】上位インタフェース装置３は、バッファア
ドレス管理装置５からデータ転送可としてアドレスが通
知されると、次に信号網制御装置１から転送されてくる
プロトコル処理対象データを引き取り、通知されたアド
レスをバッファメモリ４の先頭アドレスとして、記憶し
ているデータ長分のプロトコル処理対象データをバッフ
ァメモリ書込み線１０を介してバッファメモリ４に書き
込む。上位インタフェース装置３は、プロトコル処理対
象データをバッファメモリ４に転送完了したことを認識
すると、プロトコル処理対象データの転送完了をデータ
長通知線１１を介してバッファアドレス管理装置５に通
知する。
ドレス管理装置５からデータ転送可としてアドレスが通
知されると、次に信号網制御装置１から転送されてくる
プロトコル処理対象データを引き取り、通知されたアド
レスをバッファメモリ４の先頭アドレスとして、記憶し
ているデータ長分のプロトコル処理対象データをバッフ
ァメモリ書込み線１０を介してバッファメモリ４に書き
込む。上位インタフェース装置３は、プロトコル処理対
象データをバッファメモリ４に転送完了したことを認識
すると、プロトコル処理対象データの転送完了をデータ
長通知線１１を介してバッファアドレス管理装置５に通
知する。
【００２２】バッファアドレス管理装置５は、上位イン
タフェース装置３からプロトコル処理対象データの転送
完了を通知されると、そのサイクルに転送したプロトコ
ル処理対象データを格納したバッファメモリ４のエリア
の先頭アドレスおよび先頭アドレスにデータ長を加算し
た最終アドレスをＦＩＦＯメモリ書込み線１３を介して
ＦＩＦＯメモリ６に書き込み、内部に記憶しているバッ
ファメモリ４の使用終了アドレスを最終アドレスに更新
する。
タフェース装置３からプロトコル処理対象データの転送
完了を通知されると、そのサイクルに転送したプロトコ
ル処理対象データを格納したバッファメモリ４のエリア
の先頭アドレスおよび先頭アドレスにデータ長を加算し
た最終アドレスをＦＩＦＯメモリ書込み線１３を介して
ＦＩＦＯメモリ６に書き込み、内部に記憶しているバッ
ファメモリ４の使用終了アドレスを最終アドレスに更新
する。
【００２３】一方、プロトコル変換装置７は、ＦＩＦＯ
メモリ６からＦＩＦＯメモリ読出し線１４を介して先頭
アドレスおよび終了アドレスを取り出し、先頭アドレス
および終了アドレスに相当するエリアのプロトコル処理
対象データをバッファメモリ４からバッファメモリ読出
し線１６を介して読み出してプロトコル変換し、変換し
たプロトコル変換データをプロトコルデータ送信線１７
を介して回線終端装置８に送出する。プロトコル変換装
置７は、プロトコル変換データを送出し終えたならば、
該当するプロトコル処理対象データが格納されていたエ
リアの先頭アドレスおよび最終アドレスを空きアドレス
通知線１５を介してバッファアドレス管理装置５に通知
する。
メモリ６からＦＩＦＯメモリ読出し線１４を介して先頭
アドレスおよび終了アドレスを取り出し、先頭アドレス
および終了アドレスに相当するエリアのプロトコル処理
対象データをバッファメモリ４からバッファメモリ読出
し線１６を介して読み出してプロトコル変換し、変換し
たプロトコル変換データをプロトコルデータ送信線１７
を介して回線終端装置８に送出する。プロトコル変換装
置７は、プロトコル変換データを送出し終えたならば、
該当するプロトコル処理対象データが格納されていたエ
リアの先頭アドレスおよび最終アドレスを空きアドレス
通知線１５を介してバッファアドレス管理装置５に通知
する。
【００２４】バッファアドレス管理装置５は、プロトコ
ル変換装置７から先頭アドレスおよび最終アドレスの通
知を受けると、該当するアドレスのバッファメモリ４の
エリアを空きエリアと認識し、内部に記憶しているバッ
ファメモリ４の使用開始アドレスを通知された最終アド
レスの次のアドレスに更新する。
ル変換装置７から先頭アドレスおよび最終アドレスの通
知を受けると、該当するアドレスのバッファメモリ４の
エリアを空きエリアと認識し、内部に記憶しているバッ
ファメモリ４の使用開始アドレスを通知された最終アド
レスの次のアドレスに更新する。
【００２５】なお、プロトコル変換装置７は、信号網制
御装置１からのデータ入力タイミングと非同期で動作し
ているが、ＦＩＦＯメモリ６にはバッファメモリ４のプ
ロトコル処理対象データを格納する各エリアの先頭アド
レスおよび最終アドレスが入力順に登録され、またその
順序で取り出されるため、プロトコル処理対象データの
到着順にプロトコル変換処理を行うシーケンスは保たれ
る。
御装置１からのデータ入力タイミングと非同期で動作し
ているが、ＦＩＦＯメモリ６にはバッファメモリ４のプ
ロトコル処理対象データを格納する各エリアの先頭アド
レスおよび最終アドレスが入力順に登録され、またその
順序で取り出されるため、プロトコル処理対象データの
到着順にプロトコル変換処理を行うシーケンスは保たれ
る。
【００２６】
【発明の効果】以上説明したように本発明は、プロトコ
ル処理対象データのデータ長に対応して必要なサイズ分
のエリアのみをバッファメモリ内に確保してプロトコル
処理対象データを順次格納するようにしたことにより、
バッファメモリ内にプロトコル処理対象データが連続的
に格納されるようになり、バッファメモリの使用効率を
上げることができるという効果がある。
ル処理対象データのデータ長に対応して必要なサイズ分
のエリアのみをバッファメモリ内に確保してプロトコル
処理対象データを順次格納するようにしたことにより、
バッファメモリ内にプロトコル処理対象データが連続的
に格納されるようになり、バッファメモリの使用効率を
上げることができるという効果がある。
【００２７】また、従来はプロトコル処理対象データの
データ長に関係なく固定であったバッファメモリ内のエ
リア数をデータ長に応じて可変にとることが可能になる
ので、１回に転送されるデータ長が短いアクセスが連続
する場合にはバッファメモリ内に多くのエリア数を確保
できるため、従来発生していたエリア数のしきい値を超
えるためにプロトコル処理対象データの転送が不可能と
なる事態を防ぐことができる効果がある。
データ長に関係なく固定であったバッファメモリ内のエ
リア数をデータ長に応じて可変にとることが可能になる
ので、１回に転送されるデータ長が短いアクセスが連続
する場合にはバッファメモリ内に多くのエリア数を確保
できるため、従来発生していたエリア数のしきい値を超
えるためにプロトコル処理対象データの転送が不可能と
なる事態を防ぐことができる効果がある。
【図１】本発明の一実施例に係るデータリンクプロトコ
ル制御装置のバッファメモリ管理方式の構成を示すブロ
ック図である。
ル制御装置のバッファメモリ管理方式の構成を示すブロ
ック図である。
１ 信号網制御装置 ２ データリンクプロトコル制御装置 ３ 上位インタフェース装置 ４ バッファメモリ ５ バッファアドレス管理装置 ６ ＦＩＦＯメモリ ７ プロトコル変換装置 ８ 回線終端装置 ９ 上位データ線 １０ バッファメモリ書込み線 １１ データ長通知線 １２ アドレス通知線 １３ ＦＩＦＯメモリ書込み線 １４ ＦＩＦＯメモリ読出し線 １５ 空きアドレス通知線 １６ バッファメモリ読出し線 １７ プロトコルデータ送信線
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/02 H04L 13/08 H04L 29/00 - 29/12 G06F 15/16
Claims (1)
- 【請求項１】 電話交換局において信号網制御装置と回
線終端装置との間に位置するデータリンクプロトコル制
御装置において、 前記信号網制御装置から送信されてきたプロトコル処理
対象データを格納するバッファメモリと、 このバッファメモリのプロトコル処理対象データが格納
されたエリアの先頭アドレスおよび最終アドレスを先入
れ先出し方式で格納するＦＩＦＯメモリと、 前記信号網制御装置からプロトコル処理対象データ長表
示データの送信があったときにプロトコル処理対象デー
タのデータ長を認識して記憶し、前記信号網制御装置か
らプロトコル処理対象データの送信があったときにデー
タ長分のプロトコル処理対象データを前記バッファメモ
リに転送する上位インタフェース装置と、 この上位インタフェース装置から通知されるデータ長に
基づいてプロトコル処理対象データが前記バッファメモ
リに格納可能かどうかを判断し格納可能な場合にはプロ
トコル処理対象データを格納するエリアの先頭アドレス
を前記上位インタフェース装置に通知するとともに先頭
アドレスおよび先頭アドレスにデータ長を加えた最終ア
ドレスを前記ＦＩＦＯメモリに格納するバッファアドレ
ス管理装置と、 前記ＦＩＦＯメモリから取り出した先頭アドレスおよび
最終アドレスに基づいて前記バッファメモリからプロト
コル処理対象データを読み出してプロトコル変換し前記
回線終端装置に送出するプロトコル変換装置とを具備す
ることを特徴とするデータリンクプロトコル制御装置の
バッファメモリ管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201900A JP2937218B2 (ja) | 1992-07-06 | 1992-07-06 | データリンクプロトコル制御装置のバッファメモリ管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201900A JP2937218B2 (ja) | 1992-07-06 | 1992-07-06 | データリンクプロトコル制御装置のバッファメモリ管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629972A JPH0629972A (ja) | 1994-02-04 |
| JP2937218B2 true JP2937218B2 (ja) | 1999-08-23 |
Family
ID=16448687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201900A Expired - Lifetime JP2937218B2 (ja) | 1992-07-06 | 1992-07-06 | データリンクプロトコル制御装置のバッファメモリ管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937218B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3456535B2 (ja) * | 1994-08-30 | 2003-10-14 | セイコーインスツルメンツ株式会社 | 受信装置 |
| KR100317785B1 (ko) * | 1999-10-25 | 2001-12-22 | 서평원 | 관문국 시스템에서 서로 다른 신호망 프로토콜 연동 방법 |
| JP5964692B2 (ja) * | 2012-08-13 | 2016-08-03 | 日本電気通信システム株式会社 | プロトコル変換支援装置、プロトコル変換支援方法、及び、プロトコル変換支援プログラム |
-
1992
- 1992-07-06 JP JP4201900A patent/JP2937218B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0629972A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| CA2289192C (en) | Communication dma device | |
| JPS58105344A (ja) | バツフアメモリ管理方式 | |
| JPH10107855A (ja) | データ送信装置 | |
| JPH05204829A (ja) | データ転送装置 | |
| JP3064688B2 (ja) | データ受信装置 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JP3061402B2 (ja) | データ転送制御方式及び装置 | |
| JP2000330931A (ja) | Ｄｍａ転送制御装置およびｄｍａ転送制御方法 | |
| JP3752809B2 (ja) | デジタルテレビ受信方法およびデジタルテレビ受信端末装置 | |
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JPH0668743B2 (ja) | 蓄積交換機の回線対応部構成方式 | |
| JP2848259B2 (ja) | トラヒックシェイパ | |
| EP1459191B1 (en) | Communication bus system | |
| JPS6165649A (ja) | 通信制御方式 | |
| JP2552015B2 (ja) | データ転送装置 | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH0520940B2 (ja) | ||
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JPH0311142B2 (ja) | ||
| JPH0670054A (ja) | ファクシミリアダプタ装置 | |
| JPH0511453B2 (ja) |