JPH05257865A - ディスクリプタ制御方式 - Google Patents
ディスクリプタ制御方式Info
- Publication number
- JPH05257865A JPH05257865A JP4046505A JP4650592A JPH05257865A JP H05257865 A JPH05257865 A JP H05257865A JP 4046505 A JP4046505 A JP 4046505A JP 4650592 A JP4650592 A JP 4650592A JP H05257865 A JPH05257865 A JP H05257865A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- descriptor
- area
- data
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】 （修正有）
【目的】 ＤＭＡコントローラにより制御されるディス
クリプタ制御方式において、ディスクリプタのチェイニ
ング処理の遅延によるオーバーランを防止するととも
に、外部記憶領域の使用効率を改善する。 【構成】 コマンド領域１−２、アドレス領域１−３、
転送サイズ領域１−４、ステータス領域１−５、コマン
ド領域に含まれるＥＯＦビット１−６およびステータス
領域に含まれる１−７を含むディスクリプタ１−１と、
同一構成のコマンド領域、アドレス領域、転送サイズ領
域、ステータス領域、ＥＯＦビット等を含むディスクリ
プタ１−８とにより形成される外部記憶領域１−１６
と、ディスクリプタ・アドレス・レジスタ１−１０、制
御レジスタ１−１１、ＤＭＡアドレス・レジスタ１−１
２およびＤＭＡサイズ・レジスタ１−１３を含むＤＭＡ
コントローラ１−９と、複数の受信データＦＩＦＯ１−
１５により形成される受信制御部１−１４とを備えて構
成される。
クリプタ制御方式において、ディスクリプタのチェイニ
ング処理の遅延によるオーバーランを防止するととも
に、外部記憶領域の使用効率を改善する。 【構成】 コマンド領域１−２、アドレス領域１−３、
転送サイズ領域１−４、ステータス領域１−５、コマン
ド領域に含まれるＥＯＦビット１−６およびステータス
領域に含まれる１−７を含むディスクリプタ１−１と、
同一構成のコマンド領域、アドレス領域、転送サイズ領
域、ステータス領域、ＥＯＦビット等を含むディスクリ
プタ１−８とにより形成される外部記憶領域１−１６
と、ディスクリプタ・アドレス・レジスタ１−１０、制
御レジスタ１−１１、ＤＭＡアドレス・レジスタ１−１
２およびＤＭＡサイズ・レジスタ１−１３を含むＤＭＡ
コントローラ１−９と、複数の受信データＦＩＦＯ１−
１５により形成される受信制御部１−１４とを備えて構
成される。
Description
【０００１】
【産業上の利用分野】本発明はディスクリプタ制御方式
に関し、特に、ＤＭＡコントローラにより制御されるデ
ータ転送系において用いられるディスクリプタ制御方式
に関する。
に関し、特に、ＤＭＡコントローラにより制御されるデ
ータ転送系において用いられるディスクリプタ制御方式
に関する。
【０００２】
【従来の技術】従来、この種のデータ転送系において
は、ＤＭＡコントローラにより連続して外部記憶領域に
対してアクセスする場合に、ホスト・システムにより、
リアルタイムでＤＭＡコントローラを制御することによ
るシステム効率の低下を防止するために、以下に説明す
るディスクリプタ制御によるＤＭＡコントローラの制御
方式が提案されている。図３は本従来例を示すシステム
構成図であり。図３に示されるように、コマンド領域３
−２、アドレス領域３−３、転送サイズ領域３−４およ
びステータス領域３−５により形成されるディスクリプ
タ３−１を含む外部記憶領域３−１１と、ディスクリプ
タ・アドレス・レジスタ３−７、制御レジスタ３−８、
ＤＭＡアドレス・レジスタ３−９およびＤＭＡサイズ・
レジスタ３−１０を含むＤＭＡコントローラ３−６とを
備えて構成される。
は、ＤＭＡコントローラにより連続して外部記憶領域に
対してアクセスする場合に、ホスト・システムにより、
リアルタイムでＤＭＡコントローラを制御することによ
るシステム効率の低下を防止するために、以下に説明す
るディスクリプタ制御によるＤＭＡコントローラの制御
方式が提案されている。図３は本従来例を示すシステム
構成図であり。図３に示されるように、コマンド領域３
−２、アドレス領域３−３、転送サイズ領域３−４およ
びステータス領域３−５により形成されるディスクリプ
タ３−１を含む外部記憶領域３−１１と、ディスクリプ
タ・アドレス・レジスタ３−７、制御レジスタ３−８、
ＤＭＡアドレス・レジスタ３−９およびＤＭＡサイズ・
レジスタ３−１０を含むＤＭＡコントローラ３−６とを
備えて構成される。
【０００３】例えば、当該データ通信系において、ハイ
レベル・データ・リンク・コントロール手順（以下、Ｈ
ＤＬＣと略称する）によるフレームの受信を行う場合に
は、ディスクリプタ制御により、受信フレームは外部記
憶領域上の複数のバッファ領域に連続してＤＭＡ転送さ
れる。ホスト・システムは、図３のシステム構成図に示
されるように、所定のディスクリプタ・フォーマットに
従って、予め外部記憶領域３−１１上に複数のディスク
リプタの情報を連続した領域に設定する。図３におい
て、各ディスクリプタ３−１のフォーマットは、ＤＭＡ
コントローラ３−６に対する制御情報を格納するコマン
ド領域３−２、転送データを格納するバッファ領域の先
頭アドレスを示すアドレス領域３−３、転送データ数を
格納する転送サイズ領域３−４、およびＤＭＡ転送の実
行結果を格納するステータス領域３−５を含む形で構成
される。
レベル・データ・リンク・コントロール手順（以下、Ｈ
ＤＬＣと略称する）によるフレームの受信を行う場合に
は、ディスクリプタ制御により、受信フレームは外部記
憶領域上の複数のバッファ領域に連続してＤＭＡ転送さ
れる。ホスト・システムは、図３のシステム構成図に示
されるように、所定のディスクリプタ・フォーマットに
従って、予め外部記憶領域３−１１上に複数のディスク
リプタの情報を連続した領域に設定する。図３におい
て、各ディスクリプタ３−１のフォーマットは、ＤＭＡ
コントローラ３−６に対する制御情報を格納するコマン
ド領域３−２、転送データを格納するバッファ領域の先
頭アドレスを示すアドレス領域３−３、転送データ数を
格納する転送サイズ領域３−４、およびＤＭＡ転送の実
行結果を格納するステータス領域３−５を含む形で構成
される。
【０００４】ホスト・システムを介して、最初に実行す
るディスクリプタの先頭アドレスがディスクリプタ・ア
ドレス・レジスタ３−７に設定され、これによりＤＭＡ
コントローラ３−６を起動させる。ＤＭＡコントローラ
３−６により、ディスクリプタ・アドレス・レジスタ３
−７の設定値はＤＭＡアドレス・レジスタ３−９にロー
ドされ、また予め規定されたディスクリプタのサイズが
ＤＭＡサイズ・レジスタ３−１０にロードされる。そし
て、ＤＭＡコントローラ３−６の制御作用を介して、Ｄ
ＭＡアドレス・レジスタ３−９に設定されたアドレスか
ら、ＤＭＡサイズ・レジスタ３−１０に設定されたデー
タ数だけＤＭＡ転送が開始される。この１回目のＤＭＡ
転送により、外部記憶領域上の指定されたディスクリプ
タ３−１のコンマンド領域３−２、アドレス領域３−３
および転送サイズ領域３−４が、ＤＭＡコントローラ３
−６に読込まれる。
るディスクリプタの先頭アドレスがディスクリプタ・ア
ドレス・レジスタ３−７に設定され、これによりＤＭＡ
コントローラ３−６を起動させる。ＤＭＡコントローラ
３−６により、ディスクリプタ・アドレス・レジスタ３
−７の設定値はＤＭＡアドレス・レジスタ３−９にロー
ドされ、また予め規定されたディスクリプタのサイズが
ＤＭＡサイズ・レジスタ３−１０にロードされる。そし
て、ＤＭＡコントローラ３−６の制御作用を介して、Ｄ
ＭＡアドレス・レジスタ３−９に設定されたアドレスか
ら、ＤＭＡサイズ・レジスタ３−１０に設定されたデー
タ数だけＤＭＡ転送が開始される。この１回目のＤＭＡ
転送により、外部記憶領域上の指定されたディスクリプ
タ３−１のコンマンド領域３−２、アドレス領域３−３
および転送サイズ領域３−４が、ＤＭＡコントローラ３
−６に読込まれる。
【０００５】ＤＭＡコントローラ３−６により読込まれ
たコマンド領域３−２の情報、アドレス領域３−３の情
報および転送サイズ領域３−４の情報は、それぞれ制御
レジスタ３−８、ＤＭＡアドレス・レジスタ３−９およ
びＤＭＡサイズ・レジスタ３−１０に設定されて、再度
ＤＭＡ転送が開始される。この２回目のＤＭＡ転送によ
り、受信制御部３−１２により受信された受信フレーム
の各データは、ディスクリプタ３−１により指定された
外部記憶領域上のバッファ領域に格納される。
たコマンド領域３−２の情報、アドレス領域３−３の情
報および転送サイズ領域３−４の情報は、それぞれ制御
レジスタ３−８、ＤＭＡアドレス・レジスタ３−９およ
びＤＭＡサイズ・レジスタ３−１０に設定されて、再度
ＤＭＡ転送が開始される。この２回目のＤＭＡ転送によ
り、受信制御部３−１２により受信された受信フレーム
の各データは、ディスクリプタ３−１により指定された
外部記憶領域上のバッファ領域に格納される。
【０００６】２回目のＤＭＡ転送により受信データの転
送が終了すると、３回目のＤＭＡ転送として、ＤＭＡコ
ントローラ３−６により、２回目のＤＭＡ転送時に実際
に転送されたデータ数がサイズ領域３−４に転送され、
またＤＭＡ転送の実行結果および受信フレームに関する
情報がステータス領域３−５に転送される。上述した３
回のＤＭＡ転送による一連の動作により、１回の受信フ
レームのバッファ領域に対するデータ転送が完了する。
送が終了すると、３回目のＤＭＡ転送として、ＤＭＡコ
ントローラ３−６により、２回目のＤＭＡ転送時に実際
に転送されたデータ数がサイズ領域３−４に転送され、
またＤＭＡ転送の実行結果および受信フレームに関する
情報がステータス領域３−５に転送される。上述した３
回のＤＭＡ転送による一連の動作により、１回の受信フ
レームのバッファ領域に対するデータ転送が完了する。
【０００７】また、制御レジスタ３−８に格納された制
御情報により、更には、ディスクリプタによるＤＭＡ転
送のチェイニングが指定されていれば、ＤＭＡコントロ
ーラ３−６により、ディスクリプタ３−１に続くアドレ
スがＤＭＡアドレス・レジスタ３−９に設定され、ディ
スクリプタ３−１に続くアドレスに格納されているディ
スクリプタ情報が読出される。そして更に、このディス
クリプタ情報に従って指定されるバッファ領域に対する
データ転送を行うために、ＤＭＡ転送が起動される。こ
のようにして、ＤＭＡ転送のチェイニング動作は、ディ
スクリプタ２−１のコマンド領域において指定されたＤ
ＭＡコトローラの制御情報により、チェイニングの終了
を指示されるまで連続して実行される。
御情報により、更には、ディスクリプタによるＤＭＡ転
送のチェイニングが指定されていれば、ＤＭＡコントロ
ーラ３−６により、ディスクリプタ３−１に続くアドレ
スがＤＭＡアドレス・レジスタ３−９に設定され、ディ
スクリプタ３−１に続くアドレスに格納されているディ
スクリプタ情報が読出される。そして更に、このディス
クリプタ情報に従って指定されるバッファ領域に対する
データ転送を行うために、ＤＭＡ転送が起動される。こ
のようにして、ＤＭＡ転送のチェイニング動作は、ディ
スクリプタ２−１のコマンド領域において指定されたＤ
ＭＡコトローラの制御情報により、チェイニングの終了
を指示されるまで連続して実行される。
【０００８】
【発明が解決しようとする課題】上述した従来のディス
クリプタ制御方式おいては、ＤＭＡコントローラによ
り、各ディスクリプタに対する３回目のＤＭＡ転送の終
了後に、次のディスクリプタに対するアクセスが開始さ
れる。一つの受信フレームをアドレス・フィールド、制
御フィールドおよび情報フィールド等のフィールド別
に、複数のバッファ領域に格納する場合には、複数のデ
ィスクリプタのチェイニングにより、各バッファ領域に
受信データがＤＭＡ転送される。この時、各バッファ領
域に対する転送は、前のディスクリプタの３回目のＤＭ
Ａ転送終了後に開始され、そのディスクリプタの１回目
のＤＭＡ転送により、ディスクリプタの情報がＤＭＡコ
ントローラに読込まれた後に実行される。従って、各バ
ッファ領域に対するＤＭＡ転送の間に、２回のディスク
リプタへのＤＭＡ転送が介在する。
クリプタ制御方式おいては、ＤＭＡコントローラによ
り、各ディスクリプタに対する３回目のＤＭＡ転送の終
了後に、次のディスクリプタに対するアクセスが開始さ
れる。一つの受信フレームをアドレス・フィールド、制
御フィールドおよび情報フィールド等のフィールド別
に、複数のバッファ領域に格納する場合には、複数のデ
ィスクリプタのチェイニングにより、各バッファ領域に
受信データがＤＭＡ転送される。この時、各バッファ領
域に対する転送は、前のディスクリプタの３回目のＤＭ
Ａ転送終了後に開始され、そのディスクリプタの１回目
のＤＭＡ転送により、ディスクリプタの情報がＤＭＡコ
ントローラに読込まれた後に実行される。従って、各バ
ッファ領域に対するＤＭＡ転送の間に、２回のディスク
リプタへのＤＭＡ転送が介在する。
【０００９】このために、各バッファ領域の受信データ
を受信制御部から読出して転送する時間間隔が大きくな
り、受信オーバーランが発生し易くなる。従って、送信
側からの消失フレームの再送信処理によるホスト・シス
テムのオーバーヘッドが大きくなり、また回線側のスル
ープットが低下するなどの、システム全体の実効効率が
低下するという欠点がある。
を受信制御部から読出して転送する時間間隔が大きくな
り、受信オーバーランが発生し易くなる。従って、送信
側からの消失フレームの再送信処理によるホスト・シス
テムのオーバーヘッドが大きくなり、また回線側のスル
ープットが低下するなどの、システム全体の実効効率が
低下するという欠点がある。
【００１０】
【課題を解決するための手段】本発明のディスクリプタ
制御方式は、所定の外部記憶領域上に予め連続して設定
されている複数のディスクリプタに格納されている制御
情報に従って、受信フレームをＤＭＡコントローラによ
りＤＭＡ転送するディスクリプタ制御方式において、前
記複数のディスクリプタの内の第１番目のディスクリプ
タを指定するアドレスを格納する第１の記憶手段と、前
記複数のディスクリプタに格納されている制御情報を格
納する第２の記憶手段と、を前記ＤＭＡコントローラに
備え、前記第２の記憶手段に格納されている制御情報
に、ＤＭＡ転送先を選択するための転送先選択情報をも
保持させることにより、前記外部記憶領域上において、
前記複数のディスクリプタにより指定される複数のデー
タ領域に対して、離散的にＤＭＡ転送を行うことを特徴
としている。
制御方式は、所定の外部記憶領域上に予め連続して設定
されている複数のディスクリプタに格納されている制御
情報に従って、受信フレームをＤＭＡコントローラによ
りＤＭＡ転送するディスクリプタ制御方式において、前
記複数のディスクリプタの内の第１番目のディスクリプ
タを指定するアドレスを格納する第１の記憶手段と、前
記複数のディスクリプタに格納されている制御情報を格
納する第２の記憶手段と、を前記ＤＭＡコントローラに
備え、前記第２の記憶手段に格納されている制御情報
に、ＤＭＡ転送先を選択するための転送先選択情報をも
保持させることにより、前記外部記憶領域上において、
前記複数のディスクリプタにより指定される複数のデー
タ領域に対して、離散的にＤＭＡ転送を行うことを特徴
としている。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明の第１の実施例を示すシステ
ム構成図である。図１に示されるように、本実施例は、
コマンド領域１−２、アドレス領域１−３、転送サイズ
領域１−４、ステータス領域１−５、コマンド領域１−
２に含まれるＥＯＦビット１−６およびステータス領域
１−５に含まれる１−７を含むディスクリプタ１−１
と、このディスクリプタ１−１と同一構成のコマンド領
域、アドレス領域、転送サイズ領域、ステータス領域、
当該コマンド領域およびステータス領域にそれぞれ含ま
れるＥＯＦビット等を含むディスクリプタ１−８とによ
り形成される外部記憶領域１−１６と、ディスクリプタ
・アドレス・レジスタ１−１２、制御レジスタ１−１
１、ＤＭＡアドレス・レジスタ１−１２およびＤＭＡサ
イズ・レジスタ１−１３を含むＤＭＡコントローラ１−
９と、複数の受信データＦＩＦＯ１−１５により形成さ
れる受信制御部１−１４とを備えて構成される。
ム構成図である。図１に示されるように、本実施例は、
コマンド領域１−２、アドレス領域１−３、転送サイズ
領域１−４、ステータス領域１−５、コマンド領域１−
２に含まれるＥＯＦビット１−６およびステータス領域
１−５に含まれる１−７を含むディスクリプタ１−１
と、このディスクリプタ１−１と同一構成のコマンド領
域、アドレス領域、転送サイズ領域、ステータス領域、
当該コマンド領域およびステータス領域にそれぞれ含ま
れるＥＯＦビット等を含むディスクリプタ１−８とによ
り形成される外部記憶領域１−１６と、ディスクリプタ
・アドレス・レジスタ１−１２、制御レジスタ１−１
１、ＤＭＡアドレス・レジスタ１−１２およびＤＭＡサ
イズ・レジスタ１−１３を含むＤＭＡコントローラ１−
９と、複数の受信データＦＩＦＯ１−１５により形成さ
れる受信制御部１−１４とを備えて構成される。
【００１３】図１において、コマンド領域１−２に含ま
れるＥＯＦビット１−６は、当該ディスクリプタにより
転送される受信データを、受信データＦＩＦＯ１−１５
の読出し端から読出すか、または途中のデータ・レジス
タから読出すかを指定する機能を有している。またステ
ータス領域１−５に含まれるＥＯＦビット１−７は、当
該ディスクリプタにより指定される外部記憶領域１−１
６上のバッファ領域に転送されるデータが、受信フレー
ムの最後のデータを含んでいるか否かを報告する機能を
有している。即ち、ＥＯＦビット１−７がインアクティ
ブであれば、そのディスクリプタにより指定されるバッ
ファ領域には、受信フレームの先頭、または途中のデー
タが格納されているバッファであることを示しており、
ＥＯＦビット１−７がアクティブであれば、バッファ領
域に受信フレームの最後のデータが格納されていること
を示している。
れるＥＯＦビット１−６は、当該ディスクリプタにより
転送される受信データを、受信データＦＩＦＯ１−１５
の読出し端から読出すか、または途中のデータ・レジス
タから読出すかを指定する機能を有している。またステ
ータス領域１−５に含まれるＥＯＦビット１−７は、当
該ディスクリプタにより指定される外部記憶領域１−１
６上のバッファ領域に転送されるデータが、受信フレー
ムの最後のデータを含んでいるか否かを報告する機能を
有している。即ち、ＥＯＦビット１−７がインアクティ
ブであれば、そのディスクリプタにより指定されるバッ
ファ領域には、受信フレームの先頭、または途中のデー
タが格納されているバッファであることを示しており、
ＥＯＦビット１−７がアクティブであれば、バッファ領
域に受信フレームの最後のデータが格納されていること
を示している。
【００１４】上述したディスクリプタにより制御される
ＤＭＡコントローラ１−９により、一つのフレームの受
信データをフィールド別に複数のバッファ領域に格納す
る場合には、ホスト・システムにより、先ず各ディスク
リプタの設定が行われる。例えば、一つの受信フレーム
を、固定長のアドレス・フィールドと制御フィールドお
よび可変長の情報フィールドに分けて二つのバッファに
転送する場合には、先頭のディスクリプタ１−１におい
ては、ＥＯＦビット１−６をアクティブとし、更に情報
フィールドを格納するバッファの情報が設定される。こ
こにおいて、ＦＯＥビット１−６をアクティブに設定し
たディスクリプタ１−１により転送される情報フィール
ド以外のデータ、即ちアドレス・フィールドと制御フィ
ールドのデータ長は、受信制御部１−１４の受信データ
ＦＩＦＯ１−１５よりも少ないバイト数である必要があ
る。その後において、ＤＭＡコントローラ１−９が起動
され、連続した外部記憶領域１−１６上の複数のディス
クリプタにより、受信されたフレームが、各ディスクリ
プタにより指定される外部記憶領域１−１６上の各バッ
ファに転送される。以下、各ディスクリプタのチェイニ
ングにより、連続してＤＭＡ転送が実行され、一つのフ
レームを二つのバッファ領域に転送する場合における動
作について説明する。
ＤＭＡコントローラ１−９により、一つのフレームの受
信データをフィールド別に複数のバッファ領域に格納す
る場合には、ホスト・システムにより、先ず各ディスク
リプタの設定が行われる。例えば、一つの受信フレーム
を、固定長のアドレス・フィールドと制御フィールドお
よび可変長の情報フィールドに分けて二つのバッファに
転送する場合には、先頭のディスクリプタ１−１におい
ては、ＥＯＦビット１−６をアクティブとし、更に情報
フィールドを格納するバッファの情報が設定される。こ
こにおいて、ＦＯＥビット１−６をアクティブに設定し
たディスクリプタ１−１により転送される情報フィール
ド以外のデータ、即ちアドレス・フィールドと制御フィ
ールドのデータ長は、受信制御部１−１４の受信データ
ＦＩＦＯ１−１５よりも少ないバイト数である必要があ
る。その後において、ＤＭＡコントローラ１−９が起動
され、連続した外部記憶領域１−１６上の複数のディス
クリプタにより、受信されたフレームが、各ディスクリ
プタにより指定される外部記憶領域１−１６上の各バッ
ファに転送される。以下、各ディスクリプタのチェイニ
ングにより、連続してＤＭＡ転送が実行され、一つのフ
レームを二つのバッファ領域に転送する場合における動
作について説明する。
【００１５】ホスト・システムにおいては、最初に実行
されるディスクリプタ１−１の先頭アドレスが、ディス
クリプタ・アドレス・レジスタ１−１０に設定され、Ｄ
ＭＡコントローラ１−９が起動される。このＤＭＡコン
トローラ１−９により、ディスクリプタ・アドレス・レ
ジスタ１−１０における設定値が、ＤＭＡアドレス・レ
ジスタ１−１２にロードされ、また予め規定されている
ディスクリプタ１−１のサイズが、ＤＭＡサイズ・レジ
スタ１−１３にロードされる。そしてＤＭＡコントロー
ラ１−９により、ＤＭＡアドレス・レジスタ１−１２に
設定されたアドレスから、ＤＭＡサイズ・レジスタ１−
１３に設定されたデータ数分だけＤＭＡ転送が開始され
る。このＤＭＡ転送により、外部記憶領域１−１６上に
おいて指定されたディスクリプタ１−１に含まれるコマ
ンド領域１−２、アドレス領域１−３および転送サイズ
領域１−４がＤＭＡコントローラ１−９に読出される。
これらの読出された情報は、ＤＭＡコントローラ１−９
により、コマンド領域１−２の情報は制御レジスタ１−
１１に、アドレス領域１−３の情報はＤＭＡアドレス・
レジスタ１−１２に、転送サイズ領域の情報はＤＭＡサ
イズ・レジスタ１−１３に、それぞれ格納される。
されるディスクリプタ１−１の先頭アドレスが、ディス
クリプタ・アドレス・レジスタ１−１０に設定され、Ｄ
ＭＡコントローラ１−９が起動される。このＤＭＡコン
トローラ１−９により、ディスクリプタ・アドレス・レ
ジスタ１−１０における設定値が、ＤＭＡアドレス・レ
ジスタ１−１２にロードされ、また予め規定されている
ディスクリプタ１−１のサイズが、ＤＭＡサイズ・レジ
スタ１−１３にロードされる。そしてＤＭＡコントロー
ラ１−９により、ＤＭＡアドレス・レジスタ１−１２に
設定されたアドレスから、ＤＭＡサイズ・レジスタ１−
１３に設定されたデータ数分だけＤＭＡ転送が開始され
る。このＤＭＡ転送により、外部記憶領域１−１６上に
おいて指定されたディスクリプタ１−１に含まれるコマ
ンド領域１−２、アドレス領域１−３および転送サイズ
領域１−４がＤＭＡコントローラ１−９に読出される。
これらの読出された情報は、ＤＭＡコントローラ１−９
により、コマンド領域１−２の情報は制御レジスタ１−
１１に、アドレス領域１−３の情報はＤＭＡアドレス・
レジスタ１−１２に、転送サイズ領域の情報はＤＭＡサ
イズ・レジスタ１−１３に、それぞれ格納される。
【００１６】一つのディスクリプタの情報が転送される
と、２回目のＤＭＡ転送として、受信フレームが外部記
憶領域１−１６上のバッファ領域にＤＭＡ転送される。
そして、ＤＭＡコントローラ１−９により、制御レジス
タ１−１１、ＤＭＡアドレス・レジスタ１−１２および
ＤＭＡサイズ・レジスタ１−１３により指定されるバッ
ファ領域に対するＤＭＡ転送が開始される。２回目のＤ
ＭＡ転送においては、制御レジスタ１−１１内に格納さ
れているＥＯＦビット１−６により、受信制御部１−１
４内の受信データＦＩＦＯ１−１５における受信データ
の読出しが制御される。即ち、ＥＯＦビット１−６がア
クティブである場合には、受信フレームの最後のデータ
・ブロックの転送であるものと判断されて、受信データ
ＦＩＦＯ１−１５の読出し側から、予め規定されたバイ
ト数だけ書込み側のデータ・レジスタから受信データが
連続して読出されて、そのディスクリプタにより指定さ
れているバッファ領域にＤＭＡ転送される。従って、受
信フレームの途中のデータからバッファ領域に転送が行
われるために、バッファ領域に受信データが転送されて
も、未だ受信データＦＩＦＯ１−１５には、受信フレー
ムの先頭データが格納されている。一方、仮に、ＥＯＦ
ビット１−６がインアクティブであれば、受信データＦ
ＩＦＯ１−１５の読出し側から受信データが読出され、
そのディスクリプタにより指定されるバッファ領域にＤ
ＭＡ転送される。
と、２回目のＤＭＡ転送として、受信フレームが外部記
憶領域１−１６上のバッファ領域にＤＭＡ転送される。
そして、ＤＭＡコントローラ１−９により、制御レジス
タ１−１１、ＤＭＡアドレス・レジスタ１−１２および
ＤＭＡサイズ・レジスタ１−１３により指定されるバッ
ファ領域に対するＤＭＡ転送が開始される。２回目のＤ
ＭＡ転送においては、制御レジスタ１−１１内に格納さ
れているＥＯＦビット１−６により、受信制御部１−１
４内の受信データＦＩＦＯ１−１５における受信データ
の読出しが制御される。即ち、ＥＯＦビット１−６がア
クティブである場合には、受信フレームの最後のデータ
・ブロックの転送であるものと判断されて、受信データ
ＦＩＦＯ１−１５の読出し側から、予め規定されたバイ
ト数だけ書込み側のデータ・レジスタから受信データが
連続して読出されて、そのディスクリプタにより指定さ
れているバッファ領域にＤＭＡ転送される。従って、受
信フレームの途中のデータからバッファ領域に転送が行
われるために、バッファ領域に受信データが転送されて
も、未だ受信データＦＩＦＯ１−１５には、受信フレー
ムの先頭データが格納されている。一方、仮に、ＥＯＦ
ビット１−６がインアクティブであれば、受信データＦ
ＩＦＯ１−１５の読出し側から受信データが読出され、
そのディスクリプタにより指定されるバッファ領域にＤ
ＭＡ転送される。
【００１７】このようにして、ＤＭＡサイズ・レジスタ
１−１３に設定された数だけのＤＭＡ転送が終了する
か、或はＤＭＡサイズ・レジスタ１−１３に設定されて
いる数だけのＤＭＡ転送が終了すると、３回目のＤＭＡ
転送として、２回目のＤＭＡ転送に関する実行結果のス
テータスおよび転送サイズ数が、ディスクリプタ１−１
に含まれるステータス領域１−５に対してＤＭＡ転送に
より書き戻される。そのディスクリプタにより転送され
たデータが、受信フレームの最後のデータを含んでいる
場合には、ＥＯＦビット１−７をアクティブに、含んで
いなければインアクティブに書き戻される。
１−１３に設定された数だけのＤＭＡ転送が終了する
か、或はＤＭＡサイズ・レジスタ１−１３に設定されて
いる数だけのＤＭＡ転送が終了すると、３回目のＤＭＡ
転送として、２回目のＤＭＡ転送に関する実行結果のス
テータスおよび転送サイズ数が、ディスクリプタ１−１
に含まれるステータス領域１−５に対してＤＭＡ転送に
より書き戻される。そのディスクリプタにより転送され
たデータが、受信フレームの最後のデータを含んでいる
場合には、ＥＯＦビット１−７をアクティブに、含んで
いなければインアクティブに書き戻される。
【００１８】上述した３回のＤＭＡ転送により、一つの
ディスクリプタにより指定されたバッファ領域に対する
受信フレームの転送が行われる。そして２回目のディス
クリプタ１−８、即ち、ＥＯＦビットがインアクティブ
であるディスクリプタにより指定されるバッファ領域
に、受信データＦＩＦＯ１−１５の先頭に格納されてい
るアドレス・フィールドおよび制御フィールドのデータ
を全て転送することにより、始めて一つの受信フレーム
の転送が終了となる。
ディスクリプタにより指定されたバッファ領域に対する
受信フレームの転送が行われる。そして２回目のディス
クリプタ１−８、即ち、ＥＯＦビットがインアクティブ
であるディスクリプタにより指定されるバッファ領域
に、受信データＦＩＦＯ１−１５の先頭に格納されてい
るアドレス・フィールドおよび制御フィールドのデータ
を全て転送することにより、始めて一つの受信フレーム
の転送が終了となる。
【００１９】上述したように、ＤＭＡコントローラによ
り、同一のフレームを構成する二つのデータ・ブロック
の最後のデータ・ブロックをバッファ領域に転送してか
ら、先頭のデータ・ブロックを別のバッファ領域に転送
すことが可能となる。これにより、各バッファ領域のデ
ータを転送する時間間隔に影響を受けることなく、受信
制御部１−１４におけるオーバーランを防止することが
できる。従って、相手局におけるフレームの再送回数が
減少され、ホスト・システムにおけるオーバーヘッドが
低減されるとともに、回線効率を向上させてシステム効
率を改善することができる。
り、同一のフレームを構成する二つのデータ・ブロック
の最後のデータ・ブロックをバッファ領域に転送してか
ら、先頭のデータ・ブロックを別のバッファ領域に転送
すことが可能となる。これにより、各バッファ領域のデ
ータを転送する時間間隔に影響を受けることなく、受信
制御部１−１４におけるオーバーランを防止することが
できる。従って、相手局におけるフレームの再送回数が
減少され、ホスト・システムにおけるオーバーヘッドが
低減されるとともに、回線効率を向上させてシステム効
率を改善することができる。
【００２０】次に、本発明の第２の実施例について説明
する。図２は、第２の実施例を示すシステム構成図であ
る。図２に示されるように、本実施例は、コマンド領域
２−２、アドレス領域２−３、転送サイズ領域２−４、
ステータス領域２−５、コマンド領域２−２に含まれる
ＥＯＦビット２−６およびステータス領域２−５に含ま
れるＥＯＦビット２−７を含むディスクリプタ２−１
と、このディスクリプタ２−１と同一構成のコマンド領
域、アドレス領域、転送サイズ領域、ステータス領域、
当該コマンド領域およびステータス領域にそれぞれ含ま
れるＥＯＦビット等を含むディスクリプタ２−８および
２−９とにより形成される外部記憶領域２−１７と、デ
ィスクリプタ・アドレス・レジスタ２−１１、制御レジ
スタ２−１２、ＤＭＡアドレス・レジスタ２−１３およ
びＤＭＡサイズ・レジスタ２−１４を含むＤＭＡコント
ローラ２−１０と、複数の受信データＦＩＦＯ２−１６
により形成される受信制御部２−１５とを備えて構成さ
れる。
する。図２は、第２の実施例を示すシステム構成図であ
る。図２に示されるように、本実施例は、コマンド領域
２−２、アドレス領域２−３、転送サイズ領域２−４、
ステータス領域２−５、コマンド領域２−２に含まれる
ＥＯＦビット２−６およびステータス領域２−５に含ま
れるＥＯＦビット２−７を含むディスクリプタ２−１
と、このディスクリプタ２−１と同一構成のコマンド領
域、アドレス領域、転送サイズ領域、ステータス領域、
当該コマンド領域およびステータス領域にそれぞれ含ま
れるＥＯＦビット等を含むディスクリプタ２−８および
２−９とにより形成される外部記憶領域２−１７と、デ
ィスクリプタ・アドレス・レジスタ２−１１、制御レジ
スタ２−１２、ＤＭＡアドレス・レジスタ２−１３およ
びＤＭＡサイズ・レジスタ２−１４を含むＤＭＡコント
ローラ２−１０と、複数の受信データＦＩＦＯ２−１６
により形成される受信制御部２−１５とを備えて構成さ
れる。
【００２１】図２において、第１の実施例の場合と同様
に、コマンド領域２−２に含まれるＥＯＦビット２−６
により、当該ディスクリプタにより転送される受信デー
タが、受信データＦＩＦＯ１−１５における何れのデー
タ・レジスタから読出されるかが指定され、またステー
タス領域２−５に含まれるＥＯＦビット１−７により、
当該ディスクリプタにより指定される外部記憶領域２−
１７上のバッファ領域に転送されるデータが、受信フレ
ームの最後のデータを含んでいるか否かが報告される。
に、コマンド領域２−２に含まれるＥＯＦビット２−６
により、当該ディスクリプタにより転送される受信デー
タが、受信データＦＩＦＯ１−１５における何れのデー
タ・レジスタから読出されるかが指定され、またステー
タス領域２−５に含まれるＥＯＦビット１−７により、
当該ディスクリプタにより指定される外部記憶領域２−
１７上のバッファ領域に転送されるデータが、受信フレ
ームの最後のデータを含んでいるか否かが報告される。
【００２２】前述の第１の実施例の場合と同様に、上述
したディスクリプタにより制御されるＤＭＡコントロー
ラ２−１０により、一つのフレームの受信データをフィ
ールド別に複数のバッファ領域に格納する場合には、ホ
スト・システムにより、先ず各ディスクリプタの設定が
行われる。例えば、一つの受信フレームを、固定長のア
ドレス・フィールドと制御フィールドおよび可変長の情
報フィールドに分けて三つのバッファに転送する場合に
は、先頭のディスクリプタ２−１においては、ＥＯＦビ
ット２−６をアクティブとし、更に情報フィールドを格
納するバッファの情報が設定される。また、次の二つの
ディスクリプタ２−８および２−９においては、それぞ
れに含まれるＥＯＦビットをインアクティブとし、アド
レス・フィールドを格納するバッファの情報、制御フィ
ールドを格納するバッファの情報がそれぞれ設定され
る。ここにおいて、ＦＯＥビットをアクティブに設定し
たディスクリプタにより転送される情報フィールド以外
のデータ、即ちアドレス・フィールドと制御フィールド
のデータ長は、受信制御部２−１５の受信データＦＩＦ
Ｏ１−１６よりも少ないバイト数である必要がある。
したディスクリプタにより制御されるＤＭＡコントロー
ラ２−１０により、一つのフレームの受信データをフィ
ールド別に複数のバッファ領域に格納する場合には、ホ
スト・システムにより、先ず各ディスクリプタの設定が
行われる。例えば、一つの受信フレームを、固定長のア
ドレス・フィールドと制御フィールドおよび可変長の情
報フィールドに分けて三つのバッファに転送する場合に
は、先頭のディスクリプタ２−１においては、ＥＯＦビ
ット２−６をアクティブとし、更に情報フィールドを格
納するバッファの情報が設定される。また、次の二つの
ディスクリプタ２−８および２−９においては、それぞ
れに含まれるＥＯＦビットをインアクティブとし、アド
レス・フィールドを格納するバッファの情報、制御フィ
ールドを格納するバッファの情報がそれぞれ設定され
る。ここにおいて、ＦＯＥビットをアクティブに設定し
たディスクリプタにより転送される情報フィールド以外
のデータ、即ちアドレス・フィールドと制御フィールド
のデータ長は、受信制御部２−１５の受信データＦＩＦ
Ｏ１−１６よりも少ないバイト数である必要がある。
【００２３】その後において、ＤＭＡコントローラ２−
１０が起動され、連続した外部記憶領域２−１７上の複
数のディスクリプタにより、受信されたフレームが、各
ディスクリプタにより指定される外部記憶領域２−１７
上の各バッファに転送される。以下、各ディスクリプタ
のチェイニングにより、連続してＤＭＡ転送が実行さ
れ、一つのフレームを三つのバッファ領域に転送する場
合における動作について説明する。
１０が起動され、連続した外部記憶領域２−１７上の複
数のディスクリプタにより、受信されたフレームが、各
ディスクリプタにより指定される外部記憶領域２−１７
上の各バッファに転送される。以下、各ディスクリプタ
のチェイニングにより、連続してＤＭＡ転送が実行さ
れ、一つのフレームを三つのバッファ領域に転送する場
合における動作について説明する。
【００２４】ホスト・システムにおいては、最初に実行
されるディスクリプタ２−１、即ち情報フィールドを転
送するディスクリプタの先頭アドレスが、ディスクリプ
タ・アドレス・レジスタ２−１１に設定され、ＤＭＡコ
ントローラ２−１０が起動される。このＤＭＡコントロ
ーラ１−１０により、ディスクリプタ・アドレス・レジ
スタ２−１１における設定値が、ＤＭＡアドレス・レジ
スタ２−１３にロードされ、また予め規定されているデ
ィスクリプタのサイズが、ＤＭＡサイズ・レジスタ２−
１４にロードされる。そしてＤＭＡコントローラ２−１
０により、ＤＭＡアドレス・レジスタ２−１３に設定さ
れたアドレスから、ＤＭＡサイズ・レジスタ２−１４に
設定されたデータ数分だけＤＭＡ転送が開始される。こ
のＤＭＡ転送により、外部記憶領域２−１７上において
指定されたディスクリプタ２−１に含まれるコマンド領
域２−２、アドレス領域２−３および転送サイズ領域２
−４がＤＭＡコントローラ２−１０に読出される。これ
らの読出された情報は、ＤＭＡコントローラ２−１０に
より、コマンド領域２−２の情報は制御レジスタ２−１
２に、アドレス領域２−３の情報はＤＭＡアドレス・レ
ジスタ２−１３に、転送サイズ領域２−４の情報はＤＭ
Ａサイズ・レジスタ２−１４に、それぞれ格納される。
されるディスクリプタ２−１、即ち情報フィールドを転
送するディスクリプタの先頭アドレスが、ディスクリプ
タ・アドレス・レジスタ２−１１に設定され、ＤＭＡコ
ントローラ２−１０が起動される。このＤＭＡコントロ
ーラ１−１０により、ディスクリプタ・アドレス・レジ
スタ２−１１における設定値が、ＤＭＡアドレス・レジ
スタ２−１３にロードされ、また予め規定されているデ
ィスクリプタのサイズが、ＤＭＡサイズ・レジスタ２−
１４にロードされる。そしてＤＭＡコントローラ２−１
０により、ＤＭＡアドレス・レジスタ２−１３に設定さ
れたアドレスから、ＤＭＡサイズ・レジスタ２−１４に
設定されたデータ数分だけＤＭＡ転送が開始される。こ
のＤＭＡ転送により、外部記憶領域２−１７上において
指定されたディスクリプタ２−１に含まれるコマンド領
域２−２、アドレス領域２−３および転送サイズ領域２
−４がＤＭＡコントローラ２−１０に読出される。これ
らの読出された情報は、ＤＭＡコントローラ２−１０に
より、コマンド領域２−２の情報は制御レジスタ２−１
２に、アドレス領域２−３の情報はＤＭＡアドレス・レ
ジスタ２−１３に、転送サイズ領域２−４の情報はＤＭ
Ａサイズ・レジスタ２−１４に、それぞれ格納される。
【００２５】一つのディスクリプタの情報が転送される
と、２回目のＤＭＡ転送として、受信フレームが外部記
憶領域２−１７上のバッファ領域にＤＭＡ転送される。
そして、ＤＭＡコントローラ２−１０により、制御レジ
スタ２−１２、ＤＭＡアドレス・レジスタ２−１３およ
びＤＭＡサイズ・レジスタ２−１４により指定されるバ
ッファ領域に対するＤＭＡ転送が開始される。２回目の
ＤＭＡ転送においては、制御レジスタ２−１２内に格納
されているＥＯＦビット２−６がアクティブであるた
め、受信フレームの最後のデータ・プロックの転送であ
るものと判断されて、受信データＦＩＦＯ２−１６の読
出し側から予め規定されているバイト数だけ、書込み側
のデータ・レジスタから受信データが連続して読出さ
れ、そのディスクリプタにより指定されるバッファ領域
にＤＭＡ転送される。従って、受信フレームの途中のデ
ータからバッファ領域に転送が行われるために、バッフ
ァ領域に受信データが転送されても、未だ受信データＦ
ＩＦＯ２−１６には、受信フレームの先頭データが格納
されている。
と、２回目のＤＭＡ転送として、受信フレームが外部記
憶領域２−１７上のバッファ領域にＤＭＡ転送される。
そして、ＤＭＡコントローラ２−１０により、制御レジ
スタ２−１２、ＤＭＡアドレス・レジスタ２−１３およ
びＤＭＡサイズ・レジスタ２−１４により指定されるバ
ッファ領域に対するＤＭＡ転送が開始される。２回目の
ＤＭＡ転送においては、制御レジスタ２−１２内に格納
されているＥＯＦビット２−６がアクティブであるた
め、受信フレームの最後のデータ・プロックの転送であ
るものと判断されて、受信データＦＩＦＯ２−１６の読
出し側から予め規定されているバイト数だけ、書込み側
のデータ・レジスタから受信データが連続して読出さ
れ、そのディスクリプタにより指定されるバッファ領域
にＤＭＡ転送される。従って、受信フレームの途中のデ
ータからバッファ領域に転送が行われるために、バッフ
ァ領域に受信データが転送されても、未だ受信データＦ
ＩＦＯ２−１６には、受信フレームの先頭データが格納
されている。
【００２６】このようにして、ＤＭＡサイズ・レジスタ
２−１４に設定された数だけのＤＭＡ転送が終了する
か、或は受信フレームの最終データの転送が終了する
と、３回目のＤＭＡ転送として、２回目のＤＭＡ転送に
関する実行結果のステータスおよび転送サイズ数が、デ
ィスクリプタ２−１に含まれるステータス領域２−５に
対してＤＭＡ転送により書き戻される。そのディスクリ
プタにより転送されるデータには、受信フレームの最後
のデータが含まれているので、ＥＯＦビット２−７をア
クティブにして、当該データが書き戻される。
２−１４に設定された数だけのＤＭＡ転送が終了する
か、或は受信フレームの最終データの転送が終了する
と、３回目のＤＭＡ転送として、２回目のＤＭＡ転送に
関する実行結果のステータスおよび転送サイズ数が、デ
ィスクリプタ２−１に含まれるステータス領域２−５に
対してＤＭＡ転送により書き戻される。そのディスクリ
プタにより転送されるデータには、受信フレームの最後
のデータが含まれているので、ＥＯＦビット２−７をア
クティブにして、当該データが書き戻される。
【００２７】上述した３回のＤＭＡ転送により、一つの
ディスクリプタにより指定されたバッファ領域に対する
受信フレームの情報フィールドの転送が終了する。そし
て２回目のディスクリプタ２−８、および３回目のディ
スクリプタ２−９により、受信データＦＩＦＯ２−１６
の先頭に格納されているアドレス・フィールドおよび制
御フィールドのデータを全て転送することにより、始め
て一つの受信フレームの転送が終了となる。
ディスクリプタにより指定されたバッファ領域に対する
受信フレームの情報フィールドの転送が終了する。そし
て２回目のディスクリプタ２−８、および３回目のディ
スクリプタ２−９により、受信データＦＩＦＯ２−１６
の先頭に格納されているアドレス・フィールドおよび制
御フィールドのデータを全て転送することにより、始め
て一つの受信フレームの転送が終了となる。
【００２８】上述したように、ＤＭＡコントローラによ
り、同一のフレームを構成する三つのデータ・ブロック
の最後のデータ・ブロックをバッファ領域に転送してか
ら、先頭の二つのデータ・ブロックを別の二つのバッフ
ァ領域に転送すことが可能となる。これにより、各バッ
ファ領域のデータを転送する時間間隔に影響を受けるこ
となく、受信制御部２−１５から受信データを転送する
ことが可能となり、受信制御部２−１５におけるオーバ
ーランを防止することができる。従って、相手局におけ
るフレームの再送回数が減少され、ホスト・システムに
おけるオーバーヘッドが低減されるとともに、回線効率
を向上させてシステム効率を改善することができる。
り、同一のフレームを構成する三つのデータ・ブロック
の最後のデータ・ブロックをバッファ領域に転送してか
ら、先頭の二つのデータ・ブロックを別の二つのバッフ
ァ領域に転送すことが可能となる。これにより、各バッ
ファ領域のデータを転送する時間間隔に影響を受けるこ
となく、受信制御部２−１５から受信データを転送する
ことが可能となり、受信制御部２−１５におけるオーバ
ーランを防止することができる。従って、相手局におけ
るフレームの再送回数が減少され、ホスト・システムに
おけるオーバーヘッドが低減されるとともに、回線効率
を向上させてシステム効率を改善することができる。
【００２９】
【発明の効果】以上説明したように、本発明は複数のデ
ィスクリプタにより指定される複数のバッファ領域に一
つの受信フレームを転送する場合に、当該受信フレーム
の最後のデータ・ブロックを先に転送してから、フレー
ム・ヘッダを複数のバッファ領域に転送することができ
るため、各バッファ領域のデータを受信制御部との間で
ＤＭＡ転送する際に、各ディスクリプタのＤＭＡ転送の
実行間隔を無視することができるために、見掛上受信制
御部に対してデータを遅延して転送することが可能とな
り、当該受信制御部における受信オーバーランを防止す
ることができ、これにより、相手局におけるフレームの
再送等により、ホスト・システムにおいてディスクリプ
タを再設定するオーバーヘッドが低減されるとともに、
通信回線効率および通信システム効率を向上させること
ができるという効果ががる。
ィスクリプタにより指定される複数のバッファ領域に一
つの受信フレームを転送する場合に、当該受信フレーム
の最後のデータ・ブロックを先に転送してから、フレー
ム・ヘッダを複数のバッファ領域に転送することができ
るため、各バッファ領域のデータを受信制御部との間で
ＤＭＡ転送する際に、各ディスクリプタのＤＭＡ転送の
実行間隔を無視することができるために、見掛上受信制
御部に対してデータを遅延して転送することが可能とな
り、当該受信制御部における受信オーバーランを防止す
ることができ、これにより、相手局におけるフレームの
再送等により、ホスト・システムにおいてディスクリプ
タを再設定するオーバーヘッドが低減されるとともに、
通信回線効率および通信システム効率を向上させること
ができるという効果ががる。
【図１】本発明の第１の実施例を示すシステム構成図で
ある。
ある。
【図２】本発明の第２の実施例を示すシステム構成図で
ある。
ある。
【図３】従来例を示すシステム構成図である。
１−１、１−８、２−１、２−８、２−９ ディスク
リプタ １−２、２−２、３−２ コマンド領域 １−３、２−３、３−３ アドレス領域 １−４、２−４、３−４ 転送サイズ領域 １−５、２−５、３−５ ステータス領域 １−６、１−７、２−６、２−７ ＥＯＦビット １−９、２−１０、３−６ ＤＭＡコントローラ １−１０、２−１１、３−７ ディスクリプタ・アド
レス・レジスタ １−１１、２−１２、３−８ 制御レジスタ １−１２、２−１３、３−９ ＤＭＡアドレス・レジ
スタ １−１３、２−１４、３−１０ ＤＭＡサイズ・レジ
スタ １−１４、２−１５ 受信制御部 １−１５、２−１６ 受信データＦＩＦＯ １−１６、２−１７、３−１１ 外部記憶領域
リプタ １−２、２−２、３−２ コマンド領域 １−３、２−３、３−３ アドレス領域 １−４、２−４、３−４ 転送サイズ領域 １−５、２−５、３−５ ステータス領域 １−６、１−７、２−６、２−７ ＥＯＦビット １−９、２−１０、３−６ ＤＭＡコントローラ １−１０、２−１１、３−７ ディスクリプタ・アド
レス・レジスタ １−１１、２−１２、３−８ 制御レジスタ １−１２、２−１３、３−９ ＤＭＡアドレス・レジ
スタ １−１３、２−１４、３−１０ ＤＭＡサイズ・レジ
スタ １−１４、２−１５ 受信制御部 １−１５、２−１６ 受信データＦＩＦＯ １−１６、２−１７、３−１１ 外部記憶領域
Claims (1)
- 【請求項１】 所定の外部記憶領域上に予め連続して設
定されている複数のディスクリプタに格納されている制
御情報に従って、受信フレームをＤＭＡコントローラに
よりＤＭＡ転送するディスクリプタ制御方式において、 前記複数のディスクリプタの内の第１番目のディスクリ
プタを指定するアドレスを格納する第１の記憶手段と、 前記複数のディスクリプタに格納されている制御情報を
格納する第２の記憶手段と、 を前記ＤＭＡコントローラに備え、前記第２の記憶手段
に格納されている制御情報に、ＤＭＡ転送先を選択する
ための転送先選択情報をも保持させることにより、前記
外部記憶領域上において、前記複数のディスクリプタに
より指定される複数のデータ領域に対して、離散的にＤ
ＭＡ転送を行うことを特徴とするディスクリプタ制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046505A JPH05257865A (ja) | 1992-03-04 | 1992-03-04 | ディスクリプタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4046505A JPH05257865A (ja) | 1992-03-04 | 1992-03-04 | ディスクリプタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257865A true JPH05257865A (ja) | 1993-10-08 |
Family
ID=12749111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4046505A Withdrawn JPH05257865A (ja) | 1992-03-04 | 1992-03-04 | ディスクリプタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257865A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954806B2 (en) | 2002-03-29 | 2005-10-11 | Fujitsu Limited | Data transfer apparatus and method |
| US7757016B2 (en) | 2007-02-01 | 2010-07-13 | Fujitsu Limited | Data transfer device, semiconductor integrated circuit, and processing status notification method |
-
1992
- 1992-03-04 JP JP4046505A patent/JPH05257865A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954806B2 (en) | 2002-03-29 | 2005-10-11 | Fujitsu Limited | Data transfer apparatus and method |
| US7757016B2 (en) | 2007-02-01 | 2010-07-13 | Fujitsu Limited | Data transfer device, semiconductor integrated circuit, and processing status notification method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7643511B2 (en) | Frame alteration logic for network processors | |
| US5477541A (en) | Addressing technique for storing and referencing packet data | |
| US5495482A (en) | Packet transmission system and method utilizing both a data bus and dedicated control lines | |
| JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
| CN109688606A (zh) | 数据处理方法、装置、计算机设备及存储介质 | |
| US20050041606A1 (en) | Data communication apparatus, data communication method, data communication program and recording medium in which data communication program was recorded | |
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JPH04177445A (ja) | ディスクリプタ制御方式 | |
| KR100487199B1 (ko) | 직접 메모리 접근매체의 데이터 전송 장치 및 방법 | |
| JP3064688B2 (ja) | データ受信装置 | |
| KR100821125B1 (ko) | 매체접근제어 하드웨어 및 소프트웨어 처리장치 간의버퍼관리 및 수신 인터럽트 처리를 위한 장치 및 그 방법 | |
| JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
| JPS6335139B2 (ja) | ||
| JP2001202345A (ja) | 並列プロセッサ | |
| JP2937218B2 (ja) | データリンクプロトコル制御装置のバッファメモリ管理方式 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JP2971157B2 (ja) | パケット交換方式 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JP2003289315A (ja) | パケット転送装置およびパケット転送方法 | |
| JPH06175948A (ja) | 受信制御方式 | |
| JPH05204829A (ja) | データ転送装置 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH04241541A (ja) | 通信制御装置 | |
| JPH0918540A (ja) | データ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |