JPS6335139B2 - - Google Patents
Info
- Publication number
- JPS6335139B2 JPS6335139B2 JP12230781A JP12230781A JPS6335139B2 JP S6335139 B2 JPS6335139 B2 JP S6335139B2 JP 12230781 A JP12230781 A JP 12230781A JP 12230781 A JP12230781 A JP 12230781A JP S6335139 B2 JPS6335139 B2 JP S6335139B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- control device
- combining
- control unit
- storage memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 13
- 238000001308 synthesis method Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は、パケツト送受信装置に於けるパケツ
トの合成処理を効率良く行なうことができるパケ
ツト合成方式に関するものである。
トの合成処理を効率良く行なうことができるパケ
ツト合成方式に関するものである。
第１図は従来のパケツト送受信装置PSのブロ
ツク線図であり、中央制御装置CPU及び通信制
御装置CCEにより構成されている。このような
構成を有する従来のパケツト送受信装置PSに於
いては、一般に、中央制御装置CPU内のメモリ
（図示せず）上で、複数のパケツトを転送するこ
とによりパケツトの合成を行ない、これを通信制
御装置CCEを介して回線l1〜loに送出しているよ
うにしている。しかしながら、この従来方式は、
結合されるべきパケツトを１ワード毎に、前記メ
モリ上で転送する必要がある為、ソフトウエアの
処理量が大となり、パケツトの合成処理を効率良
く行なうことができない欠点があつた。
ツク線図であり、中央制御装置CPU及び通信制
御装置CCEにより構成されている。このような
構成を有する従来のパケツト送受信装置PSに於
いては、一般に、中央制御装置CPU内のメモリ
（図示せず）上で、複数のパケツトを転送するこ
とによりパケツトの合成を行ない、これを通信制
御装置CCEを介して回線l1〜loに送出しているよ
うにしている。しかしながら、この従来方式は、
結合されるべきパケツトを１ワード毎に、前記メ
モリ上で転送する必要がある為、ソフトウエアの
処理量が大となり、パケツトの合成処理を効率良
く行なうことができない欠点があつた。
又、この他にも、中央制御装置CPU内のチヤ
ネル装置（図示せず）でパケツトの合成を行なう
方式も提案されているが、この方式は、後述する
スタートバイトカウンタ（SBC）の指令が無効
となる為、前のパケツトに結合される次のパケツ
トにデータが先頭から入つていないような場合
は、パケツトの合成を行なうことができない欠点
があつた。
ネル装置（図示せず）でパケツトの合成を行なう
方式も提案されているが、この方式は、後述する
スタートバイトカウンタ（SBC）の指令が無効
となる為、前のパケツトに結合される次のパケツ
トにデータが先頭から入つていないような場合
は、パケツトの合成を行なうことができない欠点
があつた。
本発明は前述の如き欠点を改善したものであ
り、その目的は入出力制御部である通信制御装置
にパケツトの結合機能を持たせることにより、パ
ケツト合成処理の効率を向上させることにある。
以下実施例について詳細に説明する。
り、その目的は入出力制御部である通信制御装置
にパケツトの結合機能を持たせることにより、パ
ケツト合成処理の効率を向上させることにある。
以下実施例について詳細に説明する。
第２図は本発明の実施例のブロツク線図であ
り、１は通信制御装置、２はインタフエース部、
３はパケツト格納メモリ、４は回線制御部、５は
パケツト転送線、６は中央制御装置、７は結合制
御部、l1〜loは回線である。尚、パケツト格納メ
モリ３は回線l1〜lo対応に複数の領域が設けられ
ているものである。
り、１は通信制御装置、２はインタフエース部、
３はパケツト格納メモリ、４は回線制御部、５は
パケツト転送線、６は中央制御装置、７は結合制
御部、l1〜loは回線である。尚、パケツト格納メ
モリ３は回線l1〜lo対応に複数の領域が設けられ
ているものである。
中央制御装置６はパケツト転送線５を介して通
信制御装置１へパケツトを転送する際、パケツト
の先頭に回線番号（該パケツトを送出する回線を
示す）及び第３図に示す通信制御装置制御フイー
ルド（以下CCE制御フイールドと称す）を付加
し、インタフエース部２に加えるものである。第
３図に於いて、CCFは先頭の１ワードがCCE制
御フイールドであるのか、通常の送信データであ
るのかを示す通信制御装置制御フラグ、SYNは
次のパケツトとの結合の要否を示すパケツト結合
指示ピツト、SBCはCCE制御フイールド以外に
もパケツトの先頭から削除すべきデータがある場
合、そのバイト数を示すスタートバイトカウント
指令ビツト、PDLは回線へ送出すべきパケツト
の長さを示すパケツトデータ長ビツトである。
尚、同図に於いて（ ）内の数値はビツト数を表
わしている。
信制御装置１へパケツトを転送する際、パケツト
の先頭に回線番号（該パケツトを送出する回線を
示す）及び第３図に示す通信制御装置制御フイー
ルド（以下CCE制御フイールドと称す）を付加
し、インタフエース部２に加えるものである。第
３図に於いて、CCFは先頭の１ワードがCCE制
御フイールドであるのか、通常の送信データであ
るのかを示す通信制御装置制御フラグ、SYNは
次のパケツトとの結合の要否を示すパケツト結合
指示ピツト、SBCはCCE制御フイールド以外に
もパケツトの先頭から削除すべきデータがある場
合、そのバイト数を示すスタートバイトカウント
指令ビツト、PDLは回線へ送出すべきパケツト
の長さを示すパケツトデータ長ビツトである。
尚、同図に於いて（ ）内の数値はビツト数を表
わしている。
インタフエース部２は、中央制御装置６からパ
ケツト転送線５を介して転送されて来たパケツト
中のCCE制御フイールドをセーブした後、CCE
制御フイールド及びスタートバイトカウント指定
ビツトSBCで指示されたデータを削除したパケ
ツトをパケツト格納メモリ３に格納する。尚、こ
の際、インタフエース部２は前記回線番号によつ
て選択された回線対応の領域に、CCE制御フイ
ールド等を削除したパケツトを格納するものであ
る。
ケツト転送線５を介して転送されて来たパケツト
中のCCE制御フイールドをセーブした後、CCE
制御フイールド及びスタートバイトカウント指定
ビツトSBCで指示されたデータを削除したパケ
ツトをパケツト格納メモリ３に格納する。尚、こ
の際、インタフエース部２は前記回線番号によつ
て選択された回線対応の領域に、CCE制御フイ
ールド等を削除したパケツトを格納するものであ
る。
結合制御部７はインタフエース部２が先にセー
ブしたCCE制御フイールド中のパケツト結合指
示ビツトSYNに基づいて、パケツト格納メモリ
３に格納したパケツトと次のパケツトとを結合す
べきか否かを判断し、結合する必要がないと判断
した場合は、回線制御部４にパケツト送出指令を
加え、パケツト格納メモリ３に格能されているパ
ケツトを回線に送出させる。この場合、前記した
ように、パケツト格納メモリ３は回線l1〜lo対応
に領域が設けられているものであり、又、中央制
御装置６からの回線番号に基づいて、パケツトを
パケツト格納メモリ３の所定の領域に格納するも
のであるから、中央制御装置６により指定された
回線にパケツトが送出されることになる。
ブしたCCE制御フイールド中のパケツト結合指
示ビツトSYNに基づいて、パケツト格納メモリ
３に格納したパケツトと次のパケツトとを結合す
べきか否かを判断し、結合する必要がないと判断
した場合は、回線制御部４にパケツト送出指令を
加え、パケツト格納メモリ３に格能されているパ
ケツトを回線に送出させる。この場合、前記した
ように、パケツト格納メモリ３は回線l1〜lo対応
に領域が設けられているものであり、又、中央制
御装置６からの回線番号に基づいて、パケツトを
パケツト格納メモリ３の所定の領域に格納するも
のであるから、中央制御装置６により指定された
回線にパケツトが送出されることになる。
又、次のパケツトと結合する必要があると判定
した場合には、回線制御部４への送出指示は行な
わずに、次のパケツトが中央制御装置６から転送
されてくるまで該当パケツトの処理を中断する。
中央制御装置６から次のパケツトが転送されて来
ると、インタフエース部２は前述したと同様の処
理（パケツトからCCE制御フイールドを削除す
る処理）を該パケツトにも施した後、処理後のパ
ケツトをパケツト格納メモリ３内の先に格納した
パケツトの最終アドレスの次のアドレスより順次
格納し、パケツトの結合を行なう。尚、更に次の
パケツトと結合すべきか否かの判定及びその後の
処理は、前述した通りである。
した場合には、回線制御部４への送出指示は行な
わずに、次のパケツトが中央制御装置６から転送
されてくるまで該当パケツトの処理を中断する。
中央制御装置６から次のパケツトが転送されて来
ると、インタフエース部２は前述したと同様の処
理（パケツトからCCE制御フイールドを削除す
る処理）を該パケツトにも施した後、処理後のパ
ケツトをパケツト格納メモリ３内の先に格納した
パケツトの最終アドレスの次のアドレスより順次
格納し、パケツトの結合を行なう。尚、更に次の
パケツトと結合すべきか否かの判定及びその後の
処理は、前述した通りである。
以上説明したように、本発明は、中央制御装置
から通信制御装置へパケツトを転送する際、各パ
ケツトの先頭に、次のパケツトとの結合の要否を
示すパケツト結合指示ビツトSYN等の制御情報
を付加して転送するようにし、通信制御装置に於
いて前記制御情報に基づいてパケツトのパケツト
格納メモリへの書込し、或はパケツト格納メモリ
からのパケツトの読出しを制御し、パケツトの合
成処理を行なうものであるから、従来方式のよう
に、中央制御装置内のメモリ上でデータを転送す
る必要がなくなり、従つて中央制御装置の処理負
荷が減り、パケツト合成処理効率が向上する利点
がある。
から通信制御装置へパケツトを転送する際、各パ
ケツトの先頭に、次のパケツトとの結合の要否を
示すパケツト結合指示ビツトSYN等の制御情報
を付加して転送するようにし、通信制御装置に於
いて前記制御情報に基づいてパケツトのパケツト
格納メモリへの書込し、或はパケツト格納メモリ
からのパケツトの読出しを制御し、パケツトの合
成処理を行なうものであるから、従来方式のよう
に、中央制御装置内のメモリ上でデータを転送す
る必要がなくなり、従つて中央制御装置の処理負
荷が減り、パケツト合成処理効率が向上する利点
がある。
第１図は従来方式のブロツク線図、第２図は本
発明の実施例のブロツク線図、第３図はCCE制
御フイールドの構成例を示す図である。 １，CCEは通信制御装置、２はインタフエー
ス部、３はパケツト格納メモリ、４は回線制御
部、５はパケツト転送線、６，CPUは中央制御
装置、７は結合制御部、l1〜loは回線、PSはパケ
ツト送受信装置である。
発明の実施例のブロツク線図、第３図はCCE制
御フイールドの構成例を示す図である。 １，CCEは通信制御装置、２はインタフエー
ス部、３はパケツト格納メモリ、４は回線制御
部、５はパケツト転送線、６，CPUは中央制御
装置、７は結合制御部、l1〜loは回線、PSはパケ
ツト送受信装置である。
Claims (1)
- １ 中央制御装置及び該中央制御装置により制御
される通信制御装置とから成るパケツト送受信装
置に於いて、前記中央制御装置から前記通信制御
装置へパケツトの先頭に次のパケツトとの結合の
要否を示す制御情報を付加して転送するように
し、且つ前記通信制御装置内に前記制御情報によ
り次のパケツトとの結合の要否を識別する結合制
御部を設け、前記通信制御装置は前記中央制御装
置からのパケツト中の前記制御情報を抽出すると
共に、前記制御情報を削除したパケツトをパケツ
ト格納メモリに格納し、前記制御情報により次の
パケツトとの結合が指示されたことを前記結合制
御部で識別した時は、回線へのパケツトの転送を
待合せ、次のパケツトから前記制御情報を削除し
たパケツトを前記パケツト格納メモリに格納され
ているパケツトに引続くアドレスに格納してパケ
ツトの結合を行ない、又、前記制御情報により次
のパケツトとの結合が指示されていないことを前
記結合制御部で識別した時は、前記パケツト格納
メモリにそれまでに格納されていたパケツトを前
記回線に送出することを特徴とするパケツト合成
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122307A JPS5824253A (ja) | 1981-08-04 | 1981-08-04 | パケツト合成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122307A JPS5824253A (ja) | 1981-08-04 | 1981-08-04 | パケツト合成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824253A JPS5824253A (ja) | 1983-02-14 |
| JPS6335139B2 true JPS6335139B2 (ja) | 1988-07-13 |
Family
ID=14832714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122307A Granted JPS5824253A (ja) | 1981-08-04 | 1981-08-04 | パケツト合成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5824253A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59190515U (ja) * | 1983-06-02 | 1984-12-18 | タキロン株式会社 | 二重壁パイプの製造装置 |
| JPS60165851A (ja) * | 1984-02-09 | 1985-08-29 | Nitsuko Ltd | 調歩同期方式のデ−タ蓄積伝送方式 |
| JPS61104831A (ja) * | 1984-10-27 | 1986-05-23 | Akio Nagayoshi | 合成樹脂製内筒付き蛇腹管の製造方法 |
| ATE67908T1 (de) * | 1984-12-31 | 1991-10-15 | Motorola Inc | Funkverbindungssystem mit kanalverteilung. |
| JPS634931A (ja) * | 1986-06-20 | 1988-01-09 | フ−バ−ト、エム、ドロスバツハ | 二重壁管の製造方法とその装置 |
| CA2015401C (en) * | 1989-06-23 | 1993-11-09 | Carl J. May, Jr. | Multi-length packet format including check sequence(s) |
-
1981
- 1981-08-04 JP JP56122307A patent/JPS5824253A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5824253A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
| EP0996069B1 (en) | Method of transferring image data using a IEEE 1394 bus | |
| JPS6335139B2 (ja) | ||
| JPH0824315B2 (ja) | データ転送方式 | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| JPS6019821B2 (ja) | シリアルデ−タ受信方式 | |
| JP3799741B2 (ja) | バスコントローラ | |
| JPH04277850A (ja) | ディスクリプタ制御方式 | |
| JPH05176000A (ja) | データ中継装置 | |
| JPS648504B2 (ja) | ||
| JP3256989B2 (ja) | パケット処理装置 | |
| JPS6327737B2 (ja) | ||
| JPH0234518B2 (ja) | ||
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPS6370659A (ja) | デ−タ通信装置 | |
| JPH05257865A (ja) | ディスクリプタ制御方式 | |
| JPH1027231A (ja) | Ｉｃカード | |
| JPH05260085A (ja) | ファクシミリ蓄積交換装置 | |
| JPS6370665A (ja) | デ−タ通信方式 | |
| JPS5934748A (ja) | 送信ステ−トメント実行方式 | |
| JPS63208338A (ja) | デ−タ通信装置 | |
| JP2000276422A (ja) | 通信プロトコル処理装置および通信プロトコル処理方法 | |
| JPH05276221A (ja) | 受信制御方式 | |
| JPS61139860A (ja) | 通信制御装置 | |
| JPH02149049A (ja) | 通信制御方式 |