JPS6029987B2 - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS6029987B2
JPS6029987B2 JP55186903A JP18690380A JPS6029987B2 JP S6029987 B2 JPS6029987 B2 JP S6029987B2 JP 55186903 A JP55186903 A JP 55186903A JP 18690380 A JP18690380 A JP 18690380A JP S6029987 B2 JPS6029987 B2 JP S6029987B2
Authority
JP
Japan
Prior art keywords
buffer
data
command
terminal device
instruction code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55186903A
Other languages
English (en)
Other versions
JPS57109041A (en
Inventor
智史 柴田
繁 橋本
昇 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55186903A priority Critical patent/JPS6029987B2/ja
Publication of JPS57109041A publication Critical patent/JPS57109041A/ja
Publication of JPS6029987B2 publication Critical patent/JPS6029987B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Description

【発明の詳細な説明】 本発明は、回線制御装置における送受信データを制御す
るデータ転送制御方式に関するものである。
オンラインシステムにおいて、センタ・端末間で授受さ
れる回線情報としてはコマンドとデ−夕とがあり、前者
のコマンドは回線手順を制御するもので、アドレス部と
コマンド部よりなりそのバイト長は、例えば2バイト程
度である。
これに対し後者のデータは、アドレス部、コマンド部、
データ部よりなりそのバイト長は通常は長い(例えば3
バイト以上)。多数の端末装置が通信回線を介して回線
制御装置、処理装置に結ばれたシステムにおいては、端
末装置又は処理装置からの回線情報は、前記回線制御装
置に用意されたバッファに一旦蓄えられたのち送出され
る方式が探られている。この従釆方式のバッファとして
は、所定サイズのメモリ領域が複数個設けられるが、回
線情報をブロック単位で授受する場合、データの最大長
に合わせたバッファが用意される。端末装置の数が多く
接続されるシステムでは、バッファの数以上に回線情報
送受の要求が集中したとき、その受付処理が不可能とな
り回線処理効率が低下する。これを解決するにはバッフ
ァの数を増せばよいが、前述のようにバッファの大きさ
はデータの最大長に合わせてあるので、メモリ容量が非
常に増大し、不経済となる。従って限られた(経済的な
)メモリ容量を用いて、充分な数のバッファを用意する
一つの方法としては、前記のバッファを2種類に分け、
コマンド用の4・バッファと、データ用の大バッファと
をそれぞれ複数個設ければよい。本発明は上記の点に着
目したものであり、回線効率を向上しうるデータ制御方
式の提供を目的としている。
本発明は、一端が共通バスを介して処理装置に結ばれ、
他端が通信回線を介して端末装置に結ばれた回線制御装
置において、回線情報のコマンドを格納する第1のバッ
ファと、前記第1のバッファより大なる容量を有する第
2のバッファと、前記端末装置から受信した回線情報を
判別する手段と、該判別されたコマンドを前記第2のバ
ッファから前記第1のバッファへ転送せしめる手段と、
前記処理装置からのコマンドを前記第1のバッファに格
納せしめる手段と、前記処理装置からのデータを前記第
2のバッファに格納せしめる手段とを備え、前記第2の
バッファに空きが無いとき、前記処理装置からデータを
伴う回線情報送出要求(コマンド)が発せられた場合、
該コマンドのみを前記第1のバッファに格納し、前記第
2のバッファに空きを生じた時点で前記データおよび、
前記第1のバッファのコマンドを空きを生じた第2のバ
ッファに格納することにより、端末装置へ送出し、一方
、端末装置から受信した回線情報のデータ長を判別し、
受信データがコマンドのみのときは、該コマンドを前記
第2のバッファから第1のバッファに転送せしめること
を特徴とするデータ転送制御方式である。
以下、本発明を図面によって説明する。
図面は本発明の一実施例を説明するブロック図であり、
1は処理装置、2は主記憶装置、3は共通バス、4は回
線制御装置、6はインターフェイス部、6は処理部、7
は受信部、8は送信部、9は端末装置、10は通信回線
、B,,&,Bm,b,,b2,Q,bnはバッファ、
Cはコマンド部、Dはデータ部、a,,a2は制御信号
、c,,C2,C3はコマンド、d,?もはデータであ
る。図面におけるバッファb〜bnが前記の第1のバッ
ファであり、その容量は各10バイト、またバッファB
,〜Bmが第2のバッファであり、その容量は各130
バイトとする。なお端末装置9および通信回線11は1
つのみ示し他は省略してある。また主記憶装置2には、
端末側へ送出するコマンドc2,c3とデータd2とが
格納されている。なおデータらはコマンドc2に従属す
るデータであるので、送信の際には両者(c2及びQ)
は一括して送信される。コマンドc2には、データもの
格納アドレス(主記憶装置2上のアドレス)が含まれて
いる。一方コマンドc3は、データを伴なわないコマン
ドである。本発明では、コマンドcとデータdとの双方
を格納できる容量(13ルゞイト)の送受信用バッファ
B,〜Bmと、コマンドcのみを格納できる容量(10
バイト)の送受信用バッファb,〜bnとが設けられて
いる。図面において、処理装置1から端末装置9へ、コ
マンドc2及びデータらを送出するとき、処理装置1は
、コマンドc2の主記憶装置2上のアドレス(図示して
いない)を回線制御装置4の処理部6に通知する。処理
部6は、送受信用バッファB〜Bmの中の空きバッファ
を調べ、全部が使用中の場合には、送受信用バッファb
,〜bnを調べる。例えばバッファQが空き状態のとき
、処理部6は、主記憶装置2内のコマンドc2を、ひと
まず空きバッファQに格納せしめる。こののち、バッフ
ァB,〜Bmの中で、例えばバッファ&が空きバッファ
となったことを検出した処理部6は、コマンドc2に含
まれるデータものアドレス情報を基に主記憶装置2内の
データd2をバッファ&に格納(ダイレクト・メモリ・
アクセス方式による)する。次に処理部6は、制御信号
a2を発し、バッファQ内のコマンドc2をバッファB
2へ転送せしめる。
この後、処理部6は、バッファ&内のコマンドc2及び
データらを、送信部8から通信回線10を介して端末装
置9へ送出する。これに対し、処理装置1がコマンド(
例えばコマンドc3)のみを端末装置9へ送信するとき
、処理装置1は、コマンドc3のアドレス(図示してい
ない)を処理部6に通知する。この場合処理部6は、バ
ッファb,〜bnを調べ、その中に空きバッファ(例え
ば)b3を検出したとき、主記憶装置2内のコマンドc
3をバッファ広に格納する。然るのち処理部6は、バッ
ファQ内のコマンドc3を、送信部8から通信回線10
を介して端末装置9へ送出する。
一方、端末装置9からは、コマンドc,又は(コマンド
c,十データd,)の2通りの回線情報が発せられる。
回線制御装置4は、バッファB,〜Bmのうち空きが有
るときのみ受信が受付けられる。端末装置9からコマン
ドc,のみが発せられたとき、受信されたコマンドc,
はバッファB,へ格納される。処理部6は、受信データ
長をチェックし、そのデータ長から受信データがコマン
ド(c,)のみと判別したとき、制御信号a,を発し、
バッファB,内のコマンドc,をバッファqへ転送せし
める。従って、空き領域となったバッファBは次の送・
受信用のバッファとして直ちに用いることが可能となる
。以上のように本発明は、送受信される回線情報の種類
に応じた個別のバッファを設け、この所定のバッファ領
域を用いるにも関らず、従釆方式に較べ回線処理効率を
一層向上しうる利点を有するものである。
【図面の簡単な説明】
図面は本発明の一実施例を説明するブロック図であり、
図中に用いた符号は次の通りである。 1は処理装置、2は主記憶装置、3は共通バス、4は回
線制御装置、5はインターフェース部、6は処理部、7
は受信部、8は送信部、9は端末装置、1 0は通信回
線、B,B2,Bm,q,Q,広,bnはバッファ、C
はコマンド部、Dはデータ部、a,,a2は制御信号、
c.,C2,C3はコマンド、d,,らはデータを示す

Claims (1)

    【特許請求の範囲】
  1. 1 処理装置と端末装置との間で送受信される回線情報
    を制御する回線制御装置において、第1のバツフアと前
    記第1のバツフアより大なる容量を有する第2のバツフ
    アと、前記端末装置から受信した回線情報の中から命令
    コードを判別する手段と、該判別された命令コードを前
    記第2のバツフアから第1のバツフアへ転送する手段と
    、前記処理装置から発せられる命令コードを前記第1の
    バツフアに格納する手段と、前記端末装置への送信デー
    タを前記第2のバツフアに格納する手段とを備え、前記
    端末装置へ命令コードを送出するときは、該命令コード
    を第1のバツフアに格納し、命令コードとデータを送信
    するときは、該命令コードと該データとを第2のバツフ
    アに格納し、該格納終了後、格納された命令コードまた
    はデータを端末装置へ送出し、前記端末装置から受信し
    た回線情報を判別し、判別された命令コードを前記第2
    のバツフアから第1のバツフアへ転送せしめることを特
    徴とするデータ転送制御方式。
JP55186903A 1980-12-26 1980-12-26 デ−タ転送制御方式 Expired JPS6029987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55186903A JPS6029987B2 (ja) 1980-12-26 1980-12-26 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55186903A JPS6029987B2 (ja) 1980-12-26 1980-12-26 デ−タ転送制御方式

Publications (2)

Publication Number Publication Date
JPS57109041A JPS57109041A (en) 1982-07-07
JPS6029987B2 true JPS6029987B2 (ja) 1985-07-13

Family

ID=16196692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55186903A Expired JPS6029987B2 (ja) 1980-12-26 1980-12-26 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS6029987B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744577B2 (ja) * 1986-11-25 1995-05-15 沖電気工業株式会社 通信制御装置

Also Published As

Publication number Publication date
JPS57109041A (en) 1982-07-07

Similar Documents

Publication Publication Date Title
JPS58217069A (ja) マルチ・マイクロコンピユ−タの通信方式
US6700887B1 (en) Packet transfer apparatus which generates access reject command during a DMA transfer
JPS6029987B2 (ja) デ−タ転送制御方式
AU544144B2 (en) Input/output system and method of communication for peripheral devices in data processing system
JPS6335139B2 (ja)
JPS5939768B2 (ja) 入出力システム
JPH054040Y2 (ja)
JPS61260350A (ja) 並列処理制御方式
JP3061402B2 (ja) データ転送制御方式及び装置
JP3294305B2 (ja) 遠隔監視制御システムのデータ処理方式
EP0055763B1 (en) Input/output processor and method of communication for data processing system
JPH0234518B2 (ja)
JPS62120761A (ja) デ−タ送受信制御方式
JPH063928B2 (ja) 通信装置
JPH0511453B2 (ja)
JPH01276940A (ja) データ転送制御装置
JPH01174042A (ja) 回線制御方式
JPS5830256A (ja) 通信制御装置
JPH0311142B2 (ja)
JPS61196353A (ja) 多重化バス制御方式
JPS588008B2 (ja) 伝送制御方式
JPS58154030A (ja) Dma制御方式
JPS62165452A (ja) デ−タ転送アダプタ
JPS60106248A (ja) デ−タ転送制御方式
JPH02149049A (ja) 通信制御方式