JPS5830256A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS5830256A JPS5830256A JP56128382A JP12838281A JPS5830256A JP S5830256 A JPS5830256 A JP S5830256A JP 56128382 A JP56128382 A JP 56128382A JP 12838281 A JP12838281 A JP 12838281A JP S5830256 A JPS5830256 A JP S5830256A
- Authority
- JP
- Japan
- Prior art keywords
- message
- reception
- memory
- transmission
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパケット交換、メツセージ交換等に使用され、
主に、回線の送受信キャラクタの組立。
主に、回線の送受信キャラクタの組立。
分解１回線プロトコルの制御を行なうための通信制御装
置に関する。
置に関する。
従来５通信制御装置と上位装置との間でメツセージプロ
、りの転送を行なう場合、ブロック単位毎に通信制御装
置に内蔵さｎているプロ”ｌ！ツサのプログラム処理の
関与を受けていた。メツセージブロックのデータ長が比
較的長い場合あるいはプルワク単位毎に関与するプログ
ラム処理ステップが比較的短かい場合にはあまり問題と
ならなかったが、近年パケット変換の需要が増大し、メ
ツセージブロックのデータ長が比較的短ｒ、ｌＪ合が多
くなり、貫た。各徳す−ビス偵城の拡大により、ソフト
ウェアも複雑化し、高麩塩能力が要求さｎるようになっ
てき次、その結果、メツセージブロック単位にプログラ
ム処理が関与する従来方式はオーバーヘッドが増大する
という欠点を有することが明らかとなってきた。
、りの転送を行なう場合、ブロック単位毎に通信制御装
置に内蔵さｎているプロ”ｌ！ツサのプログラム処理の
関与を受けていた。メツセージブロックのデータ長が比
較的長い場合あるいはプルワク単位毎に関与するプログ
ラム処理ステップが比較的短かい場合にはあまり問題と
ならなかったが、近年パケット変換の需要が増大し、メ
ツセージブロックのデータ長が比較的短ｒ、ｌＪ合が多
くなり、貫た。各徳す−ビス偵城の拡大により、ソフト
ウェアも複雑化し、高麩塩能力が要求さｎるようになっ
てき次、その結果、メツセージブロック単位にプログラ
ム処理が関与する従来方式はオーバーヘッドが増大する
という欠点を有することが明らかとなってきた。
本発明の目的鵬上記の様なメツセージブロック単位毎に
、プログラム処理が関与し、処理能力のオーバーヘッド
を増大させている欠点を除去し高い処理能カの通信制御
装置を提供することにある。
、プログラム処理が関与し、処理能力のオーバーヘッド
を増大させている欠点を除去し高い処理能カの通信制御
装置を提供することにある。
本発明の通信制御装置は、従来のプロセラ′すと複数の
メツセージブロックを格納するメモリに加えて、送信す
べき該当メツモージブロックのメモリ内の位置を示す情
報が格納さｎる送信用ファーストインファーストアウト
キューと、受信揖みの該尚メツセージブロックのメモリ
内の位ｆｊｔヲ示す情報が格納さｎる受信用ファースト
インファーストアウトキューと、プロセッサ及び送信制
御回路から誉込ｔｒ′Ｌ１次に使用可能なメツセージブ
ロックエリアのメモリ内の位置を示す情報が格納さｎる
アイドルブロック用ファーストインファーストアウトキ
ューを新たに具備し、さらに、上位装置との閾で、メツ
セージブロックのデータ転送を行なうための共通バスか
らの制御指令により、上記送信用ファーストインファー
ストアウトキューからの情報をもとに、メモリから共通
バスへの転送を行ない、送信が完了したら、そのメツセ
ージブロックのメモリ内の位置會示す情報をアイドルブ
ロック用ファーストインファーストアウトキューに格納
する制御を行なう送信制御回路と、上記共通バスからの
制御指令により％上記アイドルプロ、り用ファーストイ
ンファーストアウトキューからの情＠をもとに共通バス
からメモリへの転送を行ない１受信が完了したら、その
メツセージプロ、りのメモリ内の位置を示す情報を受信
用ファーストインファーストアウトキューに格納する制
御を行なう受信制御回路とから構成することにより。
メツセージブロックを格納するメモリに加えて、送信す
べき該当メツモージブロックのメモリ内の位置を示す情
報が格納さｎる送信用ファーストインファーストアウト
キューと、受信揖みの該尚メツセージブロックのメモリ
内の位ｆｊｔヲ示す情報が格納さｎる受信用ファースト
インファーストアウトキューと、プロセッサ及び送信制
御回路から誉込ｔｒ′Ｌ１次に使用可能なメツセージブ
ロックエリアのメモリ内の位置を示す情報が格納さｎる
アイドルブロック用ファーストインファーストアウトキ
ューを新たに具備し、さらに、上位装置との閾で、メツ
セージブロックのデータ転送を行なうための共通バスか
らの制御指令により、上記送信用ファーストインファー
ストアウトキューからの情報をもとに、メモリから共通
バスへの転送を行ない、送信が完了したら、そのメツセ
ージブロックのメモリ内の位置會示す情報をアイドルブ
ロック用ファーストインファーストアウトキューに格納
する制御を行なう送信制御回路と、上記共通バスからの
制御指令により％上記アイドルプロ、り用ファーストイ
ンファーストアウトキューからの情＠をもとに共通バス
からメモリへの転送を行ない１受信が完了したら、その
メツセージプロ、りのメモリ内の位置を示す情報を受信
用ファーストインファーストアウトキューに格納する制
御を行なう受信制御回路とから構成することにより。
プロセッサのプログラム処理とは独立に共通バスを介し
て上位装置との闇でメツセージブロックの転送を行なう
ことを特徴としている。
て上位装置との闇でメツセージブロックの転送を行なう
ことを特徴としている。
次に図面を参照して本発明の笑流例について説明する。
１Ｍ１図は１通信制御装置と中央制御装置とが、共通バ
スを介して接続さｎて騒るシステム構成を示す。通信制
御装置３は回線からのキャラクタをメツセージブロック
に組立て、共通バス２を介して、中央制御装［１に送信
する。また逆に、中央制御装置１から回線に送出するメ
ツセージブロックは共通バス２を介して通信制御装置３
で受信され、キャラクタに分解されて１回線に送出され
る。
スを介して接続さｎて騒るシステム構成を示す。通信制
御装置３は回線からのキャラクタをメツセージブロック
に組立て、共通バス２を介して、中央制御装［１に送信
する。また逆に、中央制御装置１から回線に送出するメ
ツセージブロックは共通バス２を介して通信制御装置３
で受信され、キャラクタに分解されて１回線に送出され
る。
また、共通バス２には複数の通信制御装置が接続さ扛る
。共通バス２におけるメツセージブロックの転送方式は
、各通信ｆｉｉ−ＩＩ御装置に均等にアクセスするよう
にデータマルチブレクスチャネル動作により行なわｎる
。起動、転送、終結動作により１メツセージブロツクの
転送動作が完了する。各通信制御装置には、中央制御装
置からみた入出力アドレスが送信、受信各１ヶ割当られ
ているので。
。共通バス２におけるメツセージブロックの転送方式は
、各通信ｆｉｉ−ＩＩ御装置に均等にアクセスするよう
にデータマルチブレクスチャネル動作により行なわｎる
。起動、転送、終結動作により１メツセージブロツクの
転送動作が完了する。各通信制御装置には、中央制御装
置からみた入出力アドレスが送信、受信各１ヶ割当られ
ているので。
谷通信制御装置と中央制御装置とのめいだのメツセージ
ブロックの転送は、送信、受信共に並行して行なわれる
。共通バス上の転送シーケンスの詳細は、本発明の詳細
な説明としては特に必要ではないので省略する。
ブロックの転送は、送信、受信共に並行して行なわれる
。共通バス上の転送シーケンスの詳細は、本発明の詳細
な説明としては特に必要ではないので省略する。
第２図は本完明の通信制御装置の一実施例′ｆｒ詳ａＫ
説明するためのブロック図である。第２図をもとにソフ
トウェアの動きから見たシーケンスを以下に説明する。
説明するためのブロック図である。第２図をもとにソフ
トウェアの動きから見たシーケンスを以下に説明する。
通信制御プログラムはメモリ１００に格納されている。
通信制御装置が、インサービスさｊＬると、初期設定処
理プログラムが実行を開始する。初期設定処理プログラ
ムは、ブロセッ？９０により実行さｎるが、アイドルの
メツセージプルワクの先頭アドレスを第３図（ａ）で示
す形式でアイドルブロック用ファーストインファースト
アウトキュー６０に信）線１６２を介してアイドルブロ
ックの数だけ順次書込む。メそすの先頭アドレスは６４
にバイトの場合は１６ビツト必要なので、２バイトずつ
誉込まｎる。メツセージブロックのサイズは固定長でお
９％本実施例では２５６バイトである。このサイズは適
用するシステムに応じてプログラムを変更することによ
り変更可能である。初期設定処理が完了すると次に回線
制御プログラムが動作し通信制御処理を実行する。
理プログラムが実行を開始する。初期設定処理プログラ
ムは、ブロセッ？９０により実行さｎるが、アイドルの
メツセージプルワクの先頭アドレスを第３図（ａ）で示
す形式でアイドルブロック用ファーストインファースト
アウトキュー６０に信）線１６２を介してアイドルブロ
ックの数だけ順次書込む。メそすの先頭アドレスは６４
にバイトの場合は１６ビツト必要なので、２バイトずつ
誉込まｎる。メツセージブロックのサイズは固定長でお
９％本実施例では２５６バイトである。このサイズは適
用するシステムに応じてプログラムを変更することによ
り変更可能である。初期設定処理が完了すると次に回線
制御プログラムが動作し通信制御処理を実行する。
最初に１ｇｌ線からのキャラクタ受１ｇ動作にっ匹て説
明する。回線からの受信キャラクタは回線制御部１１０
を介して、プロセッサ９０に読込まれる。
明する。回線からの受信キャラクタは回線制御部１１０
を介して、プロセッサ９０に読込まれる。
そしてこのキャラクタは、あらかじめアイドルブロック
用ファーストインファーストアウトキュー６０から信号
線１６３を介して絖込まｎた、メツセージ受信、りに順
次格納さｎる。そしてＥ（ＪＴキャラクタやＦ同期の場
合のＦパターン等を検出したら、ｌプロ２ク分のメツセ
ージ受信が完了したということで５次のアイドルブロッ
クを上記と同じように読込み１次のメツセージを受ける
準備をする。そして、同時に、受信完了したメツセージ
ブロックの先頭アドレスと、転送バイト数を信号線１４
０を介して第３図（ｂ）で示す形で、送信用ファースト
インファーストアウトキ５−８０に書込む。このような
手順により、中央制御装置ｌへ送信すべきメツセージブ
ロックの位置を示す情報が、ｊ＠次送送信用ファースト
インファーストアウトキュー８０誉込まｎる。送信制御
回路５０は。
用ファーストインファーストアウトキュー６０から信号
線１６３を介して絖込まｎた、メツセージ受信、りに順
次格納さｎる。そしてＥ（ＪＴキャラクタやＦ同期の場
合のＦパターン等を検出したら、ｌプロ２ク分のメツセ
ージ受信が完了したということで５次のアイドルブロッ
クを上記と同じように読込み１次のメツセージを受ける
準備をする。そして、同時に、受信完了したメツセージ
ブロックの先頭アドレスと、転送バイト数を信号線１４
０を介して第３図（ｂ）で示す形で、送信用ファースト
インファーストアウトキ５−８０に書込む。このような
手順により、中央制御装置ｌへ送信すべきメツセージブ
ロックの位置を示す情報が、ｊ＠次送送信用ファースト
インファーストアウトキュー８０誉込まｎる。送信制御
回路５０は。
中央制御装置ｌから共通バスを介して送らｎてきた送信
起動コマンドを受信すると、送信用ファーストインファ
ーストアウトキューから、送信すべきメツセージブロッ
クの先頭アドレスと転送バイト数を坂出し、送信制御回
路内のアドレスレジスタとバイトカウンタに設定する。
起動コマンドを受信すると、送信用ファーストインファ
ーストアウトキューから、送信すべきメツセージブロッ
クの先頭アドレスと転送バイト数を坂出し、送信制御回
路内のアドレスレジスタとバイトカウンタに設定する。
そしてメモリ１００から信号［１２０ｔ″介してアドレ
スを送りデータを取出して、共通バス２に転送する。そ
してこの転送動作は、メモリアドレス及びバイトカウン
タｔ−東新レバイトカウンタが０になるまで繰返さｎ、
０になると共通バスを介して終Ｍ！要求を出し、転送動
作を終結する。転送動作が正常に終結した場合には、送
信断のメツセージブロックの先頭アドレスが、アイドル
ブロックになったので信号線１６１”を介して、アイド
ルブロック用ファーストインファーストアウトキ：Ｌ、
−６０に簀込まｎる。そして送１１ｉ１１１１１１１９
Ｊｊ６５０は上位装置からの起動待ちの状態になる。転
送動作が異常に終結した場合には、送信制御回路５０は
自動的にリトライを実行する。リトライ動作に関する説
明は省略する。送１ｇｋＡｍコマンドを受１ばした時に
送信すべきメツセージブロックがない時には、その旨の
ステータスを中央制御装置ｌに返送して終了する。
スを送りデータを取出して、共通バス２に転送する。そ
してこの転送動作は、メモリアドレス及びバイトカウン
タｔ−東新レバイトカウンタが０になるまで繰返さｎ、
０になると共通バスを介して終Ｍ！要求を出し、転送動
作を終結する。転送動作が正常に終結した場合には、送
信断のメツセージブロックの先頭アドレスが、アイドル
ブロックになったので信号線１６１”を介して、アイド
ルブロック用ファーストインファーストアウトキ：Ｌ、
−６０に簀込まｎる。そして送１１ｉ１１１１１１１９
Ｊｊ６５０は上位装置からの起動待ちの状態になる。転
送動作が異常に終結した場合には、送信制御回路５０は
自動的にリトライを実行する。リトライ動作に関する説
明は省略する。送１ｇｋＡｍコマンドを受１ばした時に
送信すべきメツセージブロックがない時には、その旨の
ステータスを中央制御装置ｌに返送して終了する。
次に回縁へのキャラクタの送信動作について説明する。
中央制御装ｇＬｌから共通バス２を介して送らｎてきた
受信起動コマンエを受信すると受信制御回路４０は、受
信転送動作を開始する。受信するメツセージのためにア
イドルブロックを確保する必要があるので、まず、アイ
ドルブロック用ファーストインファーストアウトキュー
６０にアイドルブロックがあるかどうかチェックする。
受信起動コマンエを受信すると受信制御回路４０は、受
信転送動作を開始する。受信するメツセージのためにア
イドルブロックを確保する必要があるので、まず、アイ
ドルブロック用ファーストインファーストアウトキュー
６０にアイドルブロックがあるかどうかチェックする。
もし、キュー６０が空きの場合には、ステータスとして
リッースビジーを中央制御装置１に返送して終了する。
リッースビジーを中央制御装置１に返送して終了する。
アイドルブロックがある場合には、アイドルプｐ２り用
ファーストインファーストアウトキューから取出した先
頭アドレスと固定値であるバイトカウントを受信制御回
路内のアドレスレジスタとバイトカウンタに設定する。
ファーストインファーストアウトキューから取出した先
頭アドレスと固定値であるバイトカウントを受信制御回
路内のアドレスレジスタとバイトカウンタに設定する。
そして、共通バス２ｔ−介して送らｎてき九データを信
号線１２（ｌ介してアドレスとデ゛−夕を送出して、メ
モリ１００の受信すべきメツセージブロックに書込む。
号線１２（ｌ介してアドレスとデ゛−夕を送出して、メ
モリ１００の受信すべきメツセージブロックに書込む。
この転送動作はアドレスレジスタ及びバイトカウンタを
吏新し、バイトカウンタが０になるまで繰返され、０に
なると共通バス２を介して終結要求を出し、転送動作を
終結する。しかし通常。
吏新し、バイトカウンタが０になるまで繰返され、０に
なると共通バス２を介して終結要求を出し、転送動作を
終結する。しかし通常。
上記固定値より、転送バイト数が少ないので、／（イト
カウンタが０になる前に上位装置からの終結指示により
終結動作を行なう、転送動作が正常に終結した場合には
、受信中のメツセージブロックが受信済になったので、
その先頭アドレス″ｆ！：第３図（Ｃ）の形式で信号線
１５０を介して受信用ファーストインファーストアウト
キュー７０に書込まれる。そして、受信制御回路４０は
上位装置からの起動待ちの状態になる。転送動作が異常
に終結した場合にな、受信すべきメツセージブロックの
先頭アドレスを保持してリトライ動作に備える。そして
受信起動コマンドが送らｒＬできたら、再度転送動作を
実行する。ｌライ動作に関する説明は省略する。受信制
御回路４０は上記動作を順次繰返すが、もし、受信用フ
ァーストインファーストアウトキ＆−７０がビジーの場
合には、受信起動コマンドに対して、異常ステータスを
返送して終了する。
カウンタが０になる前に上位装置からの終結指示により
終結動作を行なう、転送動作が正常に終結した場合には
、受信中のメツセージブロックが受信済になったので、
その先頭アドレス″ｆ！：第３図（Ｃ）の形式で信号線
１５０を介して受信用ファーストインファーストアウト
キュー７０に書込まれる。そして、受信制御回路４０は
上位装置からの起動待ちの状態になる。転送動作が異常
に終結した場合にな、受信すべきメツセージブロックの
先頭アドレスを保持してリトライ動作に備える。そして
受信起動コマンドが送らｒＬできたら、再度転送動作を
実行する。ｌライ動作に関する説明は省略する。受信制
御回路４０は上記動作を順次繰返すが、もし、受信用フ
ァーストインファーストアウトキ＆−７０がビジーの場
合には、受信起動コマンドに対して、異常ステータスを
返送して終了する。
プロセッサ９０で央行嘔ｎる回線制御ブ四グラムは、信
号線１５１を介して４．受信用ファーストインファース
トアウトキ＆−７０から受信済メツセージブロックの先
頭アドレスｔ−ｍ出し、その先頭アドレスで示すメモリ
１００からキャラクタを回線に送出する。受信済メッセ
ージプａ、り内に表示さｎているバイトカウント値の数
だけ、順次＠線に送出する。もし、受信済メッセ、−ジ
ブｐ２りの該当する回線が、送信中かあるいは回線送信
待メツセージブロックがある場合には、メモリ上で回線
送信待メツセージブロックにキーーイングを行なう。
号線１５１を介して４．受信用ファーストインファース
トアウトキ＆−７０から受信済メツセージブロックの先
頭アドレスｔ−ｍ出し、その先頭アドレスで示すメモリ
１００からキャラクタを回線に送出する。受信済メッセ
ージプａ、り内に表示さｎているバイトカウント値の数
だけ、順次＠線に送出する。もし、受信済メッセ、−ジ
ブｐ２りの該当する回線が、送信中かあるいは回線送信
待メツセージブロックがある場合には、メモリ上で回線
送信待メツセージブロックにキーーイングを行なう。
本発明は、以上説明したように、上位装置と通信制御装
置とのめいたのメ、セージプロッ、りの転送にプルグラ
ム処理が関与することが、従来方式に比較して着しく減
少して込るので１通信制御プログラムのオーバーヘッド
を減少させ、処理能力を向上させる効果がある。
置とのめいたのメ、セージプロッ、りの転送にプルグラ
ム処理が関与することが、従来方式に比較して着しく減
少して込るので１通信制御プログラムのオーバーヘッド
を減少させ、処理能力を向上させる効果がある。
第１図は通信制御装置を中心とするシステム構成を示す
ブロック図、落２ｔＷは本発明の通信制御装置の一実施
例を示すブロック図、第３図は第２図に示した各ファー
ストインファーストアウトキューの情報形式を示す図で
あり、（ａ）はアイドルブロック用ファーストインファ
ーストアウトキュー情報形式、（ｂ）は送信用ファース
トインファーストアウトキュー情報形式、（Ｃ）は受信
用ファーストインファーストアウトキュー情報形式を示
した図である。 １・・・・・・中央制御装置、２・・・・・・共通バス
、３・・・・・・通信制御装置、４０・・・・・・受信
制御回路、５０・・・・・・送信制御回路、６０・・・
・・・アイドルブロック用ファーストインファーストア
ウトキュー、７０・・・・・・受イヒ用ファーストイン
ファーストアウトキュー、 ８０・・・・・・送信用フ
ァストインファーストアウトキュー、９０・・・・・・
プロセッサ、１００・・・・・・メモリ、１１０・・・
・・・回線制御部、１２０・・・・・・メモリバス、１
４０１１４１＋１５１＋１５０＋１６１＋１６２＋１６
３＊１６４・・・・・・信号線。 第１図
ブロック図、落２ｔＷは本発明の通信制御装置の一実施
例を示すブロック図、第３図は第２図に示した各ファー
ストインファーストアウトキューの情報形式を示す図で
あり、（ａ）はアイドルブロック用ファーストインファ
ーストアウトキュー情報形式、（ｂ）は送信用ファース
トインファーストアウトキュー情報形式、（Ｃ）は受信
用ファーストインファーストアウトキュー情報形式を示
した図である。 １・・・・・・中央制御装置、２・・・・・・共通バス
、３・・・・・・通信制御装置、４０・・・・・・受信
制御回路、５０・・・・・・送信制御回路、６０・・・
・・・アイドルブロック用ファーストインファーストア
ウトキュー、７０・・・・・・受イヒ用ファーストイン
ファーストアウトキュー、 ８０・・・・・・送信用フ
ァストインファーストアウトキュー、９０・・・・・・
プロセッサ、１００・・・・・・メモリ、１１０・・・
・・・回線制御部、１２０・・・・・・メモリバス、１
４０１１４１＋１５１＋１５０＋１６１＋１６２＋１６
３＊１６４・・・・・・信号線。 第１図
Claims (1)
- 【特許請求の範囲】 通信制御処理を実行するプ四セ、すと、上位装置とのあ
いだのデータ通信のための複数のメツセージブロックが
格納さ扛るメそりと、送信すべき該当メツセージプロ、
りのメモリ内の位置を示す情報が格納される送信用ファ
ーストインファーストアウトキューと、受信断みの該当
メツセージブロックのメモリ内の位置を示す情報が格納
さｎる受信用ファーストインファーストアウト中ニーと
。 次に使用可能なメツセージブロックエリアのメモリ内の
位置を示す情報が格納されるアイドルプルツク用ファー
ストインファーストキューと、上位装置との間でメ、セ
ージプｔ２ｙりのデータ転送を行なうための共通バスか
らの制御指令により、上記送信用ファーストインファー
ストアウトキューからの情報ｔもとに、メモリから共通
バスへの転送を行ない、送信が完了したら、そのメツセ
ージプロ、りのメそり内の位置を示す情報を゛アイドル
ブロック用ファーストインファーストアウトキューに格
納する制御を行なう送信制御回路と、上記共通バスから
の制御指令により、上記アイドルプロ、クファ、ストイ
ンファーストアウトキューからの情報をもとに、共通バ
スからメモリへの転送を行ない、受信が完了したら、・
そのメツセージブロックのメそす内の位置を示す情報を
受信用７アーストインフアーストアウトキユーに格納す
る制御を行なう受信制御回路とから構成さｎ、プロセ。 すのプルグラム処理とに独立に共通バスを介して上位装
置との間でメツセージブロックの転送を行なうことを特
徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128382A JPS5830256A (ja) | 1981-08-17 | 1981-08-17 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128382A JPS5830256A (ja) | 1981-08-17 | 1981-08-17 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830256A true JPS5830256A (ja) | 1983-02-22 |
Family
ID=14983430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128382A Pending JPS5830256A (ja) | 1981-08-17 | 1981-08-17 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248336A (ja) * | 1986-04-22 | 1987-10-29 | Matsushita Graphic Commun Syst Inc | 星状システムにおけるセンタ−のキユ−管理方法 |
| US5903162A (en) * | 1992-09-29 | 1999-05-11 | Tektronix, Inc. | Probe adapter for electronic devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629737A (en) * | 1979-08-17 | 1981-03-25 | Nec Corp | Communication control device |
-
1981
- 1981-08-17 JP JP56128382A patent/JPS5830256A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629737A (en) * | 1979-08-17 | 1981-03-25 | Nec Corp | Communication control device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248336A (ja) * | 1986-04-22 | 1987-10-29 | Matsushita Graphic Commun Syst Inc | 星状システムにおけるセンタ−のキユ−管理方法 |
| US5903162A (en) * | 1992-09-29 | 1999-05-11 | Tektronix, Inc. | Probe adapter for electronic devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5860022A (en) | Computer system and method of issuing input/output commands therefrom | |
| EP0218859A2 (en) | Signal processor communication interface | |
| WO1992015162A1 (en) | Method and apparatus for controlling data communication operations within stations of a local area network | |
| US5317692A (en) | Method and apparatus for buffer chaining in a communications controller | |
| CN108280041A (zh) | 一种内部集成电路主机的通信方法和装置 | |
| JPS5992651A (ja) | ポ−リング方式 | |
| USRE39026E1 (en) | Bus protocol | |
| JPS5830256A (ja) | 通信制御装置 | |
| US7054958B2 (en) | Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system | |
| US6535934B2 (en) | Transferring data from disk storage directly to a peripheral device | |
| EP0055741B1 (en) | Input/output system and method of communication for peripheral devices in data processing system | |
| JPS6111502B2 (ja) | ||
| JPS58222634A (ja) | ポ−リング伝送方式 | |
| JPH0650488B2 (ja) | 通信コントローラ | |
| JP2658931B2 (ja) | プリンタコントローラ | |
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPS59230346A (ja) | 伝送装置の送受信デ−タのバツフアリング方式 | |
| JP2526656B2 (ja) | プログラム転送方式 | |
| JPH06105922B2 (ja) | 通信制御装置 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPH063938B2 (ja) | デ−タ転送バツフア方式 | |
| JPH01276940A (ja) | データ転送制御装置 | |
| JPS6029987B2 (ja) | デ−タ転送制御方式 | |
| JPH0310971B2 (ja) |