JPH0650488B2 - 通信コントローラ - Google Patents
通信コントローラInfo
- Publication number
- JPH0650488B2 JPH0650488B2 JP3200565A JP20056591A JPH0650488B2 JP H0650488 B2 JPH0650488 B2 JP H0650488B2 JP 3200565 A JP3200565 A JP 3200565A JP 20056591 A JP20056591 A JP 20056591A JP H0650488 B2 JPH0650488 B2 JP H0650488B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- descriptor
- memory
- frame
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
- Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は通信コントローラ、より
詳細にはＩＳＤＮ（統合サービスディジタル網）で使用
するための通信コントローラに係る。
詳細にはＩＳＤＮ（統合サービスディジタル網）で使用
するための通信コントローラに係る。
【０００２】
【従来の技術】データ伝送ネットワークは、遠隔通信ネ
ットワーク又は通信ネットワークとも呼称され、一般的
にデータ端末装置（ＤＴＥ）と呼称される複数のユニッ
トを含む。これらのユニットは端末又はステーションと
も呼称される。このようなネットワークに接続されるコ
ンピュータを端末とみなす。端末は伝送路を介して相互
に通信する。ＣＣＩＴＴ（Ｃｏｎｓｕｌｔａｔｉｖｅ
Ｃｏｍｍｉｔｔｅｅ ｏｎ Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ Ｔｅｌｅｇｒａｐｈｙ ａｎｄＴｅｌｅｐｈｏｎ
ｙ）の勧告Ｘ４３１により定義されるＳ0型リンクは２
対の電話線を含み、一方はメッセージを送信するために
使用され、他方はメッセージを受信するために使用され
る。
ットワーク又は通信ネットワークとも呼称され、一般的
にデータ端末装置（ＤＴＥ）と呼称される複数のユニッ
トを含む。これらのユニットは端末又はステーションと
も呼称される。このようなネットワークに接続されるコ
ンピュータを端末とみなす。端末は伝送路を介して相互
に通信する。ＣＣＩＴＴ（Ｃｏｎｓｕｌｔａｔｉｖｅ
Ｃｏｍｍｉｔｔｅｅ ｏｎ Ｉｎｔｅｒｎａｔｉｏｎａ
ｌ Ｔｅｌｅｇｒａｐｈｙ ａｎｄＴｅｌｅｐｈｏｎ
ｙ）の勧告Ｘ４３１により定義されるＳ0型リンクは２
対の電話線を含み、一方はメッセージを送信するために
使用され、他方はメッセージを受信するために使用され
る。
【０００３】ネットワークの種々の端末は情報メッセー
ジを送信し、他の端末から送信される情報メッセージを
受信する。メッセージは２進情報の要素ブロック（フレ
ームと呼称される）の集合から構成される。各フレーム
は、フレームの始端と終端とを定義するデータ、所期の
受信端末のアドレス、送信端末のアドレス、データ長及
び有用な情報等を含むデータの構造化アレーを含む。
ジを送信し、他の端末から送信される情報メッセージを
受信する。メッセージは２進情報の要素ブロック（フレ
ームと呼称される）の集合から構成される。各フレーム
は、フレームの始端と終端とを定義するデータ、所期の
受信端末のアドレス、送信端末のアドレス、データ長及
び有用な情報等を含むデータの構造化アレーを含む。
【０００４】データ伝送ネットワークの分野における現
在の技術的傾向は、共通の下部構造を通る音声とデータ
との両方のディジタル伝送である。このような傾向は主
に、電話分野にディジタル技術が漸次導入されるように
なったことに起因する。この傾向に応えて統合サービス
ディジタル網（ＩＳＤＮ）が導入されるようになった。
在の技術的傾向は、共通の下部構造を通る音声とデータ
との両方のディジタル伝送である。このような傾向は主
に、電話分野にディジタル技術が漸次導入されるように
なったことに起因する。この傾向に応えて統合サービス
ディジタル網（ＩＳＤＮ）が導入されるようになった。
【０００５】ＩＳＤＮは今や主にヨーロッパ、特にフラ
ンスで使用されている。Ｓ0型の通信リンクはＳ0インタ
フェースとも呼称され、ＩＳＤＮの内側の標準化リンク
の１つである。該リンクは特にコンピュータと端末との
間の通信に使用される。
ンスで使用されている。Ｓ0型の通信リンクはＳ0インタ
フェースとも呼称され、ＩＳＤＮの内側の標準化リンク
の１つである。該リンクは特にコンピュータと端末との
間の通信に使用される。
【０００６】この型のＬＳ0リンクは２８８Ｋｂｐｓ
（送受信各方向に１４４Ｋｂｐｓ）のデータ転送速度を
有しており、３つの別個のチャネル、即ち６４Ｋｂｐｓ
の速度でデータを伝送するための２つのＢ型チャネル
と、１６Ｋｂｐｓの１つのＤ型信号化用チャネルとを含
む。ＬＳ0リンクの原理は上記勧告Ｘ４３１に定義され
るような時間多重化である。
（送受信各方向に１４４Ｋｂｐｓ）のデータ転送速度を
有しており、３つの別個のチャネル、即ち６４Ｋｂｐｓ
の速度でデータを伝送するための２つのＢ型チャネル
と、１６Ｋｂｐｓの１つのＤ型信号化用チャネルとを含
む。ＬＳ0リンクの原理は上記勧告Ｘ４３１に定義され
るような時間多重化である。
【０００７】コンピュータは一般に、少なくとも１つの
処理ユニットと、入出力プロセッサと、プロセッサに関
連するランダムアクセスメモリ及びリードオンリーメモ
リと、入出力コントローラとを含み、これらの要素全体
がホストシステムを形成する。一般に複数の周辺装置が
ホストシステムと協働し、周辺装置は例えばユーザとの
データ通信を援助するディスクメモリ又は入出力周辺装
置（例えばスクリーン端末、プリンタ等）であり、これ
らの周辺装置の各々は対応する周辺コントローラに関連
する。
処理ユニットと、入出力プロセッサと、プロセッサに関
連するランダムアクセスメモリ及びリードオンリーメモ
リと、入出力コントローラとを含み、これらの要素全体
がホストシステムを形成する。一般に複数の周辺装置が
ホストシステムと協働し、周辺装置は例えばユーザとの
データ通信を援助するディスクメモリ又は入出力周辺装
置（例えばスクリーン端末、プリンタ等）であり、これ
らの周辺装置の各々は対応する周辺コントローラに関連
する。
【０００８】（周辺装置以外の）全上記構成要素は標準
化された寸法を有する１組のボードに配置されている。
これらのボードは一般に、種々のプロセッサ間の通信、
種々のボード間のデータ移送及びボードへの給電を確保
する並列型の同一バスに接続されている。
化された寸法を有する１組のボードに配置されている。
これらのボードは一般に、種々のプロセッサ間の通信、
種々のボード間のデータ移送及びボードへの給電を確保
する並列型の同一バスに接続されている。
【０００９】現在、一般に使用されているバスの一例は
Ｉｎｔｅｌ社の登録商標であるＭＵＬＴＩＢＵＳ ＩＩ
と呼称されるものである。このようなバスのアーキテク
チャはＩＥＥＥ １２９６規格に従う標準化並列型の主
バスの周囲に構造化される。この主バスをＰＳＢと表
す。
Ｉｎｔｅｌ社の登録商標であるＭＵＬＴＩＢＵＳ ＩＩ
と呼称されるものである。このようなバスのアーキテク
チャはＩＥＥＥ １２９６規格に従う標準化並列型の主
バスの周囲に構造化される。この主バスをＰＳＢと表
す。
【００１０】コンピュータネットワークの普及に伴い、
コンピュータ端末数は増加する。従って、コンピュータ
の処理ユニットの負荷を減らすためにプログラム化され
た通信コントローラの開発が必要になった。このような
コントローラは、種々の端末によりコンピュータが接続
された遠隔通信ネットワークに送信されるメッセージを
管理すると共に、ネットワーク上の端末から送られるメ
ッセージを管理する。通例、このような通信コントロー
ラは１つ以上のメモリに接続されたマイクロプロセッサ
の周囲に構築され、該マイクロプロセッサはコンピュー
タの種々の構成要素に共通のバスとネットワーク伝送路
とを管理することが可能であり且つ（マイクロプロセッ
サに関連するメモリで）メッセージキューを構成するた
めの機能を有する専用モジュールを含む（中心処理ユニ
ットの基本プログラムよりも単純な）基本プログラムを
有する。このプログラムはさらに、多数のプロセスを同
時に実行できなければならず、このために、多数の割り
込みを迅速に発生しなければならないので、マイクロプ
ロセッサのコンテキストを変更するための高性能メカニ
ズムと重複割り込みレベルが必要である。通信ソフトウ
ェアと呼称されるこのようなプログラムは、例えばＢＵ
ＬＬ社のＤＮ−７ＸＸＸシリーズの製品及び同社のＤＰ
Ｓ−７０００コンピュータシリーズのＣＮＳ−Ａ0及び
ＣＮＳ−Ａ1製品で使用されているＣＮＳと呼称される
プログラムである。
コンピュータ端末数は増加する。従って、コンピュータ
の処理ユニットの負荷を減らすためにプログラム化され
た通信コントローラの開発が必要になった。このような
コントローラは、種々の端末によりコンピュータが接続
された遠隔通信ネットワークに送信されるメッセージを
管理すると共に、ネットワーク上の端末から送られるメ
ッセージを管理する。通例、このような通信コントロー
ラは１つ以上のメモリに接続されたマイクロプロセッサ
の周囲に構築され、該マイクロプロセッサはコンピュー
タの種々の構成要素に共通のバスとネットワーク伝送路
とを管理することが可能であり且つ（マイクロプロセッ
サに関連するメモリで）メッセージキューを構成するた
めの機能を有する専用モジュールを含む（中心処理ユニ
ットの基本プログラムよりも単純な）基本プログラムを
有する。このプログラムはさらに、多数のプロセスを同
時に実行できなければならず、このために、多数の割り
込みを迅速に発生しなければならないので、マイクロプ
ロセッサのコンテキストを変更するための高性能メカニ
ズムと重複割り込みレベルが必要である。通信ソフトウ
ェアと呼称されるこのようなプログラムは、例えばＢＵ
ＬＬ社のＤＮ−７ＸＸＸシリーズの製品及び同社のＤＰ
Ｓ−７０００コンピュータシリーズのＣＮＳ−Ａ0及び
ＣＮＳ−Ａ1製品で使用されているＣＮＳと呼称される
プログラムである。
【００１１】コンピュータがＭＵＬＴＩＢＵＳ ＩＩ型
のバスを含む場合、通信プロセッサは該バスに接続され
る。プロセッサは例えばコンピュータの他の機能構成要
素とメッセージモードで通信するＭＰＣ ８２３０９型
（ＩＮＴＥＲ社製）のコプロセッサを介してＰＳＢバス
に接続されたボードに配置される。
のバスを含む場合、通信プロセッサは該バスに接続され
る。プロセッサは例えばコンピュータの他の機能構成要
素とメッセージモードで通信するＭＰＣ ８２３０９型
（ＩＮＴＥＲ社製）のコプロセッサを介してＰＳＢバス
に接続されたボードに配置される。
【００１２】
【発明が解決しようとする課題】Ｓ0型インタフェース
はさらに新型であるので、ＭＵＬＴＩＢＵＳ ＩＩに接
続され且つこれらのインタフェースの１以上を管理する
通信コントローラは実際には存在しないという問題があ
る。
はさらに新型であるので、ＭＵＬＴＩＢＵＳ ＩＩに接
続され且つこれらのインタフェースの１以上を管理する
通信コントローラは実際には存在しないという問題があ
る。
【００１３】本発明は、バスに関連する少なくとも１つ
のホストシステムと、Ｓ0型リンクを介して相互に接続
された複数の端末とで使用するための通信コントローラ
を提供するものである。
のホストシステムと、Ｓ0型リンクを介して相互に接続
された複数の端末とで使用するための通信コントローラ
を提供するものである。
【００１４】
【課題を解決するための手段】本発明のコントローラ
は、リンクのチャネルの各々への多数のフレームの転送
を、リンクのデータ転送速度に整合するデータ転送速度
で同時に処理することができる。通信コントローラは少
なくとも１つのホストシステムに関連するバスと、所定
のプロトコルに従って管理され且つ少なくとも１つの伝
送路により支持されたｎ個のデータチャネルを含む少な
くとも１つの時間多重化ディジタルリンクを介して相互
に接続された、少なくとも１つのネットワーク（ＲＥ1
−ＲＥ2）の複数の端末との間に接続されている。通信
コントローラは、バスに接続されており、リンクの全チ
ャネルを通るフレームの転送を管理及び実施するベース
ユニットと、ベースユニット及び伝送路に接続されてお
り、種々のデータチャネルの時間多重化及び多重分離を
確保し、データをネットワークに送信又はネットワーク
からデータを受信するための周辺ユニットとを備えてい
る。ベースユニットは、ホストからネットワーク及びネ
ットワークからホストへフレームを転送するためのフレ
ーム転送コマンド用プロセッサであって、バスに接続さ
れており、転送以前にフレームを格納するための第１の
メモリに関連しており、フレームに割り当てられる種々
のチャネルへのフレームの転送を管理するための第１の
プロセッサと、第１のプロセッサと通信し、第１のメモ
リから周辺部分、次いでネットワークへ、及び逆方向に
チャネル毎にフレームの各々を転送するための第２のプ
ロセッサとを含んでおり、前記周辺ユニットは、第２の
プロセッサにより制御され且つ伝送路に接続されてお
り、第１のメモリから又は第１のメモリへ送信される各
フレームからのデータをバッファ毎に受信し、送信又は
受信後にデータの多重化又は多重分離を確保するチャネ
ル全体のカプラを含む。
は、リンクのチャネルの各々への多数のフレームの転送
を、リンクのデータ転送速度に整合するデータ転送速度
で同時に処理することができる。通信コントローラは少
なくとも１つのホストシステムに関連するバスと、所定
のプロトコルに従って管理され且つ少なくとも１つの伝
送路により支持されたｎ個のデータチャネルを含む少な
くとも１つの時間多重化ディジタルリンクを介して相互
に接続された、少なくとも１つのネットワーク（ＲＥ1
−ＲＥ2）の複数の端末との間に接続されている。通信
コントローラは、バスに接続されており、リンクの全チ
ャネルを通るフレームの転送を管理及び実施するベース
ユニットと、ベースユニット及び伝送路に接続されてお
り、種々のデータチャネルの時間多重化及び多重分離を
確保し、データをネットワークに送信又はネットワーク
からデータを受信するための周辺ユニットとを備えてい
る。ベースユニットは、ホストからネットワーク及びネ
ットワークからホストへフレームを転送するためのフレ
ーム転送コマンド用プロセッサであって、バスに接続さ
れており、転送以前にフレームを格納するための第１の
メモリに関連しており、フレームに割り当てられる種々
のチャネルへのフレームの転送を管理するための第１の
プロセッサと、第１のプロセッサと通信し、第１のメモ
リから周辺部分、次いでネットワークへ、及び逆方向に
チャネル毎にフレームの各々を転送するための第２のプ
ロセッサとを含んでおり、前記周辺ユニットは、第２の
プロセッサにより制御され且つ伝送路に接続されてお
り、第１のメモリから又は第１のメモリへ送信される各
フレームからのデータをバッファ毎に受信し、送信又は
受信後にデータの多重化又は多重分離を確保するチャネ
ル全体のカプラを含む。
【００１５】
【実施例】以下、添付図面に関して本発明をより詳細に
説明する。
説明する。
【００１６】図１によると、データ処理システムＯＲＤ
は種々の型のｋ個のリンクを介して種々の型のｋ個のネ
ットワークＲＥ1，ＲＥ2，．．．，ＲＥkの集合に接続
されている。システムＯＲＤの構造は意図的に単純にし
てあり、セントラルシステムを構成するホストシステム
ＨＯＳＴと、ホストからこれらのネットワークへ及び逆
へのフレームの転送を管理及び実行するネットワークリ
ンク集信装置ＣＯＮＣとを備える。この集信装置はネッ
トワークライン集信装置とも呼称される。集信装置ＣＯ
ＮＣはＨＯＳＴ以外のホスト、例えば図１の破線で示す
ホストＨＯＳＴＢもネットワークＲＥ1〜ＲＥkに接続で
きることに留意されたい。
は種々の型のｋ個のリンクを介して種々の型のｋ個のネ
ットワークＲＥ1，ＲＥ2，．．．，ＲＥkの集合に接続
されている。システムＯＲＤの構造は意図的に単純にし
てあり、セントラルシステムを構成するホストシステム
ＨＯＳＴと、ホストからこれらのネットワークへ及び逆
へのフレームの転送を管理及び実行するネットワークリ
ンク集信装置ＣＯＮＣとを備える。この集信装置はネッ
トワークライン集信装置とも呼称される。集信装置ＣＯ
ＮＣはＨＯＳＴ以外のホスト、例えば図１の破線で示す
ホストＨＯＳＴＢもネットワークＲＥ1〜ＲＥkに接続で
きることに留意されたい。
【００１７】集信装置ＣＯＮＣは、集信装置ＣＯＮＣを
管理し、特に、集信装置ＣＯＮＣを構成するボードの各
々に関連する全プログラム及びマイクロプログラムをそ
の初期化時に内部にロードするセントラルユニットＳＣ
ＯＭと、好ましくはＭＵＬＴＩＢＵＳ ＩＩ型のバスＰ
ＢＳと、集信装置ＣＯＮＣ（従ってＨＯＳＴ）を種々の
ネットワークＲＥkに接続することが可能な通信コント
ローラアセンブリＣＣＲとを備える。通信コントローラ
アセンブリは本実施例ではＳ0型通信リンクを各々使用
して２つのＩＳＤＮネットワークＲＥ1−ＲＥ2に接続す
ることが可能な本発明の通信コントローラＣＣＳを備え
る。
管理し、特に、集信装置ＣＯＮＣを構成するボードの各
々に関連する全プログラム及びマイクロプログラムをそ
の初期化時に内部にロードするセントラルユニットＳＣ
ＯＭと、好ましくはＭＵＬＴＩＢＵＳ ＩＩ型のバスＰ
ＢＳと、集信装置ＣＯＮＣ（従ってＨＯＳＴ）を種々の
ネットワークＲＥkに接続することが可能な通信コント
ローラアセンブリＣＣＲとを備える。通信コントローラ
アセンブリは本実施例ではＳ0型通信リンクを各々使用
して２つのＩＳＤＮネットワークＲＥ1−ＲＥ2に接続す
ることが可能な本発明の通信コントローラＣＣＳを備え
る。
【００１８】集信装置ＣＯＮＣはここでは２つのネット
ワークＲＥ1−ＲＥ2の他の端末と通信する２つのネット
ワークＲＥ1−ＲＥ2の端末とみなされる。
ワークＲＥ1−ＲＥ2の他の端末と通信する２つのネット
ワークＲＥ1−ＲＥ2の端末とみなされる。
【００１９】ホストは、コプロセッサＭＰＣ ８２３０
９を介してバスＰＢＳに直接、又は特に複数のホストが
集信装置ＣＯＮＣに接続される場合には中心通信カプラ
ＣＣＣを介して接続され得る（図１中、ＣＣＣは破線で
示す）。
９を介してバスＰＢＳに直接、又は特に複数のホストが
集信装置ＣＯＮＣに接続される場合には中心通信カプラ
ＣＣＣを介して接続され得る（図１中、ＣＣＣは破線で
示す）。
【００２０】ホストＨＯＳＴからネットワークＲＥ1−
ＲＥ2に向けられるフレームは、バスＰＳＢを介して通
信コントローラＣＣＳに到達する。通信コントローラＣ
ＣＳはフレームの各々を複数のデータバッファに分割
し、２つのＳ0型リンクの種々のデータチャネルを通っ
てフレームのこの集合を管理及び転送する。これらのデ
ータチャネルはコントローラＣＣＳにより時間多重化さ
れる。即ち、コントローラＣＣＳはホストＨＯＳＴから
両方のＳ0型リンクに送信されるフレームを多重化す
る。従って、機能的観点からみて以下の文中では、これ
らの２つのＳ0型リンクが第１のリンクはＢ型チャネル
Ｂ1及びＢ2とＤ型チャネルＤ1、第２のリンクはＢ型チ
ャネルＢ3及びＢ4とＤ型チャネルＤ2を有する単一リン
クとして挙動するものとみなす。分かりやすくするため
に、以下の文中ではチャネルＢ1，Ｂ2，Ｄ1，Ｂ3，
Ｂ4，Ｄ2を夫々Ｃ1〜Ｃ6と表記する。
ＲＥ2に向けられるフレームは、バスＰＳＢを介して通
信コントローラＣＣＳに到達する。通信コントローラＣ
ＣＳはフレームの各々を複数のデータバッファに分割
し、２つのＳ0型リンクの種々のデータチャネルを通っ
てフレームのこの集合を管理及び転送する。これらのデ
ータチャネルはコントローラＣＣＳにより時間多重化さ
れる。即ち、コントローラＣＣＳはホストＨＯＳＴから
両方のＳ0型リンクに送信されるフレームを多重化す
る。従って、機能的観点からみて以下の文中では、これ
らの２つのＳ0型リンクが第１のリンクはＢ型チャネル
Ｂ1及びＢ2とＤ型チャネルＤ1、第２のリンクはＢ型チ
ャネルＢ3及びＢ4とＤ型チャネルＤ2を有する単一リン
クとして挙動するものとみなす。分かりやすくするため
に、以下の文中ではチャネルＢ1，Ｂ2，Ｄ1，Ｂ3，
Ｂ4，Ｄ2を夫々Ｃ1〜Ｃ6と表記する。
【００２１】図２及び図３によると、本発明の通信コン
トローラＣＣＳは図２に示すようにベースユニットＢＡ
と周辺ユニットＰＥＲとを備える。
トローラＣＣＳは図２に示すようにベースユニットＢＡ
と周辺ユニットＰＥＲとを備える。
【００２２】ベースユニットＢＡは、例えばＭＰＣ ８
２３０９（上記参照）により構成されるＩＥＥＥ Ｐ
１２９６規格により定義されるＭＵＬＴＩＢＵＳＩＩ型
のバスＰＢＳとのインタフェースＩＦ1と、４メガバイ
トの容量を有する第１のランダムアクセスメモリＭＶ1
に関連するＭＯＴＯＲＯＬＡ社の６８０３０型の第１の
マイクロプロセッサＭＰ1と、５１２キロバイトの記憶
容量を有する第２のランダムアクセスメモリＭＶ2に関
連し、マスタモードで動作する第２のマイクロプロセッ
サＭＰ2と、第１及び第２のマイクロプロセッサＭＰ1及
びＭＰ2の間の対話を可能にし、第１のマイクロプロセ
ッサＭＰ1の内部バスＢＩ1を通る信号と、第２のマイク
ロプロセッサＭＰ2の内部バスＢＩ2を通る信号との物理
的整合を可能にするインタフェースＩＦ2とを備える。
２３０９（上記参照）により構成されるＩＥＥＥ Ｐ
１２９６規格により定義されるＭＵＬＴＩＢＵＳＩＩ型
のバスＰＢＳとのインタフェースＩＦ1と、４メガバイ
トの容量を有する第１のランダムアクセスメモリＭＶ1
に関連するＭＯＴＯＲＯＬＡ社の６８０３０型の第１の
マイクロプロセッサＭＰ1と、５１２キロバイトの記憶
容量を有する第２のランダムアクセスメモリＭＶ2に関
連し、マスタモードで動作する第２のマイクロプロセッ
サＭＰ2と、第１及び第２のマイクロプロセッサＭＰ1及
びＭＰ2の間の対話を可能にし、第１のマイクロプロセ
ッサＭＰ1の内部バスＢＩ1を通る信号と、第２のマイク
ロプロセッサＭＰ2の内部バスＢＩ2を通る信号との物理
的整合を可能にするインタフェースＩＦ2とを備える。
【００２３】周辺ユニットＰＥＲは、ベースユニットＢ
Ａの第２のマイクロプロセッサＭＰ2により制御される
カプラＣＯと、第１のネットワークＲＥ1及び第２のネ
ットワークＲＥ2との第１及び第２の物理的接続装置Ａ
ＤＳ1及びＡＤＳ2とを備える。
Ａの第２のマイクロプロセッサＭＰ2により制御される
カプラＣＯと、第１のネットワークＲＥ1及び第２のネ
ットワークＲＥ2との第１及び第２の物理的接続装置Ａ
ＤＳ1及びＡＤＳ2とを備える。
【００２４】カプラＣＯは実際には２つの同形のカプラ
ＣＯ1及びＣＯ2から構成され、これらのカプラは、本発
明の通信コントローラの実施例によると、ＭＯＴＯＲＯ
ＬＡ社の６８３０２マイクロコントローラの周辺部分に
各々属する３つの直列通信コントローラにより形成され
る。（周知のように、６８３０２マイクロコントローラ
は実際に６８０００マイクロプロセッサと直列通信コン
トローラから形成される周辺部分との組み合わせにより
形成される）。即ち、コントローラＣＯ2は６８０００
マイクロプロセッサがＭＰ2に他ならない６８３０２マ
イクロコントローラの３つの直列通信コントローラＳＣ
Ｃ4，ＳＣＣ5，ＳＣＣ6（図３参照）により形成され、
コントローラＣＯ1は６８０００マイクロプロセッサを
使用しない第２の６８３０２マイクロコントローラの３
つの直列通信コントローラＳＣＣ1，ＳＣＣ2，ＳＣＣ3
から形成される周辺部分を構成する。
ＣＯ1及びＣＯ2から構成され、これらのカプラは、本発
明の通信コントローラの実施例によると、ＭＯＴＯＲＯ
ＬＡ社の６８３０２マイクロコントローラの周辺部分に
各々属する３つの直列通信コントローラにより形成され
る。（周知のように、６８３０２マイクロコントローラ
は実際に６８０００マイクロプロセッサと直列通信コン
トローラから形成される周辺部分との組み合わせにより
形成される）。即ち、コントローラＣＯ2は６８０００
マイクロプロセッサがＭＰ2に他ならない６８３０２マ
イクロコントローラの３つの直列通信コントローラＳＣ
Ｃ4，ＳＣＣ5，ＳＣＣ6（図３参照）により形成され、
コントローラＣＯ1は６８０００マイクロプロセッサを
使用しない第２の６８３０２マイクロコントローラの３
つの直列通信コントローラＳＣＣ1，ＳＣＣ2，ＳＣＣ3
から形成される周辺部分を構成する。
【００２５】図３に示すように、カプラＣＯ1はトラン
シーバ回路ＴＣと変圧器ＴＲとにより形成される物理的
接続装置ＡＤＳ2を介してネットワークＲＥ1、即ち電話
線ＬＥ1及びＬＲ1に接続されている。Ｓ0型トランシー
バはＭＯＴＯＲＯＬＡ社のＭＣ１４５４７４型の回路で
ある。
シーバ回路ＴＣと変圧器ＴＲとにより形成される物理的
接続装置ＡＤＳ2を介してネットワークＲＥ1、即ち電話
線ＬＥ1及びＬＲ1に接続されている。Ｓ0型トランシー
バはＭＯＴＯＲＯＬＡ社のＭＣ１４５４７４型の回路で
ある。
【００２６】カプラＣＯ1はＩＤＬ（Ｉｎｔｅｒｃｈｉ
ｐ ｄａｔａ ｌｉｎｋ）として知られるインタフェー
スを介してトランシーバＴＣに接続されている。
ｐ ｄａｔａ ｌｉｎｋ）として知られるインタフェー
スを介してトランシーバＴＣに接続されている。
【００２７】通信コントローラＣＣＳのオペレーション
の概要を以下に述べる。
の概要を以下に述べる。
【００２８】第１のプロセッサＭＰ1は、ホストＨＯＳ
ＴからネットワークＲＥ1又はＲＥ2のいずれかに向けら
れるフレームの転送を制御する。即ち、該プロセッサは
バスＰＳＢからフレームを受け取り、フレームが実際に
上記２つのネットワークのいずれかに転送されている間
に、ランダムアクセスメモリＭＶ1にこれらのフレーム
を格納する。一方、該プロセッサはこれらの２つのネッ
トワークのいずれかからのフレームを、バスＰＳＢを介
してホストＨＯＳＴに送る前にランダムアクセスメモリ
ＭＶ1で受信する。第１のプロセッサはフレームの各々
をＢＦ1，ＢＦ2，．．．，ＢＦnのような複数のバッフ
ァに分割する。ＭＰ1はランダムアクセスメモリＭＶ1に
おいて全く任意の物理的ロケーションをバッファの各々
に割り当てる。データチャネルＣ1〜Ｃ6（上記参照）の
１つが使用可能になるや否や、第１のプロセッサはラン
ダムアクセスメモリＭＶ1からカプラＣＯ1、次いで適当
なチャネル（例えばＣ1）の内部バスＢＩ1，ＢＩ2及び
インタフェースＩＦ2を介してネットワークＲＥ1又はＲ
Ｅ2に該当フレームを転送するように第２のプロセッサ
ＭＰ2に要求する。当然のことながら、第１のプロセッ
サＭＰ1はフレームの各々、チャネルＣ1〜Ｃ6の各々に
ついて同様に進行する。換言するなら、第１のプロセッ
サＭＰ1は、送信及び受信の両方のために、各１つに割
り当てられる種々のチャネルＣ1〜Ｃ6を介してＰＳＢ又
は２つのネットワークＲＥ1−ＲＥ2の一方から受け取る
フレームの各々の転送を管理する。当然のことながら、
受信時にはＭＶ1における物理的ロケーションは同様に
ＭＰ1により各フレームの種々のバッファＢＦ11，ＢＦ
12，．．．，ＢＦmによりランダムに割り当てられ、こ
れらのロケーションはＢＦ1．．．ＢＦnに割り当てられ
るロケーションと異なる。送信時に、第１のプロセッサ
ＭＰ1から送信要求を受信した第２のマイクロコントロ
ーラＭＰ2は、該当バッファに割り当てられたチャネル
を介して第１のメモリＭＶ1から周辺部分ＰＥＲまで該
当フレームをバッファ毎に転送する。
ＴからネットワークＲＥ1又はＲＥ2のいずれかに向けら
れるフレームの転送を制御する。即ち、該プロセッサは
バスＰＳＢからフレームを受け取り、フレームが実際に
上記２つのネットワークのいずれかに転送されている間
に、ランダムアクセスメモリＭＶ1にこれらのフレーム
を格納する。一方、該プロセッサはこれらの２つのネッ
トワークのいずれかからのフレームを、バスＰＳＢを介
してホストＨＯＳＴに送る前にランダムアクセスメモリ
ＭＶ1で受信する。第１のプロセッサはフレームの各々
をＢＦ1，ＢＦ2，．．．，ＢＦnのような複数のバッフ
ァに分割する。ＭＰ1はランダムアクセスメモリＭＶ1に
おいて全く任意の物理的ロケーションをバッファの各々
に割り当てる。データチャネルＣ1〜Ｃ6（上記参照）の
１つが使用可能になるや否や、第１のプロセッサはラン
ダムアクセスメモリＭＶ1からカプラＣＯ1、次いで適当
なチャネル（例えばＣ1）の内部バスＢＩ1，ＢＩ2及び
インタフェースＩＦ2を介してネットワークＲＥ1又はＲ
Ｅ2に該当フレームを転送するように第２のプロセッサ
ＭＰ2に要求する。当然のことながら、第１のプロセッ
サＭＰ1はフレームの各々、チャネルＣ1〜Ｃ6の各々に
ついて同様に進行する。換言するなら、第１のプロセッ
サＭＰ1は、送信及び受信の両方のために、各１つに割
り当てられる種々のチャネルＣ1〜Ｃ6を介してＰＳＢ又
は２つのネットワークＲＥ1−ＲＥ2の一方から受け取る
フレームの各々の転送を管理する。当然のことながら、
受信時にはＭＶ1における物理的ロケーションは同様に
ＭＰ1により各フレームの種々のバッファＢＦ11，ＢＦ
12，．．．，ＢＦmによりランダムに割り当てられ、こ
れらのロケーションはＢＦ1．．．ＢＦnに割り当てられ
るロケーションと異なる。送信時に、第１のプロセッサ
ＭＰ1から送信要求を受信した第２のマイクロコントロ
ーラＭＰ2は、該当バッファに割り当てられたチャネル
を介して第１のメモリＭＶ1から周辺部分ＰＥＲまで該
当フレームをバッファ毎に転送する。
【００２９】受信時に、ＭＰ2は適当なチャネルを介し
て２つのネットワークＲＥ1−ＲＥ2の一方から到来する
フレームを周辺部分からＭＶ1までバッファ毎に転送す
る。
て２つのネットワークＲＥ1−ＲＥ2の一方から到来する
フレームを周辺部分からＭＶ1までバッファ毎に転送す
る。
【００３０】周辺部分ＰＥＲは例えば第１のカプラＣＯ
1を介して該当フレームのバッファをＭＶ1で探索し、送
信済みのフレームに割り当てられるチャネルに関連する
直列通信コントローラＳＣＣ1を介してネットワークＲ
Ｅ1又はＲＥ2に転送する。受信時に、ＭＰ2は適切なチ
ャネルを介して周辺部分からＭＶ1にバッファ毎に転送
を実施する。ここに記載する本発明の好適実施例による
と、直列通信コントローラＳＣＣ1は送信時及び受信時
の両方で同時に最大８個のバッファを管理することがで
きる。このコントローラはメモリＭＶ1からの場合は並
列、ネットワークＲＥ1−ＲＥ2からの場合は直列にバッ
ファを受け取る。必要に応じてコントローラはバッファ
を直列化又は非直列化する。カプラＣＯ1は種々の直列
通信コントローラＳＣＣ1〜ＳＣＣ6により受信されるデ
ータを多重化又は多重分離する。実際に、カプラＣＯ1
は複数のフレーム、より厳密には複数のフレームに対応
する複数組のバッファをコントローラの各々で同時に受
信する。
1を介して該当フレームのバッファをＭＶ1で探索し、送
信済みのフレームに割り当てられるチャネルに関連する
直列通信コントローラＳＣＣ1を介してネットワークＲ
Ｅ1又はＲＥ2に転送する。受信時に、ＭＰ2は適切なチ
ャネルを介して周辺部分からＭＶ1にバッファ毎に転送
を実施する。ここに記載する本発明の好適実施例による
と、直列通信コントローラＳＣＣ1は送信時及び受信時
の両方で同時に最大８個のバッファを管理することがで
きる。このコントローラはメモリＭＶ1からの場合は並
列、ネットワークＲＥ1−ＲＥ2からの場合は直列にバッ
ファを受け取る。必要に応じてコントローラはバッファ
を直列化又は非直列化する。カプラＣＯ1は種々の直列
通信コントローラＳＣＣ1〜ＳＣＣ6により受信されるデ
ータを多重化又は多重分離する。実際に、カプラＣＯ1
は複数のフレーム、より厳密には複数のフレームに対応
する複数組のバッファをコントローラの各々で同時に受
信する。
【００３１】第１及び第２のプロセッサＭＰ1及びＭＰ2
は通信プログラムＣＮＳ（上記参照）及びマイクロプロ
グラムＡＭＬからの命令に応じてその作業を実施する。
は通信プログラムＣＮＳ（上記参照）及びマイクロプロ
グラムＡＭＬからの命令に応じてその作業を実施する。
【００３２】通信コントローラＣＣＳにスイッチを入れ
ると、集信装置ＣＯＮＣのディスクメモリＭＤに格納さ
れている通信プログラムＣＮＳ及びマイクロプログラム
ＡＭＬはランダムアクセスメモリＭＶ1及びＭＶ2の各々
に夫々ロードされる。このローディングはバスＰＳＢを
介して実施される。当然のことながら、このローディン
グは通信コントローラＣＣＳに対応するボードが初期化
されてから実施される。この初期化はベースユニットに
搭載されたＰＲＯＭ型のプログラマブルメモリ（簡単に
するために図１及び図２には図示せず）に格納されたマ
イクロプログラムプログラムの制御下に実施される。
ると、集信装置ＣＯＮＣのディスクメモリＭＤに格納さ
れている通信プログラムＣＮＳ及びマイクロプログラム
ＡＭＬはランダムアクセスメモリＭＶ1及びＭＶ2の各々
に夫々ロードされる。このローディングはバスＰＳＢを
介して実施される。当然のことながら、このローディン
グは通信コントローラＣＣＳに対応するボードが初期化
されてから実施される。この初期化はベースユニットに
搭載されたＰＲＯＭ型のプログラマブルメモリ（簡単に
するために図１及び図２には図示せず）に格納されたマ
イクロプログラムプログラムの制御下に実施される。
【００３３】通信プログラムは実際に通信コントローラ
ＣＣＳのオペレーティングシステムである。このプログ
ラムはホストＨＯＳＴと、より具体的にはチャネルＣ1
〜Ｃ6へフレームの各々を転送するように構成されたマ
イクロプログラムＡＭＬとの間のリンクを編成する。
ＣＣＳのオペレーティングシステムである。このプログ
ラムはホストＨＯＳＴと、より具体的にはチャネルＣ1
〜Ｃ6へフレームの各々を転送するように構成されたマ
イクロプログラムＡＭＬとの間のリンクを編成する。
【００３４】さて、通信プログラムＣＮＳとマイクロプ
ログラムＡＭＬとの間のリンクの概略図である図４につ
いて考察する。
ログラムＡＭＬとの間のリンクの概略図である図４につ
いて考察する。
【００３５】マイクロプログラムＡＭＬは中核ＮＹ、通
信プログラムＣＮＳとマイクロプログラムＡＭＬとの間
の対話のための通信インタフェースＩＣ、及び複数のマ
イクロプログラムモジュール（タスクに同じ）ＴＣ0，
ＴＣ1，ＴＣ2，．．．，ＴＣ7を含む。マイクロプログ
ラムモジュールＴＣ1〜ＴＣ6は夫々上記チャネルＣ1〜
Ｃ6に対応する。従って、これらのモジュールはメモリ
ＭＶ1から周辺部分ＰＥＲ及びその逆方向にこれらのチ
ャネルの各々に割り当てられるフレームを転送するよう
に構成されている。タスクＴＣ0及びＴＣ7はコントロー
ラＣＣＳを担持するボードに固有である。即ち、タスク
ＴＣ7はＩＳＤＮチャネルＣ1〜Ｃ6を構成するように機
能する。従って、例えば夫々ＳＣＣ1及びＳＣＣ2により
処理される２つの６４ｋｂｐｓのチャネルＣ1及びＣ2の
各々を使用する代わりに、コントローラＳＣＣ1のみ
（このときＳＣＣ2は非活動状態である）により処理さ
れるただ１つの１２８ｋｂｐｓチャネルＣ1＋Ｃ2を使用
することが望ましい。従って、ＴＣ7は必要に応じてこ
のような構成を実行するように構成される。ＴＣ6の役
割については後述する。
信プログラムＣＮＳとマイクロプログラムＡＭＬとの間
の対話のための通信インタフェースＩＣ、及び複数のマ
イクロプログラムモジュール（タスクに同じ）ＴＣ0，
ＴＣ1，ＴＣ2，．．．，ＴＣ7を含む。マイクロプログ
ラムモジュールＴＣ1〜ＴＣ6は夫々上記チャネルＣ1〜
Ｃ6に対応する。従って、これらのモジュールはメモリ
ＭＶ1から周辺部分ＰＥＲ及びその逆方向にこれらのチ
ャネルの各々に割り当てられるフレームを転送するよう
に構成されている。タスクＴＣ0及びＴＣ7はコントロー
ラＣＣＳを担持するボードに固有である。即ち、タスク
ＴＣ7はＩＳＤＮチャネルＣ1〜Ｃ6を構成するように機
能する。従って、例えば夫々ＳＣＣ1及びＳＣＣ2により
処理される２つの６４ｋｂｐｓのチャネルＣ1及びＣ2の
各々を使用する代わりに、コントローラＳＣＣ1のみ
（このときＳＣＣ2は非活動状態である）により処理さ
れるただ１つの１２８ｋｂｐｓチャネルＣ1＋Ｃ2を使用
することが望ましい。従って、ＴＣ7は必要に応じてこ
のような構成を実行するように構成される。ＴＣ6の役
割については後述する。
【００３６】１つのチャネルに対応する各タスクはその
他のチャネルから独立したタスクである。タスクのシー
ケンスは中核ＮＹにより実時間で編成される。
他のチャネルから独立したタスクである。タスクのシー
ケンスは中核ＮＹにより実時間で編成される。
【００３７】メモリＭＶ1に搭載された通信ソフトウェ
アからコマンドを受け取るマイクロプログラムＡＭＬ
は、このソフトウェアにより独立した８個のタスクの集
合としてみなされる。しかしながら、タスクＴＣ0〜Ｔ
Ｃ7は中核ＮＹの指令下に同時に機能し得る。従って、
これらのタスクの各々は中核ＮＹとの直接リンクを有す
るが、その他とのリンクはもたない。
アからコマンドを受け取るマイクロプログラムＡＭＬ
は、このソフトウェアにより独立した８個のタスクの集
合としてみなされる。しかしながら、タスクＴＣ0〜Ｔ
Ｃ7は中核ＮＹの指令下に同時に機能し得る。従って、
これらのタスクの各々は中核ＮＹとの直接リンクを有す
るが、その他とのリンクはもたない。
【００３８】マイクロプログラムモジュールＩＣはプロ
グラムＣＮＳとのインタフェースを管理する。該モジュ
ールはＣＮＳプログラムからの要求を受け取り、種々の
チャネルに対応する種々のタスクを実行するようにこれ
らの要求を該タスクにルーチングする。対称的に、該モ
ジュールはプログラムＣＮＳに向けられタスクの各々に
対応するチャネルからの状態又はデータを転送するよう
に構成される。
グラムＣＮＳとのインタフェースを管理する。該モジュ
ールはＣＮＳプログラムからの要求を受け取り、種々の
チャネルに対応する種々のタスクを実行するようにこれ
らの要求を該タスクにルーチングする。対称的に、該モ
ジュールはプログラムＣＮＳに向けられタスクの各々に
対応するチャネルからの状態又はデータを転送するよう
に構成される。
【００３９】ベースユニットＢＡと周辺ユニットＰＥＲ
との間の交換は、コマンド記述子により定義される。コ
マンド記述子は所与のフレームに対応し、このフレーム
で達成すべきオペレーションを定義する（下記参照）。
との間の交換は、コマンド記述子により定義される。コ
マンド記述子は所与のフレームに対応し、このフレーム
で達成すべきオペレーションを定義する（下記参照）。
【００４０】コマンド記述子は通信プログラムＣＮＳに
より決定される任意のロケーションをメモリＭＶ1で占
有する。これらのロケーションの物理的アドレス及び対
応するロケーションそれ自体はこれらのコマンド記述子
に関連するフレームが解放されるまで（送信の場合は完
全に送信されるまで、受信の場合は完全に受信されるま
で）解放される。従って、コマンド記述子ＣＯＭ1はフ
レームＴＲ1に対応し（図６参照）、コマンド記述子Ｃ
ＯＭ2はフレームＴＲ2に対応し、コマンド記述子ＣＯＭ
3はフレームＴＲ3に対応し、以下同様である。
より決定される任意のロケーションをメモリＭＶ1で占
有する。これらのロケーションの物理的アドレス及び対
応するロケーションそれ自体はこれらのコマンド記述子
に関連するフレームが解放されるまで（送信の場合は完
全に送信されるまで、受信の場合は完全に受信されるま
で）解放される。従って、コマンド記述子ＣＯＭ1はフ
レームＴＲ1に対応し（図６参照）、コマンド記述子Ｃ
ＯＭ2はフレームＴＲ2に対応し、コマンド記述子ＣＯＭ
3はフレームＴＲ3に対応し、以下同様である。
【００４１】所与のチャネルＣ1〜Ｃ6で、コマンド記述
子は連鎖ポインタを介して相互に連鎖される。換言する
なら、コマンド記述子ＣＯＭ1は連鎖ポインタＰＣ1によ
り記述子ＣＯＭ2に連鎖され、コマンド記述子ＣＯＭ2は
連鎖ポインタＰＣ2によりコマンド記述子ＣＯＭ3に連鎖
される。連鎖ポインタは連鎖ポインタを含む記述子に後
続するコマンド記述子により占有される論理アドレスに
他ならない。従って、連鎖ポインタＰＣ1はコマンド記
述子ＣＯＭ2の論理アドレスを指示し、連鎖ポインタＰ
Ｃ2はコマンド記述子ＣＯＭ3の論理アドレスを指示し、
以下同様である。
子は連鎖ポインタを介して相互に連鎖される。換言する
なら、コマンド記述子ＣＯＭ1は連鎖ポインタＰＣ1によ
り記述子ＣＯＭ2に連鎖され、コマンド記述子ＣＯＭ2は
連鎖ポインタＰＣ2によりコマンド記述子ＣＯＭ3に連鎖
される。連鎖ポインタは連鎖ポインタを含む記述子に後
続するコマンド記述子により占有される論理アドレスに
他ならない。従って、連鎖ポインタＰＣ1はコマンド記
述子ＣＯＭ2の論理アドレスを指示し、連鎖ポインタＰ
Ｃ2はコマンド記述子ＣＯＭ3の論理アドレスを指示し、
以下同様である。
【００４２】周知のようにフレームは複数のデータパケ
ット即ちバッファから構成される。本実施例において、
各バッファは最大２００バイト（８ビットバイト）を有
する。例えば、フレームＴＲ1は（同じく図６参照）バ
ッファＢＦ1，ＢＦ2，．．．，ＢＦnを有する。同様
に、フレームＴＲ11はバッファＢＦ11〜ＢＦmから構成
される。各バッファはバッファ記述子により定義される
メモリ中の特定の物理的ロケーションに関連する。即
ち、バッファ記述子ＤＢ1〜ＤＢnはバッファＢＦ1〜Ｂ
Ｆnに対応する。同様に、バッファ記述子ＤＢ11〜ＤＢm
はバッファＢＦ11〜ＢＦmに対応する。当然のことなが
ら、バッファ記述子はそれらが配置されるメモリＭＶ1
において、関連するバッファと異なる物理的ロケーショ
ンを占める。即ち、ＤＢ1はバッファＢＦ1と異なるロケ
ーションをメモリ中で占め、他についても同様である。
ット即ちバッファから構成される。本実施例において、
各バッファは最大２００バイト（８ビットバイト）を有
する。例えば、フレームＴＲ1は（同じく図６参照）バ
ッファＢＦ1，ＢＦ2，．．．，ＢＦnを有する。同様
に、フレームＴＲ11はバッファＢＦ11〜ＢＦmから構成
される。各バッファはバッファ記述子により定義される
メモリ中の特定の物理的ロケーションに関連する。即
ち、バッファ記述子ＤＢ1〜ＤＢnはバッファＢＦ1〜Ｂ
Ｆnに対応する。同様に、バッファ記述子ＤＢ11〜ＤＢm
はバッファＢＦ11〜ＢＦmに対応する。当然のことなが
ら、バッファ記述子はそれらが配置されるメモリＭＶ1
において、関連するバッファと異なる物理的ロケーショ
ンを占める。即ち、ＤＢ1はバッファＢＦ1と異なるロケ
ーションをメモリ中で占め、他についても同様である。
【００４３】更に、用語の誤用により当業者はメモリＭ
Ｖ1でバッファに割り当てられる物理的ロケーションと
同一の名称をバッファに割り当てる。即ち、例えばＢＦ
1はバッファ即ちデータパケットと、該バッファがメモ
リＭＶ1中で格納される物理的ロケーションとを表す。
従って、容器と内容とが同一の名称を有する。コマンド
記述子とバッファ記述子についても同様である。
Ｖ1でバッファに割り当てられる物理的ロケーションと
同一の名称をバッファに割り当てる。即ち、例えばＢＦ
1はバッファ即ちデータパケットと、該バッファがメモ
リＭＶ1中で格納される物理的ロケーションとを表す。
従って、容器と内容とが同一の名称を有する。コマンド
記述子とバッファ記述子についても同様である。
【００４４】各コマンド記述子はフレームの第１のデー
タパケットに対応する第１の物理的バッファの記述子に
向かうポインタを有する。従って、コマンド記述子ＣＯ
Ｍ1はバッファ記述子ＤＢ1のアドレス、即ちメモリＭＶ
1中でこの記述子により占められる物理的ロケーション
のアドレスを定義するポインタＰＢ1を含む。同様に、
コマンド記述子ＣＯＭ2は、バッファ記述子ＤＢ11の物
理的ロケーションを定義するポインタＰＢ2を含む。
タパケットに対応する第１の物理的バッファの記述子に
向かうポインタを有する。従って、コマンド記述子ＣＯ
Ｍ1はバッファ記述子ＤＢ1のアドレス、即ちメモリＭＶ
1中でこの記述子により占められる物理的ロケーション
のアドレスを定義するポインタＰＢ1を含む。同様に、
コマンド記述子ＣＯＭ2は、バッファ記述子ＤＢ11の物
理的ロケーションを定義するポインタＰＢ2を含む。
【００４５】各バッファ記述子は後続バッファ記述子に
向かうポインタを含む。従って、バッファ記述子ＤＢ1
はアドレス、即ちバッファ記述子ＤＢ2により占有され
る物理的ロケーションを定義するポインタＰＣＢ1を含
む。このポインタはＰＣＢ1により表される。
向かうポインタを含む。従って、バッファ記述子ＤＢ1
はアドレス、即ちバッファ記述子ＤＢ2により占有され
る物理的ロケーションを定義するポインタＰＣＢ1を含
む。このポインタはＰＣＢ1により表される。
【００４６】従って、コマンド記述子（例えばＣＯＭ1
〜ＣＯＭ3）は以下の要素を含む。
〜ＣＯＭ3）は以下の要素を含む。
【００４７】−他のコマンド記述子に向かう連鎖ポイン
タ、例えばＰＣ1，ＰＣ2等。このポインタは通信インタ
フェースＩＣにより使用されるように構成され、記述子
のヘッドに位置する。
タ、例えばＰＣ1，ＰＣ2等。このポインタは通信インタ
フェースＩＣにより使用されるように構成され、記述子
のヘッドに位置する。
【００４８】−第１の物理的バッファの記述子に向かう
ポインタ、例えばＰＢ1，ＰＢ2等。
ポインタ、例えばＰＢ1，ＰＢ2等。
【００４９】−物理的バッファチェーンで有効なデータ
の合計バイト数、即ちバッファチェーンＢＦ1，ＢＦ2〜
ＢＦn又はＢＦ11〜ＢＦm等により形成されるフレームに
含まれる合計バイト数。
の合計バイト数、即ちバッファチェーンＢＦ1，ＢＦ2〜
ＢＦn又はＢＦ11〜ＢＦm等により形成されるフレームに
含まれる合計バイト数。
【００５０】−第１の物理的バッファにおいてデータの
実際の始端を指示する指数、即ち例えばメモリＭＶ1に
おける第１の物理的バッファＢＦ1中のデータの始端の
物理的アドレス。
実際の始端を指示する指数、即ち例えばメモリＭＶ1に
おける第１の物理的バッファＢＦ1中のデータの始端の
物理的アドレス。
【００５１】−コマンドが即時コマンドであるか否かを
定義するインジケータ。即時コマンドはネットワークに
転送すべき又はネットワークからのデータパケットを使
用する必要のないコマンドである。これらの即時コマン
ドはフレームがＣＰＵに完全に送受信されるや否や、例
えば受信時にはチャネルを起動するためのコマンド、受
信時にこの同一チャネルを非活動化するためのコマンド
となり得る。
定義するインジケータ。即時コマンドはネットワークに
転送すべき又はネットワークからのデータパケットを使
用する必要のないコマンドである。これらの即時コマン
ドはフレームがＣＰＵに完全に送受信されるや否や、例
えば受信時にはチャネルを起動するためのコマンド、受
信時にこの同一チャネルを非活動化するためのコマンド
となり得る。
【００５２】−コマンドの実行結果、即ちコマンドが正
確に実行されたか否かを示す状態フィールド。
確に実行されたか否かを示す状態フィールド。
【００５３】−コマンドコードを含むコマンドビットフ
ィールド。以下に定義するような数種の型のコマンドが
存在し、これらのコマンドには特定のコードが対応す
る。
ィールド。以下に定義するような数種の型のコマンドが
存在し、これらのコマンドには特定のコードが対応す
る。
【００５４】上記即時コマンド（受信時のチャネルの起
動及びチャネルの非活動化）以外に、他の２つの型のコ
マンド、即ちデータ送信コマンドと、何らかの理由でチ
ャネルを通る送信を停止すべき場合に使用されるデータ
送信に関するパージコマンドとが存在する。このパージ
コマンドは直接コマンドである。
動及びチャネルの非活動化）以外に、他の２つの型のコ
マンド、即ちデータ送信コマンドと、何らかの理由でチ
ャネルを通る送信を停止すべき場合に使用されるデータ
送信に関するパージコマンドとが存在する。このパージ
コマンドは直接コマンドである。
【００５５】コマンド記述子のフォーマットは、通信コ
ントローラＣＣＳを担持するボードの初期化時に定義さ
れ、タスクＴＣ0即ちチャネルＣ0に対応するマイクロプ
ログラムモジュールにより定義される。通信コントロー
ラＣＣＳの初期化後、このフォーマットが定義される
と、コマンド記述子のフォーマットは不変である。
ントローラＣＣＳを担持するボードの初期化時に定義さ
れ、タスクＴＣ0即ちチャネルＣ0に対応するマイクロプ
ログラムモジュールにより定義される。通信コントロー
ラＣＣＳの初期化後、このフォーマットが定義される
と、コマンド記述子のフォーマットは不変である。
【００５６】ＤＢ1〜ＤＢn又はＤＢ11〜ＤＢmのような
バッファ記述子のフォーマットは通信プログラムＣＮＳ
により定義される。該フォーマットは以下の要素を含
む。
バッファ記述子のフォーマットは通信プログラムＣＮＳ
により定義される。該フォーマットは以下の要素を含
む。
【００５７】−次のバッファ記述子に向かう連鎖ポイン
タ、例えば連鎖ポインタＰＣＢ1。このポインタは対応
するバッファ記述子即ちＤＢ2のメモリロケーションを
定義する論理アドレスである。
タ、例えば連鎖ポインタＰＣＢ1。このポインタは対応
するバッファ記述子即ちＤＢ2のメモリロケーションを
定義する論理アドレスである。
【００５８】−バッファＢＦ1の開始によりメモリ内で
占められる物理的ロケーションを定義する開始指数。同
様に、バッファ記述子ＤＢ2はバッファＢＦ2によりメモ
リ内で占められる物理的ロケーションの開始を定義する
開始指数を含む。
占められる物理的ロケーションを定義する開始指数。同
様に、バッファ記述子ＤＢ2はバッファＢＦ2によりメモ
リ内で占められる物理的ロケーションの開始を定義する
開始指数を含む。
【００５９】開始指数は次のように得られる。
【００６０】例えばバッファＢＦ2（他のバッファにつ
いても同様）によりメモリＭＶ1内で占有される物理的
ロケーションを定義するアドレスは、バッファＢＦ2の
物理的アドレスとしても定義することができ、関連する
記述子ＤＢ2に含まれるこの同一のバッファのポインタ
ＰＢＦ2により定義される論理アドレスに、プログラム
値Δ1を加えることにより得られる。従って、Ｉ2がＢＦ
2の開始指数であるならば、Ｉ2＝ＰＢＦ2＋Δ1と表すこ
とができる。
いても同様）によりメモリＭＶ1内で占有される物理的
ロケーションを定義するアドレスは、バッファＢＦ2の
物理的アドレスとしても定義することができ、関連する
記述子ＤＢ2に含まれるこの同一のバッファのポインタ
ＰＢＦ2により定義される論理アドレスに、プログラム
値Δ1を加えることにより得られる。従って、Ｉ2がＢＦ
2の開始指数であるならば、Ｉ2＝ＰＢＦ2＋Δ1と表すこ
とができる。
【００６１】−対応する物理的バッファにより占められ
る物理的ロケーションの終端を定義する指数。従って、
ＤＢ1はバッファＢＦ1の終端の物理的ロケーションを定
義する指数を含む。
る物理的ロケーションの終端を定義する指数。従って、
ＤＢ1はバッファＢＦ1の終端の物理的ロケーションを定
義する指数を含む。
【００６２】−対応するバッファのバイト数の合計寸
法。従って、ＤＢ1はバッファＢＦ1に含まれる合計デー
タバイト数を含む。
法。従って、ＤＢ1はバッファＢＦ1に含まれる合計デー
タバイト数を含む。
【００６３】コマンド記述子及びバッファ記述子の場合
と全く同様に全論理アドレスは同様に物理的アドレスで
ある。
と全く同様に全論理アドレスは同様に物理的アドレスで
ある。
【００６４】第１のメモリＭＶ1は同様にＦＩＦＯメモ
リ原理に従って動作する複数のメモリゾーンを含む。こ
れらのメモリゾーンは通信プログラムＣＮＳにより定義
される。ＭＶ1は実際に３つのＦＩＦＯメモリゾーン、
即ちＦＧ，ＦＲＥＣ，ＦＲＥＰを含む。これらのＦＩＦ
Ｏメモリゾーンの各々は所定数、即ちｐ個のエレメント
を含む。各エレメントはコマンド記述子のアドレスと、
この記述子により定義されるコマンドに対応するチャネ
ル番号とを含む。各ＦＩＦＯメモリゾーンのＣＮＳプロ
グラムはこうして、このメモリゾーンの開始アドレス
と、ヘッドエレメントの指数、即ちヘッドエレメントの
アドレスと、テールエレメントの指数、即ちテールエレ
メントのアドレスと、ＦＩＦＯメモリゾーンに含まれる
エレメント数とを定義する。従って、例えばＦＩＦＯメ
モリゾーンＦＧはｐ個のエレメントＥ1，Ｅ2，
Ｅ3，．．．，Ｅp（図８参照）を含む。従って、ＣＮＳ
プログラムはＦＩＦＯゾーンＦＧの開始アドレスＤＥ
Ｂ、ヘッドエレメントＥ1の指数、テールエレメントＥp
の指数及びエレメント数ｐを定義する。同一数ｐのエレ
メントを含むＦＩＦＯメモリゾーンＦＲＥＣ及びＦＲＥ
Ｐについても明らかに同様のことがいえる。エレメント
Ｅ1は従って、コマンド記述子ＣＯＭ1のアドレスと、こ
の記述子により定義されるコマンドに対応するチャネ
ル、例えばチャネルＣ1とを含む。エレメントＥ2はコマ
ンド記述子ＣＯＭ2のアドレスと、対応するチャネル
（この場合Ｃ1、上記参照）のアドレスとを含む。エレ
メントＥ3はコマンド記述子ＣＯＭ3のアドレスと、対応
するチャネル即ちＣ1，．．．のアドレスとを含み、以
下、エレメントＥ3〜ＥPについても同様である。
リ原理に従って動作する複数のメモリゾーンを含む。こ
れらのメモリゾーンは通信プログラムＣＮＳにより定義
される。ＭＶ1は実際に３つのＦＩＦＯメモリゾーン、
即ちＦＧ，ＦＲＥＣ，ＦＲＥＰを含む。これらのＦＩＦ
Ｏメモリゾーンの各々は所定数、即ちｐ個のエレメント
を含む。各エレメントはコマンド記述子のアドレスと、
この記述子により定義されるコマンドに対応するチャネ
ル番号とを含む。各ＦＩＦＯメモリゾーンのＣＮＳプロ
グラムはこうして、このメモリゾーンの開始アドレス
と、ヘッドエレメントの指数、即ちヘッドエレメントの
アドレスと、テールエレメントの指数、即ちテールエレ
メントのアドレスと、ＦＩＦＯメモリゾーンに含まれる
エレメント数とを定義する。従って、例えばＦＩＦＯメ
モリゾーンＦＧはｐ個のエレメントＥ1，Ｅ2，
Ｅ3，．．．，Ｅp（図８参照）を含む。従って、ＣＮＳ
プログラムはＦＩＦＯゾーンＦＧの開始アドレスＤＥ
Ｂ、ヘッドエレメントＥ1の指数、テールエレメントＥp
の指数及びエレメント数ｐを定義する。同一数ｐのエレ
メントを含むＦＩＦＯメモリゾーンＦＲＥＣ及びＦＲＥ
Ｐについても明らかに同様のことがいえる。エレメント
Ｅ1は従って、コマンド記述子ＣＯＭ1のアドレスと、こ
の記述子により定義されるコマンドに対応するチャネ
ル、例えばチャネルＣ1とを含む。エレメントＥ2はコマ
ンド記述子ＣＯＭ2のアドレスと、対応するチャネル
（この場合Ｃ1、上記参照）のアドレスとを含む。エレ
メントＥ3はコマンド記述子ＣＯＭ3のアドレスと、対応
するチャネル即ちＣ1，．．．のアドレスとを含み、以
下、エレメントＥ3〜ＥPについても同様である。
【００６５】第２のメモリＭＶ2はさらに、上記マイク
ロプログラムセット以外に、データチャネル即ちＣ1〜
Ｃ6の数に等しい所定数のＦＩＦＯメモリゾーンを含
む。即ち、該メモリは６個のＦＩＦＯメモリゾーンＦＣ
1，ＦＣ2，．．．，ＦＣ6（図８参照）を含む。
ロプログラムセット以外に、データチャネル即ちＣ1〜
Ｃ6の数に等しい所定数のＦＩＦＯメモリゾーンを含
む。即ち、該メモリは６個のＦＩＦＯメモリゾーンＦＣ
1，ＦＣ2，．．．，ＦＣ6（図８参照）を含む。
【００６６】各ＦＩＦＯ、ＦＣ1〜ＦＣ6は、関連するチ
ャネルに対応するコマンド記述子のアドレスと、このチ
ャネルの番号とを含む。即ち、ＦＩＦＯ ＦＣ1はコマ
ンド記述子ＣＯＭ1のアドレスと、このコマンド記述子
に対応するチャネル番号即ちチャネルＣ1を含み、更に
ＣＯＭ2のアドレスとチャネル番号Ｃ1を含み、以下同様
である。
ャネルに対応するコマンド記述子のアドレスと、このチ
ャネルの番号とを含む。即ち、ＦＩＦＯ ＦＣ1はコマ
ンド記述子ＣＯＭ1のアドレスと、このコマンド記述子
に対応するチャネル番号即ちチャネルＣ1を含み、更に
ＣＯＭ2のアドレスとチャネル番号Ｃ1を含み、以下同様
である。
【００６７】ＦＩＦＯ ＦＣ1〜ＦＣ6の各々に含まれる
上記のような情報は、本発明の通信コントローラＣＣＳ
のオペレーションに関して後述するような条件下でＭＶ
1のＦＩＦＯメモリＦＧから該当ＦＩＦＯに転送され
る。更に、ＦＩＦＯ ＦＣ1〜ＦＣ6の各々に含まれる情
報は、後述するような条件下で直列通信コントローラＳ
ＣＣ1〜ＳＣＣ6に転送される。
上記のような情報は、本発明の通信コントローラＣＣＳ
のオペレーションに関して後述するような条件下でＭＶ
1のＦＩＦＯメモリＦＧから該当ＦＩＦＯに転送され
る。更に、ＦＩＦＯ ＦＣ1〜ＦＣ6の各々に含まれる情
報は、後述するような条件下で直列通信コントローラＳ
ＣＣ1〜ＳＣＣ6に転送される。
【００６８】図５及び図６について説明すると、図５
は、タスクＴＣ1〜ＴＣ6の各々の実行時に実施されるオ
ペレーションＯＰ1〜ＯＰ5の概略フローチャートであ
る。オペレーションＯＰ1は中核ＮＹにより実施される
タスクの初期化オペレーションである。オペレーション
ＯＰ1に続くオペレーションＯＰ2はタスクＴＣ1（ＴＣ1
〜ＴＣ6）により実施され得る手順の各々、即ちフレー
ム送信手順、フレーム受信手順、又は対応するチャネル
の起動もしくは非活動化手順を設定することができる。
このオペレーションにおいて、タスクは送信要求があっ
た場合はＣＮＳプログラムコマンドを処理するための手
順のアドレスを探索し、ネットワークＲＥ1−ＲＥ2から
フレームを受信する必要があるときはプロセッサＭＰ1
の割り込みにより誘導される作用を処理する手順のアド
レスを探索する。
は、タスクＴＣ1〜ＴＣ6の各々の実行時に実施されるオ
ペレーションＯＰ1〜ＯＰ5の概略フローチャートであ
る。オペレーションＯＰ1は中核ＮＹにより実施される
タスクの初期化オペレーションである。オペレーション
ＯＰ1に続くオペレーションＯＰ2はタスクＴＣ1（ＴＣ1
〜ＴＣ6）により実施され得る手順の各々、即ちフレー
ム送信手順、フレーム受信手順、又は対応するチャネル
の起動もしくは非活動化手順を設定することができる。
このオペレーションにおいて、タスクは送信要求があっ
た場合はＣＮＳプログラムコマンドを処理するための手
順のアドレスを探索し、ネットワークＲＥ1−ＲＥ2から
フレームを受信する必要があるときはプロセッサＭＰ1
の割り込みにより誘導される作用を処理する手順のアド
レスを探索する。
【００６９】オペレーションＯＰ3時にタスクは事象を
待ち受ける。この事象は例えばプログラムがフレームを
ネットワークに送信しようとする場合はＣＮＳプログラ
ムコマンドであり、ネットワークからフレームを受信し
ようとする場合はマイクロプロセッサＭＰ2の割り込み
であり得る。前者の場合（ＣＮＳプログラムコマン
ド）、事象ＥＶ0を処理する。後者の場合、事象ＥＶ1を
処理する。事象ＥＶ0又はＥＶ1がどのように生じるかに
ついては、図６、図７、図８、図９、図１０及び図１１
に関する以下の説明に示す。
待ち受ける。この事象は例えばプログラムがフレームを
ネットワークに送信しようとする場合はＣＮＳプログラ
ムコマンドであり、ネットワークからフレームを受信し
ようとする場合はマイクロプロセッサＭＰ2の割り込み
であり得る。前者の場合（ＣＮＳプログラムコマン
ド）、事象ＥＶ0を処理する。後者の場合、事象ＥＶ1を
処理する。事象ＥＶ0又はＥＶ1がどのように生じるかに
ついては、図６、図７、図８、図９、図１０及び図１１
に関する以下の説明に示す。
【００７０】オペレーションＯＰ4又はＯＰ5のいずれか
が終了したらオペレーションＯＰ3に戻る。
が終了したらオペレーションＯＰ3に戻る。
【００７１】メモリＭＶ2はさらに、各タスクＴＣ1〜Ｔ
Ｃ6の記述テーブルＴＤＴを含む。この記述テーブルは
タスクＴＣ1〜ＴＣ6の１つが開始される毎に動的に生成
され、即ち中核ＮＹがタスクＴＣ1〜ＴＣ6の１つを要求
する毎に設定される。ＴＤＴは以下の４つの主要部分を
含む。
Ｃ6の記述テーブルＴＤＴを含む。この記述テーブルは
タスクＴＣ1〜ＴＣ6の１つが開始される毎に動的に生成
され、即ち中核ＮＹがタスクＴＣ1〜ＴＣ6の１つを要求
する毎に設定される。ＴＤＴは以下の４つの主要部分を
含む。
【００７２】−部分ＰＲＣＨ： この部分はチャネルで
使用されるプロトコルを定義する。通信プロトコルはネ
ットワークの種々の端末とのアクセス規則、即ち端末間
の対話を管理する規則により構成されることを想起され
たい。プロトコルは階層化することなくこれらの端末間
の対話を順序付ける。種々の型のプロトコルが知られて
いる。最も広く使用されているプロトコルは、１９８０
年１１月発行ＣＣＩＣＣ勧告Ｘ２５，Ｙｅｌｌｏｗ Ｂ
ｏｏｋ， Ｖｏｌ． ＸＩＩＩ．２及びＩｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｔａｄａｒｄｉｚａｔｉｏｎ Ｏｒｇ
ａｎｉｓａｔｉｏｎ（ＩＳＯ）によりＩＳ３３０９−
２，ＩＳ４３３５，ＩＳ６１５９及び６２５８の名称で
定義される国際規格に従って標準化されたＨＤＬＣ（Ｈ
ｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒ
ｏｌ）プロトコルである。このＨＤＬＣプロトコルは具
体的にはネットワークＲＥ1及びＲＥ2で使用される。
使用されるプロトコルを定義する。通信プロトコルはネ
ットワークの種々の端末とのアクセス規則、即ち端末間
の対話を管理する規則により構成されることを想起され
たい。プロトコルは階層化することなくこれらの端末間
の対話を順序付ける。種々の型のプロトコルが知られて
いる。最も広く使用されているプロトコルは、１９８０
年１１月発行ＣＣＩＣＣ勧告Ｘ２５，Ｙｅｌｌｏｗ Ｂ
ｏｏｋ， Ｖｏｌ． ＸＩＩＩ．２及びＩｎｔｅｒｎａ
ｔｉｏｎａｌ Ｓｔａｄａｒｄｉｚａｔｉｏｎ Ｏｒｇ
ａｎｉｓａｔｉｏｎ（ＩＳＯ）によりＩＳ３３０９−
２，ＩＳ４３３５，ＩＳ６１５９及び６２５８の名称で
定義される国際規格に従って標準化されたＨＤＬＣ（Ｈ
ｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒ
ｏｌ）プロトコルである。このＨＤＬＣプロトコルは具
体的にはネットワークＲＥ1及びＲＥ2で使用される。
【００７３】−部分ＣＥＶ0： この部分は事象ＥＶ0を
処理する手順のアドレスを含む。この部分は手順設定オ
ペレーションＯＰ2が実施される時に生成される。
処理する手順のアドレスを含む。この部分は手順設定オ
ペレーションＯＰ2が実施される時に生成される。
【００７４】−部分ＣＥＶ1： この部分は事象ＥＶ1を
処理する手順のアドレスを含む。該部分はオペレーショ
ンＯＰ2が行われる時に生成される。
処理する手順のアドレスを含む。該部分はオペレーショ
ンＯＰ2が行われる時に生成される。
【００７５】−部分ＰＣＡ： この部分はフレームのバ
ッファを管理するためにタスクＴＣ1に必要な情報を含
む。該部分はより具体的には直列通信コントローラの各
々が割り込みなしに送信可能なバッファの数（本実施例
では８）を含む。
ッファを管理するためにタスクＴＣ1に必要な情報を含
む。該部分はより具体的には直列通信コントローラの各
々が割り込みなしに送信可能なバッファの数（本実施例
では８）を含む。
【００７６】各直列通信コントローラＳＣＣ1〜ＳＣＣ6
は割り込みなしに送信され得るバッファの最大数に等し
い数即ち８個のバッファ記述子を含む。即ち、直列通信
コントローラＳＣＣ1はバッファ記述子ＤＢＣ1，ＤＢＣ
2〜ＤＢＣ8を含む。他の直列通信コントローラＳＣＣ2
〜ＳＣＣ6についても同様である。
は割り込みなしに送信され得るバッファの最大数に等し
い数即ち８個のバッファ記述子を含む。即ち、直列通信
コントローラＳＣＣ1はバッファ記述子ＤＢＣ1，ＤＢＣ
2〜ＤＢＣ8を含む。他の直列通信コントローラＳＣＣ2
〜ＳＣＣ6についても同様である。
【００７７】バッファ記述子ＤＢＣ1〜ＤＢＣ8の各々
は、対応するチャネルのタスク即ちＴＣ1により処理さ
れるコマンド記述子に対応するＭＶ1に含まれるバッフ
ァ記述子のアドレスを含む。従ってバッファ記述子ＤＢ
Ｃ1は、コマンドがチャネルＣ1に関連するタスクＴＣ1
により実行されるようなコマンド記述子ＣＯＭ1に対応
するバッファ記述子ＤＢ1のアドレスを含む。更に、直
列通信コントローラＳＣＣ2の第１のコマンド記述子
は、コマンドがチャネルＣ2に対応するタスクＴＣ2によ
り処理されるようなコマンド記述子に対応する第１のバ
ッファ記述子のアドレスを含む。
は、対応するチャネルのタスク即ちＴＣ1により処理さ
れるコマンド記述子に対応するＭＶ1に含まれるバッフ
ァ記述子のアドレスを含む。従ってバッファ記述子ＤＢ
Ｃ1は、コマンドがチャネルＣ1に関連するタスクＴＣ1
により実行されるようなコマンド記述子ＣＯＭ1に対応
するバッファ記述子ＤＢ1のアドレスを含む。更に、直
列通信コントローラＳＣＣ2の第１のコマンド記述子
は、コマンドがチャネルＣ2に対応するタスクＴＣ2によ
り処理されるようなコマンド記述子に対応する第１のバ
ッファ記述子のアドレスを含む。
【００７８】種々の直列通信コントローラのバッファ記
述子の各々は、更に、対応するバッファ中に含まれるバ
イト数を含む。従って、バッファ記述子ＤＢＣ1はバッ
ファＢＦ1に含まれる情報バイト数を含む。
述子の各々は、更に、対応するバッファ中に含まれるバ
イト数を含む。従って、バッファ記述子ＤＢＣ1はバッ
ファＢＦ1に含まれる情報バイト数を含む。
【００７９】メモリＭＶ1の各バッファに含まれるデー
タは、送信時にチャネルＣ1ではＳＣＣ1、チャネルＣ2
ではＳＣＣ2、以下同様の制御下にラインＬＥ1（又はＬ
Ｅ2）を介して伝送される。
タは、送信時にチャネルＣ1ではＳＣＣ1、チャネルＣ2
ではＳＣＣ2、以下同様の制御下にラインＬＥ1（又はＬ
Ｅ2）を介して伝送される。
【００８０】通信コントローラＣＣＳの機能は図６、図
７、図８、図９、図１０及び図１１に関する以下の説明
で明示される。
７、図８、図９、図１０及び図１１に関する以下の説明
で明示される。
【００８１】そこで、事象ＥＶ0について考察し、１０
個のバッファＢＦ1〜ＢＦ10から構成されるフレームＴ
Ｒ1をＣＣＳから送信することが要求されていると仮定
し、更に、このフレームはタスクＴＣ1の作用下で通信
チャネルＣ1により送信されると仮定する。フレームの
送信は以下の連続する段階を含む。
個のバッファＢＦ1〜ＢＦ10から構成されるフレームＴ
Ｒ1をＣＣＳから送信することが要求されていると仮定
し、更に、このフレームはタスクＴＣ1の作用下で通信
チャネルＣ1により送信されると仮定する。フレームの
送信は以下の連続する段階を含む。
【００８２】第１段階ＰＨ1：第１のプロセッサＭＰ
1は、時刻ｔ0（図１０）から通信ＣＮＳプログラムの命
令下にコマンド記述子ＣＯＭ1を生成する。このコマン
ド記述子に含まれる情報は、本発明の通信コントローラ
ＣＣＳを担持するボードが初期化されると、ＣＮＳプロ
グラムによりこの目的で生成された物理的ロケーション
をメモリＭＶ1内で占有する。従って、上述したよう
に、このコマンド記述子ＣＯＭ1には複数のバッファ記
述子ＤＢ1〜ＤＢ10が対応し、これらのバッファ記述子
にはバッファＢＦ1〜ＢＦ10が対応する。従ってバッフ
ァ記述子は第１のプロセッサＭＰ1により生成される。
（バッファ記述子に確保される物理的ロケーションはＣ
ＣＳの初期化時のコマンド記述子の物理的ロケーション
と同様に生成される）。更に、フレームＴＲ1の１０個
のバッファに対応するバイトはバッファＢＦ1〜ＢＦ10
に対応する物理的ロケーションの各々に格納される。コ
マンド記述子ＣＯＭ1に対応するバッファ記述子ＤＢ1〜
ＤＢ10が生成されるや否や段階ＰＨ2に移る。
1は、時刻ｔ0（図１０）から通信ＣＮＳプログラムの命
令下にコマンド記述子ＣＯＭ1を生成する。このコマン
ド記述子に含まれる情報は、本発明の通信コントローラ
ＣＣＳを担持するボードが初期化されると、ＣＮＳプロ
グラムによりこの目的で生成された物理的ロケーション
をメモリＭＶ1内で占有する。従って、上述したよう
に、このコマンド記述子ＣＯＭ1には複数のバッファ記
述子ＤＢ1〜ＤＢ10が対応し、これらのバッファ記述子
にはバッファＢＦ1〜ＢＦ10が対応する。従ってバッフ
ァ記述子は第１のプロセッサＭＰ1により生成される。
（バッファ記述子に確保される物理的ロケーションはＣ
ＣＳの初期化時のコマンド記述子の物理的ロケーション
と同様に生成される）。更に、フレームＴＲ1の１０個
のバッファに対応するバイトはバッファＢＦ1〜ＢＦ10
に対応する物理的ロケーションの各々に格納される。コ
マンド記述子ＣＯＭ1に対応するバッファ記述子ＤＢ1〜
ＤＢ10が生成されるや否や段階ＰＨ2に移る。
【００８３】段階ＰＨ2：ＣＮＳプログラムは、コマン
ド記述子ＣＯＭ1のアドレス及び対応するチャネル番号
（この場合チャネルＣ1の番号即ち１）を第１のエレメ
ントＥ1のＦＩＦＯＦＧに配置する。エレメントＥ1がこ
の情報により満たされると、第１のプロセッサＭＰ1は
時刻ｔ1で割り込みＩＴＲＥＱを第２のプロセッサＭＰ2
に送信する。フレームＴＲ1の送信に関する限り、通信
プログラムＣＮＳは一時的にそのジョブを終了する。こ
うして段階ＰＨ3に移る。
ド記述子ＣＯＭ1のアドレス及び対応するチャネル番号
（この場合チャネルＣ1の番号即ち１）を第１のエレメ
ントＥ1のＦＩＦＯＦＧに配置する。エレメントＥ1がこ
の情報により満たされると、第１のプロセッサＭＰ1は
時刻ｔ1で割り込みＩＴＲＥＱを第２のプロセッサＭＰ2
に送信する。フレームＴＲ1の送信に関する限り、通信
プログラムＣＮＳは一時的にそのジョブを終了する。こ
うして段階ＰＨ3に移る。
【００８４】段階ＰＨ3：この段階において、プロセッ
サＭＰ2により実行される命令は通信インターフェース
ＩＣの命令である。割り込みＩＴＲＥＱがＭＰ2により
受信されるや否やマイクロプロセッサＭＰ2はＦＩＦＯ
ＦＧのエレメントＥ1に含まれる情報をＦＩＦＯ ＦＣ
1に転送する。当然のことながら、任意のチャネルＣ1〜
Ｃ6に関連するコマンド記述子に対応するＭＶ1のＦＩＦ
Ｏ ＦＧに含まれる情報を、ＭＶ1のＦＩＦＯ ＦＧか
ら６個のＭＶ2のＦＩＦＯのいずれにも転送することが
できる。実際に、プロセッサＭＰ1はＣＮＳプログラム
の制御下にその関連するコマンド記述子及びバッファ記
述子により複数のフレームＴＲ2，ＴＲ3等を同時に生成
することができる。更に、所与のチャネル、例えばチャ
ネルＣ1では（他のチャネルについても当然同様である
が）、このチャネルＣ1に対応するＦＩＦＯＦＣ1におけ
る対応するチャネル番号と同様に、複数のコマンド記述
子のアドレスを同時に転送することができる。この情報
をＦＩＦＯ ＦＣ1〜ＦＣ6に転送するや否や、段階ＰＨ
4に移る。
サＭＰ2により実行される命令は通信インターフェース
ＩＣの命令である。割り込みＩＴＲＥＱがＭＰ2により
受信されるや否やマイクロプロセッサＭＰ2はＦＩＦＯ
ＦＧのエレメントＥ1に含まれる情報をＦＩＦＯ ＦＣ
1に転送する。当然のことながら、任意のチャネルＣ1〜
Ｃ6に関連するコマンド記述子に対応するＭＶ1のＦＩＦ
Ｏ ＦＧに含まれる情報を、ＭＶ1のＦＩＦＯ ＦＧか
ら６個のＭＶ2のＦＩＦＯのいずれにも転送することが
できる。実際に、プロセッサＭＰ1はＣＮＳプログラム
の制御下にその関連するコマンド記述子及びバッファ記
述子により複数のフレームＴＲ2，ＴＲ3等を同時に生成
することができる。更に、所与のチャネル、例えばチャ
ネルＣ1では（他のチャネルについても当然同様である
が）、このチャネルＣ1に対応するＦＩＦＯＦＣ1におけ
る対応するチャネル番号と同様に、複数のコマンド記述
子のアドレスを同時に転送することができる。この情報
をＦＩＦＯ ＦＣ1〜ＦＣ6に転送するや否や、段階ＰＨ
4に移る。
【００８５】段階ＰＨ4：通信インターフェースＩＣは
対応するタスクＴＣ1を知らせる。次に命令は、ＴＣ1の
命令下に第２のプロセッサＭＰ2により実施される。タ
スクＴＣ1はＦＣ1でコマンド記述子ＣＯＭ1のアドレス
を探索し、その後、メモリＭＶ1でコマンド記述子自体
を分析し、コマンドの種類、例えば送信か受信か、即時
コマンドか否かを調べる。タスクＴＣ1はこのコマンド
記述子でバッファ記述子ＤＢ1のアドレスを検出し、こ
のバッファ記述子で対応するバッファＢＦ1のアドレス
を探索する。タスクは次にこのバッファのアドレスをＳ
ＣＣ1のバッファ記述子ＤＢＣ1に配置する。タスクは同
様に、記述子ＤＢ1で検出するバッファＢＦ1に対応する
バイト数をこのバッファ記述子に配置する。タスクはこ
うしてバッファ記述子ＤＢ2〜ＤＢ6におけるバッファＢ
Ｆ2〜ＢＦ6のアドレスを探索し続け、ＳＣＣ1のバッフ
ァ記述子ＤＢＣ2〜ＤＢＣ6にこの情報を転送する。ＤＢ
Ｃ6が一杯になったら、タスクＴＣ1はプロセッサＭＰ1
に割り込み要求ＤＩＴＤＭＡを送る（第６番目のバッフ
ァ記述子が一杯になると出されるこの割り込み要求は、
このタスクに対応するマイクロプログラム中に用意され
る。第６番目のバッファ記述子が一杯になってから割り
込み要求を出すのは任意であり、第５番目のバッファ等
が一杯になっとから割り込み要求を出すこともできる。
即ち、この割り込み要求が他の任意のバッファ記述子Ｓ
ＣＣ1が一杯になってから実施され得ることは自明であ
る）。
対応するタスクＴＣ1を知らせる。次に命令は、ＴＣ1の
命令下に第２のプロセッサＭＰ2により実施される。タ
スクＴＣ1はＦＣ1でコマンド記述子ＣＯＭ1のアドレス
を探索し、その後、メモリＭＶ1でコマンド記述子自体
を分析し、コマンドの種類、例えば送信か受信か、即時
コマンドか否かを調べる。タスクＴＣ1はこのコマンド
記述子でバッファ記述子ＤＢ1のアドレスを検出し、こ
のバッファ記述子で対応するバッファＢＦ1のアドレス
を探索する。タスクは次にこのバッファのアドレスをＳ
ＣＣ1のバッファ記述子ＤＢＣ1に配置する。タスクは同
様に、記述子ＤＢ1で検出するバッファＢＦ1に対応する
バイト数をこのバッファ記述子に配置する。タスクはこ
うしてバッファ記述子ＤＢ2〜ＤＢ6におけるバッファＢ
Ｆ2〜ＢＦ6のアドレスを探索し続け、ＳＣＣ1のバッフ
ァ記述子ＤＢＣ2〜ＤＢＣ6にこの情報を転送する。ＤＢ
Ｃ6が一杯になったら、タスクＴＣ1はプロセッサＭＰ1
に割り込み要求ＤＩＴＤＭＡを送る（第６番目のバッフ
ァ記述子が一杯になると出されるこの割り込み要求は、
このタスクに対応するマイクロプログラム中に用意され
る。第６番目のバッファ記述子が一杯になってから割り
込み要求を出すのは任意であり、第５番目のバッファ等
が一杯になっとから割り込み要求を出すこともできる。
即ち、この割り込み要求が他の任意のバッファ記述子Ｓ
ＣＣ1が一杯になってから実施され得ることは自明であ
る）。
【００８６】割り込み要求ＤＩＴＤＭＡが出されたにも
拘わらず、タスクＴＣ1はＤＢＣ7及びＤＢＣ8を充填し
続ける。時刻ｔ2で割り込み要求ＤＩＴＤＭＡが出され
たので、ＤＢＣ8が一杯になるや否や、第２のプロセッ
サＭＰ2はＴＣ1の制御下に時刻ｔ3で送信要求ＤＭＡＥ
ＭをＳＣＣ1に送る。こうして段階ＰＨ5に移る。
拘わらず、タスクＴＣ1はＤＢＣ7及びＤＢＣ8を充填し
続ける。時刻ｔ2で割り込み要求ＤＩＴＤＭＡが出され
たので、ＤＢＣ8が一杯になるや否や、第２のプロセッ
サＭＰ2はＴＣ1の制御下に時刻ｔ3で送信要求ＤＭＡＥ
ＭをＳＣＣ1に送る。こうして段階ＰＨ5に移る。
【００８７】段階ＰＨ5：ＳＣＣ1はＭＶ1でバッファＢ
Ｆ1〜ＢＦ8を探索し、これらのバッファをネットワーク
ＲＥ1〜ＲＥ2に向かって送信する。第６のバッファＢＦ
6が送信し終わると、割り込み要求ＤＩＴＤＭＡに対応
するＩＴＤＭＡと呼称される割り込みが送信される。こ
の割り込みは時刻ｔ4で送信される。この時刻から出発
してＳＣＣ1が第７〜第８のバッファＢＦ7及びＢＦ8を
送信し続ける間、タスクＴＣ1はバッファ記述子ＤＢ9及
びＤＢ10で検出するバッファＢＦ9及びＢＦ10のアドレ
スと、対応するバイト数とでＳＣＣ1のバッファ記述子
ＤＢＣ1及びＤＢＣ2を満たす。バッファ記述子ＤＢＣ2
がこうして満たされると、タスクＴＣ1は時刻ｔ5でフレ
ーム終了割り込みＤＩＴＦＩＮを要求する。最後のバイ
トＢＦ10が送信されたら、第２のプロセッサＭＰ2は時
刻ｔnで送信終了割り込みＩＴＦＩＮを送信する。こう
して段階ＰＨ6に移る。
Ｆ1〜ＢＦ8を探索し、これらのバッファをネットワーク
ＲＥ1〜ＲＥ2に向かって送信する。第６のバッファＢＦ
6が送信し終わると、割り込み要求ＤＩＴＤＭＡに対応
するＩＴＤＭＡと呼称される割り込みが送信される。こ
の割り込みは時刻ｔ4で送信される。この時刻から出発
してＳＣＣ1が第７〜第８のバッファＢＦ7及びＢＦ8を
送信し続ける間、タスクＴＣ1はバッファ記述子ＤＢ9及
びＤＢ10で検出するバッファＢＦ9及びＢＦ10のアドレ
スと、対応するバイト数とでＳＣＣ1のバッファ記述子
ＤＢＣ1及びＤＢＣ2を満たす。バッファ記述子ＤＢＣ2
がこうして満たされると、タスクＴＣ1は時刻ｔ5でフレ
ーム終了割り込みＤＩＴＦＩＮを要求する。最後のバイ
トＢＦ10が送信されたら、第２のプロセッサＭＰ2は時
刻ｔnで送信終了割り込みＩＴＦＩＮを送信する。こう
して段階ＰＨ6に移る。
【００８８】段階ＰＨ6：送信終了割り込みＩＴＦＩＮ
の直後、タスクＴＣ1はＦＩＦＯ ＦＣ1の内容即ちコマ
ンド記述子ＣＯＭ1のアドレスと対応するチャネルＣ1の
数とをＭＶ1のＦＩＦＯ ＦＲＥＰに送信する。同時
に、タスクはＭＶ1に含まれるコマンド記述子ＣＯＭ1に
フレームの送信状態を送信する。実際に、コマンド記述
子にはこのために設けられたロケーションが存在し、こ
のロケーションは開始時即ちＣＮＳプログラムがＣＯＭ
1を生成する時（段階ＰＨ1参照）には空である。
の直後、タスクＴＣ1はＦＩＦＯ ＦＣ1の内容即ちコマ
ンド記述子ＣＯＭ1のアドレスと対応するチャネルＣ1の
数とをＭＶ1のＦＩＦＯ ＦＲＥＰに送信する。同時
に、タスクはＭＶ1に含まれるコマンド記述子ＣＯＭ1に
フレームの送信状態を送信する。実際に、コマンド記述
子にはこのために設けられたロケーションが存在し、こ
のロケーションは開始時即ちＣＮＳプログラムがＣＯＭ
1を生成する時（段階ＰＨ1参照）には空である。
【００８９】これが一旦実施されると、タスクＴＣ1は
フレームＴＲ1の送信が終了したことを指示する信号を
第１のプロセッサＭＰ1に送り、この信号はＣＰＵＲＥ
Ｑと呼称され、時刻ｔn+1で送信される。こうして段階
ＰＨ7に移る。
フレームＴＲ1の送信が終了したことを指示する信号を
第１のプロセッサＭＰ1に送り、この信号はＣＰＵＲＥ
Ｑと呼称され、時刻ｔn+1で送信される。こうして段階
ＰＨ7に移る。
【００９０】段階ＰＨ7：タスクＴＣ1は次に他のコマン
ド記述子のアドレス及び対応するチャネル番号が存在す
るか否かをＦＣ1で探索する。もしそうであるならば、
別のフレーム例えばＴＲ2を送信するために段階ＰＨ1に
移る。そうでないならばオペレーションＯＰ3に移り、
即ち、タスクＴＣ1は事象待機位置に配置される。
ド記述子のアドレス及び対応するチャネル番号が存在す
るか否かをＦＣ1で探索する。もしそうであるならば、
別のフレーム例えばＴＲ2を送信するために段階ＰＨ1に
移る。そうでないならばオペレーションＯＰ3に移り、
即ち、タスクＴＣ1は事象待機位置に配置される。
【００９１】当然のことながら、他のタスクＴＣ2〜Ｔ
Ｃ6はタスクＴＣ1と平行して動作し得る。
Ｃ6はタスクＴＣ1と平行して動作し得る。
【００９２】次に事象ＥＶ1について考察し、コントロ
ーラＣＣＳが１０個のバッファＢＦ11〜ＢＦ20を含むフ
レームＴＲ11をネットワークＲＥ1〜ＲＥ2から受け取る
と仮定する。更に、マイクロプロセッサＭＰ1はＣＮＳ
プログラムの命令に応じて受信モードでチャネルＣ1を
起動させると仮定する。フレームＴＲ11の受信は以下の
連続段階に従って行われる。
ーラＣＣＳが１０個のバッファＢＦ11〜ＢＦ20を含むフ
レームＴＲ11をネットワークＲＥ1〜ＲＥ2から受け取る
と仮定する。更に、マイクロプロセッサＭＰ1はＣＮＳ
プログラムの命令に応じて受信モードでチャネルＣ1を
起動させると仮定する。フレームＴＲ11の受信は以下の
連続段階に従って行われる。
【００９３】段階ＰＨ11： （時刻Ｔ0から出発）チャ
ネルＣ1に対応するタスク即ちＴＣ1はメモリＭＶ1にお
いてコマンド記述子のためにフリーロケーション、次い
でバッファ記述子のためにフリーロケーションを割り当
て、このフリーロケーションを占めるコマンド記述子
（ＣＯＭ11と呼称する）に、第１のバッファ記述子ＤＢ
11により占められる物理的ロケーションのアドレスを配
置し、次いで、全８個のバッファ記述子ＤＢ11〜ＤＢ18
を割り当てる。タスクＴＣ1はＤＢ1，ＤＢ2等と同様に
これらのバッファ記述子を相互に連鎖する。タスクＣ1
は同様に、バッファ記述子に各々対応する８個のバッフ
ァＢＦ11〜ＢＦ18を割り当てる。次に、タスクはバッフ
ァＢＦ16のアドレスがバッファ記述子ＤＢＣ6に書き込
まれると、割り込み要求ＤＩＴＤＭＡ1（時刻Ｔ1）によ
り、８個のバッファ記述子ＤＢＣ11〜ＤＢＣ18にバッフ
ァＢＦ11〜ＢＦ18の各々のアドレスを配置する。バッフ
ァアドレスがＳＣＣ1の全バッファ記述子に書き込まれ
ると、タスクＴＣ1はフレームＴＲ11を受信する準備が
できていることを割り込みＰＲ（時刻Ｔ2）によりＳＣ
Ｃ1に指示する。こうして次段階ＰＨ12に移る。
ネルＣ1に対応するタスク即ちＴＣ1はメモリＭＶ1にお
いてコマンド記述子のためにフリーロケーション、次い
でバッファ記述子のためにフリーロケーションを割り当
て、このフリーロケーションを占めるコマンド記述子
（ＣＯＭ11と呼称する）に、第１のバッファ記述子ＤＢ
11により占められる物理的ロケーションのアドレスを配
置し、次いで、全８個のバッファ記述子ＤＢ11〜ＤＢ18
を割り当てる。タスクＴＣ1はＤＢ1，ＤＢ2等と同様に
これらのバッファ記述子を相互に連鎖する。タスクＣ1
は同様に、バッファ記述子に各々対応する８個のバッフ
ァＢＦ11〜ＢＦ18を割り当てる。次に、タスクはバッフ
ァＢＦ16のアドレスがバッファ記述子ＤＢＣ6に書き込
まれると、割り込み要求ＤＩＴＤＭＡ1（時刻Ｔ1）によ
り、８個のバッファ記述子ＤＢＣ11〜ＤＢＣ18にバッフ
ァＢＦ11〜ＢＦ18の各々のアドレスを配置する。バッフ
ァアドレスがＳＣＣ1の全バッファ記述子に書き込まれ
ると、タスクＴＣ1はフレームＴＲ11を受信する準備が
できていることを割り込みＰＲ（時刻Ｔ2）によりＳＣ
Ｃ1に指示する。こうして次段階ＰＨ12に移る。
【００９４】段階ＰＨ12：ネットワークＲＥ1−ＲＥ2か
ら受信された情報は、ネットワークに送信する端末によ
り送信され、ＳＣＣ1によりデコードされるフレーム終
了割り込みがない限り、バッファＢＦ11〜ＢＦ18の物理
的ロケーションに直接転送される。バッファ記述子ＤＢ
Ｃ6に対応する第６番目のバッファＢＦ16が一杯になっ
たら、割り込みＩＴＤＭＡ1が送信される（時刻Ｔ3）。
次にバッファＤＢＣ11〜ＤＢＣ16を再初期化し、ＭＶ1
における空のバッファＢＦ19〜ＢＦ24の６個の新しい物
理的ロケーションに対応させる。
ら受信された情報は、ネットワークに送信する端末によ
り送信され、ＳＣＣ1によりデコードされるフレーム終
了割り込みがない限り、バッファＢＦ11〜ＢＦ18の物理
的ロケーションに直接転送される。バッファ記述子ＤＢ
Ｃ6に対応する第６番目のバッファＢＦ16が一杯になっ
たら、割り込みＩＴＤＭＡ1が送信される（時刻Ｔ3）。
次にバッファＤＢＣ11〜ＤＢＣ16を再初期化し、ＭＶ1
における空のバッファＢＦ19〜ＢＦ24の６個の新しい物
理的ロケーションに対応させる。
【００９５】こうして段階ＰＨ13に移る。
【００９６】段階ＰＨ13：第１０のバッファ（ＢＦ20）
の受信中にフレーム終了割り込みＩＴＦＴＲが出される
（時刻Ｔｎ）。タスクＴＣ1は受信したフレームの状態
をコマンド記述子ＣＯＭ11に配置し、即ちこのフレーム
が適正に受信されたか否か、エラーがないかどうか、こ
のフレームに含まれる合計バイト数がいくつかを指示す
る。こうして次段階ＰＨ14に移る。
の受信中にフレーム終了割り込みＩＴＦＴＲが出される
（時刻Ｔｎ）。タスクＴＣ1は受信したフレームの状態
をコマンド記述子ＣＯＭ11に配置し、即ちこのフレーム
が適正に受信されたか否か、エラーがないかどうか、こ
のフレームに含まれる合計バイト数がいくつかを指示す
る。こうして次段階ＰＨ14に移る。
【００９７】段階ＰＨ14：タスクＴＣ1は第１のメモリ
ＭＶ1のＦＩＦＯ ＰＲＥＣにコマンド記述子ＣＯＭ11
のアドレスとこの記述子に対応するチャネル番号即ち１
を配置する。こうして段階ＰＨ15に移る。
ＭＶ1のＦＩＦＯ ＰＲＥＣにコマンド記述子ＣＯＭ11
のアドレスとこの記述子に対応するチャネル番号即ち１
を配置する。こうして段階ＰＨ15に移る。
【００９８】段階ＰＨ15：タスクＴＣ1は、未使用（Ｂ
Ｆ21〜ＢＦ24）であり且つ割り込みＩＴＤＭＡ1後に生
成された直列通信コントローラＳＣＣ1のバッファ記述
子を解放する。該バッファ記述子が解放されるや否や、
プロセッサＭＰ2はフレームＴＲ11の全体がＭＶ1のバッ
ファに転送されたことを表す割り込みＣＰＵＲＥＱを時
刻Ｔn+1で第１のプロセッサに送信する。フレームＴＲ
11はこうしてＣＮＳプログラムに委ねられる。
Ｆ21〜ＢＦ24）であり且つ割り込みＩＴＤＭＡ1後に生
成された直列通信コントローラＳＣＣ1のバッファ記述
子を解放する。該バッファ記述子が解放されるや否や、
プロセッサＭＰ2はフレームＴＲ11の全体がＭＶ1のバッ
ファに転送されたことを表す割り込みＣＰＵＲＥＱを時
刻Ｔn+1で第１のプロセッサに送信する。フレームＴＲ
11はこうしてＣＮＳプログラムに委ねられる。
【００９９】他の変形例は特許請求の範囲に記載される
主旨及び範囲内で当業者に実現されよう。従って、以上
の記載は特許請求の範囲に記載する以外は本発明を制限
するものでない。
主旨及び範囲内で当業者に実現されよう。従って、以上
の記載は特許請求の範囲に記載する以外は本発明を制限
するものでない。
【図１】本発明の通信コントローラを有するコンピュー
タの概略ブロック図である。
タの概略ブロック図である。
【図２】本発明の通信コントローラの物理的構造のブロ
ック図である。
ック図である。
【図３】本発明の通信コントローラの周辺部分のブロッ
ク図である。
ク図である。
【図４】本発明の通信コントローラのプログラム及びマ
イクロプログラムの構造のブロック図である。
イクロプログラムの構造のブロック図である。
【図５ａ】ＬＳ0リンクのデータチャネルに割り当てら
れ、このチャネルを通ってフレーム転送を可能にするマ
イクロプログラムモジュールのオペレーションの概略フ
ローチャートである。
れ、このチャネルを通ってフレーム転送を可能にするマ
イクロプログラムモジュールのオペレーションの概略フ
ローチャートである。
【図５ｂ】図５ａに示したフローチャートを有するマイ
クロプログラムモジュールの概略構造図である。
クロプログラムモジュールの概略構造図である。
【図６】プログラム及びチャネルの各々に割り当てられ
るマイクロプログラムの各々が相互に通信するメカニズ
ムのブロック図である。
るマイクロプログラムの各々が相互に通信するメカニズ
ムのブロック図である。
【図７】フレームの送信又は受信時、即ちＬＳ0通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
【図８】フレームの送信又は受信時、即ちＬＳ0通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
【図９】フレームの送信又は受信時、即ちＬＳ0通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。
【図１０】フレームの送信時に本発明の通信コントロー
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。
【図１１】フレームの受信時に本発明の通信コントロー
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。
ＣＣＳ 通信コントローラ ＰＳＢ バス ＲＥ1−ＲＥ2 ネットワーク ＢＡ ベースユニット ＭＰ1 第１の制御プロセッサ ＭＶ1 メモリ ＭＰ2 第２のプロセッサ ＣＯ，ＣＯ1，ＣＯ2 カプラ
Claims (13)
- 【請求項１】 少なくとも１つのホストシステムに関連
するバスと所定のプロトコルに従って管理され且つ少な
くとも１つの伝送路により支持されたｎ個の複数のデー
タチャネルを含む少なくとも１つの時間多重化ディジタ
ルリンクを介して相互に接続された、少なくとも１つの
ネットワークの複数の端末との間の接続用通信コントロ
ーラであって、前記バスに接続されており、前記ｎ個の
データチャネルの各１つを通るフレームの転送を管理及
び実施するベースユニットと、該ベースユニット及び前
記伝送路に接続されており、リンクの種々のデータチャ
ネルの時間多重化及び多重分離を確保し、データをネッ
トワークに送信又はネットワークからデータを受信する
ための周辺ユニットとを備えており、ベースユニット
が、ホストからネットワーク及びネットワークからホス
トへフレームを転送するための制御プロセッサであっ
て、バスに接続されており、フレームを転送する前に該
フレームを格納するための第１のメモリに関連してお
り、フレームに割り当てられる種々のチャネルへの該フ
レームの転送を管理するための第１の制御プロセッサ
と、該第１のプロセッサと通信し、第１のメモリから周
辺ユニット、次いでネットワークへ、及びこれと逆方向
にチャネル毎にフレームの各々を転送するための第２の
プロセッサとを含んでおり、前記周辺ユニットが、第２
のプロセッサにより制御され且つ伝送路に接続されてお
り、第１のメモリから又は第１のメモリへ送信される各
フレームからのデータをバッファ毎に受信し、送信又は
受信時にデータの多重化又は多重分離を確保するための
全チャネル用のカプラを含むことを特徴とする通信コン
トローラ。 - 【請求項２】 前記第１のプロセッサが、コントローラ
の初期化時に第１のメモリに書き込まれる通信プログラ
ムからの命令に応じて作業を実施することを特徴とする
請求項１に記載の通信コントローラ。 - 【請求項３】 送信時、前記第１のプロセッサがバスか
らフレームを受け取り、これらを第１のメモリ及び複数
の異った物理的ロケーションにランダムに格納している
複数のバッファの間で該バッファが前記第２のプロセッ
サにより前記ネットワークに転送される前に分配するこ
とを特徴とする請求項２に記載の通信コントローラ。 - 【請求項４】 受信モードにおいて、前記第１のプロセ
ッサが第１のメモリにランダムに格納している複数のバ
ッファの形状のフレームを前記バスを介して前記ホスト
システムに送信する前にカプラを介してネットワークか
ら受信することを特徴とする請求項２に記載の通信コン
トローラ。 - 【請求項５】 前記第２のプロセッサが、コントローラ
の初期化時に第２のプロセッサに関連する第２のメモリ
に書き込まれるマイクロプログラムアーキテクチャから
の命令に応じて作業を実行することを特徴とする請求項
２に記載の通信コントローラ。 - 【請求項６】 前記マイクロプログラムアーキテクチャ
が、中核と、通信プログラムとアーキテクチャとの間の
対話のための通信インタフェースと、少なくともチャネ
ルの数に等しい数の複数のマイクロプログラムモジュー
ル又はタスクとを備えており、各チャネルが１つのモジ
ュールに関連しており、該モジュールが第１のメモリか
ら周辺部を介してネットワークへ、又は逆方向にこのチ
ャネルに割り当てられるフレームを転送し、各モジュー
ル又はタスクが相互に独立しており、その順序付けが中
核により実時間で編成されることを特徴とする請求項５
に記載の通信コントローラ。 - 【請求項７】 前記通信インタフェースが中核と前記通
信プログラムとの間で通信し、前記通信プログラムから
到来する要求を処理し、該要求を中核を介して種々のチ
ャネルに対応する種々の実行すべきタスクに移すことを
特徴とする請求項６に記載のコントローラ。 - 【請求項８】 前記通信インタフェースが前記中核を介
してタスクの各々に対応するチャネルから到来する状態
及びデータの前記通信プログラムへの転送を実行するこ
とを特徴とする請求項７に記載のコントローラ。 - 【請求項９】 前記ベースユニットと前記周辺ユニット
との間の交換が、夫夫所与のフレームに対応し且つ該フ
レームで達成されるべきオペレーションを定義するコマ
ンド記述子により定義され、第１のメモリにランダムに
格納されることを特徴とする請求項５に記載のコントロ
ーラ。 - 【請求項１０】 所与のチャネルに割り当てられるフレ
ームに対応するコマンド記述子が、連鎖ポインタにより
接続されており、各記述子の連鎖ポインタが後続記述子
の論理アドレスを指示することを特徴とする請求項９に
記載のコントローラ。 - 【請求項１１】 各コマンド記述子が、コマンド記述子
に関連するフレームの第１のバッファの特徴を定義する
バッファ記述子を指示し、１つのフレームのバッファの
各々が１つのバッファ記述子に関連し、バッファ記述子
がこの同一のポインタを含むバッファ記述子に連鎖する
バッファ記述子の論理アドレスを各々定義するバッファ
ポインタにより相互に連鎖され、バッファ記述子の各々
が、第１のメモリにおけるバッファの論理アドレスを定
義するバッファポインタにより対応するバッファを指示
し、バッファ記述子及びバッファの物理的ロケーション
が第１のプロセッサによりランダムに定義されることを
特徴とする請求項１０に記載のコントローラ。 - 【請求項１２】 カプラがデータを多重化、多重分離、
直列化及び非直列化するように動作する複数の直列通信
コントローラを備えており、各直列コントローラが少な
くとも１つのチャネルに関連しており、第１のメモリの
バッファ記述子に各々対応し且つ第１のメモリのバッフ
ァ記述子のアドレスと第１のメモリのバッファ記述子に
含まれるバイト数とを指示するバッファ記述子を含むこ
とを特徴とする請求項９に記載のコントローラ。 - 【請求項１３】 第１のメモリが、１つのコマンド記述
子のアドレスと該コマンド記述子に関連するフレームに
割り当てられるチャネル番号とを各々含むｐ個のエレメ
ントを含む第１のＦＩＦＯメモリゾーンを有しており、
第２のメモリが、関連するチャネルに割り当てられるフ
レームに対応する全コマンド記述子のアドレスと該チャ
ネルの番号とを各々含む、所与のデータチャネルに各々
関連するＦＩＦＯメモリゾーンを有することを特徴とす
る請求項９に記載のコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9010179 | 1990-08-09 | ||
| FR9010179A FR2665810B1 (fr) | 1990-08-09 | 1990-08-09 | Controleur de communication entre un ordinateur et une pluralite de terminaux de type rnis. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255050A JPH04255050A (ja) | 1992-09-10 |
| JPH0650488B2 true JPH0650488B2 (ja) | 1994-06-29 |
Family
ID=9399569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200565A Expired - Lifetime JPH0650488B2 (ja) | 1990-08-09 | 1991-08-09 | 通信コントローラ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5210747A (ja) |
| EP (1) | EP0470875B1 (ja) |
| JP (1) | JPH0650488B2 (ja) |
| DE (1) | DE69107929T2 (ja) |
| FR (1) | FR2665810B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0590175B1 (de) * | 1992-09-28 | 1996-07-24 | Siemens Aktiengesellschaft | Prozesssteuerungssystem |
| JP2001156733A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | 高速スロット割当方法及び方式 |
| CN101192911B (zh) | 2006-11-23 | 2010-09-22 | 大唐移动通信设备有限公司 | 一种时分复用模式下传输数据的方法和系统 |
| US11513799B2 (en) * | 2019-11-04 | 2022-11-29 | Apple Inc. | Chained buffers in neural network processor |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160877A (en) * | 1976-07-06 | 1979-07-10 | Codex Corporation | Multiplexing of bytes of non-uniform length with end of time slot indicator |
| US4325119A (en) * | 1977-01-19 | 1982-04-13 | Honeywell Information Systems Inc. | Process and apparatus employing microprogrammed control commands for transferring information between a control processor and communications channels |
| US4509113A (en) * | 1982-02-02 | 1985-04-02 | International Business Machines Corporation | Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation |
| US4642755A (en) * | 1983-03-31 | 1987-02-10 | At&T Bell Laboratories | Shared memory with two distinct addressing structures |
| US4623997A (en) * | 1984-12-13 | 1986-11-18 | United Technologies Corporation | Coherent interface with wraparound receive and transmit memories |
| US4675865A (en) * | 1985-10-04 | 1987-06-23 | Northern Telecom Limited | Bus interface |
| US4700340A (en) * | 1986-05-20 | 1987-10-13 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for providing variable reliability in a telecommunication switching system |
| EP0302112B1 (en) * | 1986-08-30 | 1992-11-04 | Fujitsu Limited | Multiplex dividing apparatus in a synchronous multiplexing system |
| US5067104A (en) * | 1987-05-01 | 1991-11-19 | At&T Bell Laboratories | Programmable protocol engine having context free and context dependent processes |
| JPS6489737A (en) * | 1987-09-30 | 1989-04-04 | Toshiba Corp | Multiple address communication data transmission system |
| US5001704A (en) * | 1988-02-09 | 1991-03-19 | Mcdonnell Douglas Corporation | Multipurpose bus interface |
| JP2667532B2 (ja) * | 1989-10-06 | 1997-10-27 | 株式会社東芝 | Ｌａｎコントローラ |
-
1990
- 1990-08-09 FR FR9010179A patent/FR2665810B1/fr not_active Expired - Fee Related
-
1991
- 1991-07-15 EP EP91401971A patent/EP0470875B1/fr not_active Expired - Lifetime
- 1991-07-15 DE DE69107929T patent/DE69107929T2/de not_active Expired - Fee Related
- 1991-08-07 US US07/741,765 patent/US5210747A/en not_active Expired - Lifetime
- 1991-08-09 JP JP3200565A patent/JPH0650488B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2665810A1 (fr) | 1992-02-14 |
| US5210747A (en) | 1993-05-11 |
| JPH04255050A (ja) | 1992-09-10 |
| FR2665810B1 (fr) | 1993-06-18 |
| DE69107929T2 (de) | 1995-07-06 |
| EP0470875A1 (fr) | 1992-02-12 |
| EP0470875B1 (fr) | 1995-03-08 |
| DE69107929D1 (de) | 1995-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0308408B1 (en) | Information transfer method and arrangement | |
| EP0674276B1 (en) | A computer system | |
| US5245703A (en) | Data processing system with multiple communication buses and protocols | |
| US5475681A (en) | Wireless in-building telecommunications system for voice and data communications | |
| US5524007A (en) | Network interface architecture for a packet switch communication system | |
| US5204949A (en) | Multi-channel/multi-circuit communication controller | |
| US5935220A (en) | Apparatus and method for high speed data and command transfer over an interface | |
| KR910017798A (ko) | 동기 링크 인터페이스 및 비동기 호스트 프로세서 인터페이스를 갖는 종합 데이터 링크 제어기 | |
| US5367646A (en) | Universal device for coupling a computer bus to a controller of a group of peripherals | |
| JPH09160870A (ja) | ハードウェアとソフトウェアの間でデータ転送を報告する方法および装置 | |
| JPH01502707A (ja) | 電気通信交換システムにおける可変信頼性を提供するための方法および装置 | |
| US6526068B2 (en) | Interface control of communication between a control processor and a digital signal processor | |
| JPS6336586B2 (ja) | ||
| US5608889A (en) | DNA controller with wrap-around buffer mode | |
| KR100638603B1 (ko) | 직접 메모리 액세스 유닛 및 직접 메모리 액세스 유닛을 구비한 통신 시스템, 이동 무선 장비 및 데이터 처리 유닛 | |
| WO1987002207A1 (en) | Packet switching system | |
| CA1163342A (en) | Communication subsystem with an automatic abort upon transmit underrun | |
| JPH0650488B2 (ja) | 通信コントローラ | |
| US6178180B1 (en) | Communications adapter for processing ATM and ISDN data | |
| CN110765044B (zh) | 数据包传输装置及系统 | |
| JPH0378659B2 (ja) | ||
| JP2579428B2 (ja) | Ｉｓｄｎプライマリ・ゲートウェイして動作するワークステーションに差し込まれるｉｓｄｎ用アダプタ・カードの初期化方法及び装置 | |
| JPH05300152A (ja) | アドレス設定器 | |
| EP0446335B1 (en) | Packet/fast packet switch for voice and data | |
| JP2611797B2 (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 17 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 18 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 18 |