JPH04255050A

JPH04255050A - 通信コントローラ

Info

Publication number: JPH04255050A
Application number: JP3200565A
Authority: JP
Inventors: Bernard Gauthier; ベルナール・ゴーテイエ; Marc Lebreton; マルク・ルブルトン; Gallo Remy Le; レミー・ル・ガロ
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1990-08-09
Filing date: 1991-08-09
Publication date: 1992-09-10
Anticipated expiration: 2009-06-29
Also published as: EP0470875B1; DE69107929D1; EP0470875A1; US5210747A; JPH0650488B2; DE69107929T2; FR2665810A1; FR2665810B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信コントローラ、より
詳細にはＩＳＤＮ（統合サービスディジタル網）で使用
するための通信コントローラに係る。

【０００２】

【従来の技術】データ伝送ネットワークは、遠隔通信ネ
ットワーク又は通信ネットワークとも呼称され、一般的
にデータ端末装置（ＤＴＥ）と呼称される複数のユニッ
トを含む。これらのユニットは端末又はステーションと
も呼称される。このようなネットワークに接続されるコ
ンピュータを端末とみなす。端末は伝送路を介して相互
に通信する。ＣＣＩＴＴ（Ｃｏｎｓｕｌｔａｔｉｖｅ　
　Ｃｏｍｍｉｔｔｅｅ　　ｏｎ　　Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ　　Ｔｅｌｅｇｒａｐｈｙ　　ａｎｄＴｅｌｅ
ｐｈｏｎｙ）の勧告Ｘ４３１により定義されるＳ０型リ
ンクは２対の電話線を含み、一方はメッセージを送信す
るために使用され、他方はメッセージを受信するために
使用される。

【０００３】ネットワークの種々の端末は情報メッセー
ジを送信し、他の端末から送信される情報メッセージを
受信する。メッセージは２進情報の要素ブロック（フレ
ームと呼称される）の集合から構成される。各フレーム
は、フレームの始端と終端とを定義するデータ、所期の
受信端末のアドレス、送信端末のアドレス、データ長及
び有用な情報等を含むデータの構造化アレーを含む。

【０００４】データ伝送ネットワークの分野における現
在の技術的傾向は、共通の下部構造を通る音声とデータ
との両方のディジタル伝送である。このような傾向は主
に、電話分野にディジタル技術が漸次導入されるように
なったことに起因する。この傾向に応えて統合サービス
ディジタル網（ＩＳＤＮ）が導入されるようになった。

【０００５】ＩＳＤＮは今や主にヨーロッパ、特にフラ
ンスで使用されている。Ｓ０型の通信リンクはＳ０イン
タフェースとも呼称され、ＩＳＤＮの内側の標準化リン
クの１つである。該リンクは特にコンピュータと端末と
の間の通信に使用される。

【０００６】この型のＬＳ０リンクは２８８Ｋｂｐｓ（
送受信各方向に１４４Ｋｂｐｓ）のデータ転送速度を有
しており、３つの別個のチャネル、即ち６４Ｋｂｐｓの
速度でデータを伝送するための２つのＢ型チャネルと、
１６Ｋｂｐｓの１つのＤ型信号化用チャネルとを含む。ＬＳ０リンクの原理は上記勧告Ｘ４３１に定義されるよ
うな時間多重化である。

【０００７】コンピュータは一般に、少なくとも１つの
処理ユニットと、入出力プロセッサと、プロセッサに関
連するランダムアクセスメモリ及びリードオンリーメモ
リと、入出力コントローラとを含み、これらの要素全体
がホストシステムを形成する。一般に複数の周辺装置が
ホストシステムと協働し、周辺装置は例えばユーザとの
データ通信を援助するディスクメモリ又は入出力周辺装
置（例えばスクリーン端末、プリンタ等）であり、これ
らの周辺装置の各々は対応する周辺コントローラに関連
する。

【０００８】（周辺装置以外の）全上記構成要素は標準
化された寸法を有する１組のボードに配置されている。これらのボードは一般に、種々のプロセッサ間の通信、
種々のボード間のデータ移送及びボードへの給電を確保
する並列型の同一バスに接続されている。

【０００９】現在、一般に使用されているバスの一例は
Ｉｎｔｅｌ社の登録商標であるＭＵＬＴＩＢＵＳ　　Ｉ
Ｉと呼称されるものである。このようなバスのアーキテ
クチャはＩＥＥＥ　　１２９６規格に従う標準化並列型
の主バスの周囲に構造化される。この主バスをＰＳＢと
表す。

【００１０】コンピュータネットワークの普及に伴い、
コンピュータ端末数は増加する。従って、コンピュータ
の処理ユニットの負荷を減らすためにプログラム化され
た通信コントローラの開発が必要になった。このような
コントローラは、種々の端末によりコンピュータが接続
された遠隔通信ネットワークに送信されるメッセージを
管理すると共に、ネットワーク上の端末から送られるメ
ッセージを管理する。通例、このような通信コントロー
ラは１つ以上のメモリに接続されたマイクロプロセッサ
の周囲に構築され、該マイクロプロセッサはコンピュー
タの種々の構成要素に共通のバスとネットワーク伝送路
とを管理することが可能であり且つ（マイクロプロセッ
サに関連するメモリで）メッセージキューを構成するた
めの機能を有する専用モジュールを含む（中心処理ユニ
ットの基本プログラムよりも単純な）基本プログラムを
有する。このプログラムはさらに、多数のプロセスを同
時に実行できなければならず、このために、多数の割り
込みを迅速に発生しなければならないので、マイクロプ
ロセッサのコンテキストを変更するための高性能メカニ
ズムと重複割り込みレベルが必要である。通信ソフトウ
ェアと呼称されるこのようなプログラムは、例えばＢＵ
ＬＬ社のＤＮ−７ＸＸＸシリーズの製品及び同社のＤＰ
Ｓ−７０００コンピュータシリーズのＣＮＳ−Ａ０及び
ＣＮＳ−Ａ１製品で使用されているＣＮＳと呼称される
プログラムである。

【００１１】コンピュータがＭＵＬＴＩＢＵＳ　　ＩＩ
型のバスを含む場合、通信プロセッサは該バスに接続さ
れる。プロセッサは例えばコンピュータの他の機能構成
要素とメッセージモードで通信するＭＰＣ　　８２３０
９型（ＩＮＴＥＲ社製）のコプロセッサを介してＰＳＢ
バスに接続されたボードに配置される。

【００１２】

【発明が解決しようとする課題】Ｓ０型インタフェース
はさらに新型であるので、ＭＵＬＴＩＢＵＳ　　ＩＩに
接続され且つこれらのインタフェースの１以上を管理す
る通信コントローラは実際には存在しないという問題が
ある。

【００１３】本発明は、バスに関連する少なくとも１つ
のホストシステムと、Ｓ０型リンクを介して相互に接続
された複数の端末とで使用するための通信コントローラ
を提供するものである。

【００１４】

【課題を解決するための手段】本発明のコントローラは
、リンクのチャネルの各々への多数のフレームの転送を
、リンクのデータ転送速度に整合するデータ転送速度で
同時に処理することができる。通信コントローラは少な
くとも１つのホストシステムに関連するバスと、所定の
プロトコルに従って管理され且つ少なくとも１つの伝送
路により支持されたｎ個のデータチャネルを含む少なく
とも１つの時間多重化ディジタルリンクを介して相互に
接続された、少なくとも１つのネットワーク（ＲＥ１−
ＲＥ２）の複数の端末との間に接続されている。通信コ
ントローラは、バスに接続されており、リンクの全チャ
ネルを通るフレームの転送を管理及び実施するベースユ
ニットと、ベースユニット及び伝送路に接続されており
、種々のデータチャネルの時間多重化及び多重分離を確
保し、データをネットワークに送信又はネットワークか
らデータを受信するための周辺ユニットとを備えている
。ベースユニットは、ホストからネットワーク及びネッ
トワークからホストへフレームを転送するためのフレー
ム転送コマンド用プロセッサであって、バスに接続され
ており、転送以前にフレームを格納するための第１のメ
モリに関連しており、フレームに割り当てられる種々の
チャネルへのフレームの転送を管理するための第１のプ
ロセッサと、第１のプロセッサと通信し、第１のメモリ
から周辺部分、次いでネットワークへ、及び逆方向にチ
ャネル毎にフレームの各々を転送するための第２のプロ
セッサとを含んでおり、前記周辺ユニットは、第２のプ
ロセッサにより制御され且つ伝送路に接続されており、
第１のメモリから又は第１のメモリへ送信される各フレ
ームからのデータをバッファ毎に受信し、送信又は受信
後にデータの多重化又は多重分離を確保するチャネル全
体のカプラを含む。

【００１５】

【実施例】以下、添付図面に関して本発明をより詳細に
説明する。

【００１６】図１によると、データ処理システムＯＲＤ
は種々の型のｋ個のリンクを介して種々の型のｋ個のネ
ットワークＲＥ１，ＲＥ２，．．．，ＲＥｋの集合に接
続されている。システムＯＲＤの構造は意図的に単純に
してあり、セントラルシステムを構成するホストシステ
ムＨＯＳＴと、ホストからこれらのネットワークへ及び
逆へのフレームの転送を管理及び実行するネットワーク
リンク集信装置ＣＯＮＣとを備える。この集信装置はネ
ットワークライン集信装置とも呼称される。集信装置Ｃ
ＯＮＣはＨＯＳＴ以外のホスト、例えば図１の破線で示
すホストＨＯＳＴＢもネットワークＲＥ１〜ＲＥｋに接
続できることに留意されたい。

【００１７】集信装置ＣＯＮＣは、集信装置ＣＯＮＣを
管理し、特に、集信装置ＣＯＮＣを構成するボードの各
々に関連する全プログラム及びマイクロプログラムをそ
の初期化時に内部にロードするセントラルユニットＳＣ
ＯＭと、好ましくはＭＵＬＴＩＢＵＳ　　ＩＩ型のバス
ＰＢＳと、集信装置ＣＯＮＣ（従ってＨＯＳＴ）を種々
のネットワークＲＥｋに接続することが可能な通信コン
トローラアセンブリＣＣＲとを備える。通信コントロー
ラアセンブリは本実施例ではＳ０型通信リンクを各々使
用して２つのＩＳＤＮネットワークＲＥ１−ＲＥ２に接
続することが可能な本発明の通信コントローラＣＣＳを
備える。

【００１８】集信装置ＣＯＮＣはここでは２つのネット
ワークＲＥ１−ＲＥ２の他の端末と通信する２つのネッ
トワークＲＥ１−ＲＥ２の端末とみなされる。

【００１９】ホストは、コプロセッサＭＰＣ　　８２３
０９を介してバスＰＢＳに直接、又は特に複数のホスト
が集信装置ＣＯＮＣに接続される場合には中心通信カプ
ラＣＣＣを介して接続され得る（図１中、ＣＣＣは破線
で示す）。

【００２０】ホストＨＯＳＴからネットワークＲＥ１−
ＲＥ２に向けられるフレームは、バスＰＳＢを介して通
信コントローラＣＣＳに到達する。通信コントローラＣ
ＣＳはフレームの各々を複数のデータバッファに分割し
、２つのＳ０型リンクの種々のデータチャネルを通って
フレームのこの集合を管理及び転送する。これらのデー
タチャネルはコントローラＣＣＳにより時間多重化され
る。即ち、コントローラＣＣＳはホストＨＯＳＴから両
方のＳ０型リンクに送信されるフレームを多重化する。従って、機能的観点からみて以下の文中では、これらの
２つのＳ０型リンクが第１のリンクはＢ型チャネルＢ１
及びＢ２とＤ型チャネルＤ１、第２のリンクはＢ型チャ
ネルＢ３及びＢ４とＤ型チャネルＤ２を有する単一リン
クとして挙動するものとみなす。分かりやすくするため
に、以下の文中ではチャネルＢ１，Ｂ２，Ｄ１，Ｂ３，
Ｂ４，Ｄ２を夫々Ｃ１〜Ｃ６と表記する。

【００２１】図２及び図３によると、本発明の通信コン
トローラＣＣＳは図２に示すようにベースユニットＢＡ
と周辺ユニットＰＥＲとを備える。

【００２２】ベースユニットＢＡは、例えばＭＰＣ　　
８２３０９（上記参照）により構成されるＩＥＥＥ　　
Ｐ　　１２９６規格により定義されるＭＵＬＴＩＢＵＳ
ＩＩ型のバスＰＢＳとのインタフェースＩＦ１と、４メ
ガバイトの容量を有する第１のランダムアクセスメモリ
ＭＶ１に関連するＭＯＴＯＲＯＬＡ社の６８０３０型の
第１のマイクロプロセッサＭＰ１と、５１２キロバイト
の記憶容量を有する第２のランダムアクセスメモリＭＶ
２に関連し、マスタモードで動作する第２のマイクロプ
ロセッサＭＰ２と、第１及び第２のマイクロプロセッサ
ＭＰ１及びＭＰ２の間の対話を可能にし、第１のマイク
ロプロセッサＭＰ１の内部バスＢＩ１を通る信号と、第
２のマイクロプロセッサＭＰ２の内部バスＢＩ２を通る
信号との物理的整合を可能にするインタフェースＩＦ２
とを備える。

【００２３】周辺ユニットＰＥＲは、ベースユニットＢ
Ａの第２のマイクロプロセッサＭＰ２により制御される
カプラＣＯと、第１のネットワークＲＥ１及び第２のネ
ットワークＲＥ２との第１及び第２の物理的接続装置Ａ
ＤＳ１及びＡＤＳ２とを備える。

【００２４】カプラＣＯは実際には２つの同形のカプラ
ＣＯ１及びＣＯ２から構成され、これらのカプラは、本
発明の通信コントローラの実施例によると、ＭＯＴＯＲ
ＯＬＡ社の６８３０２マイクロコントローラの周辺部分
に各々属する３つの直列通信コントローラにより形成さ
れる。（周知のように、６８３０２マイクロコントロー
ラは実際に６８０００マイクロプロセッサと直列通信コ
ントローラから形成される周辺部分との組み合わせによ
り形成される）。即ち、コントローラＣＯ２は６８００
０マイクロプロセッサがＭＰ２に他ならない６８３０２
マイクロコントローラの３つの直列通信コントローラＳ
ＣＣ４，ＳＣＣ５，ＳＣＣ６（図３参照）により形成さ
れ、コントローラＣＯ１は６８０００マイクロプロセッ
サを使用しない第２の６８３０２マイクロコントローラ
の３つの直列通信コントローラＳＣＣ１，ＳＣＣ２，Ｓ
ＣＣ３から形成される周辺部分を構成する。

【００２５】図３に示すように、カプラＣＯ１はトラン
シーバ回路ＴＣと変圧器ＴＲとにより形成される物理的
接続装置ＡＤＳ２を介してネットワークＲＥ１、即ち電
話線ＬＥ１及びＬＲ１に接続されている。Ｓ０型トラン
シーバはＭＯＴＯＲＯＬＡ社のＭＣ１４５４７４型の回
路である。

【００２６】カプラＣＯ１はＩＤＬ（Ｉｎｔｅｒｃｈｉ
ｐ　　ｄａｔａ　　ｌｉｎｋ）として知られるインタフ
ェースを介してトランシーバＴＣに接続されている。

【００２７】通信コントローラＣＣＳのオペレーション
の概要を以下に述べる。

【００２８】第１のプロセッサＭＰ１は、ホストＨＯＳ
ＴからネットワークＲＥ１又はＲＥ２のいずれかに向け
られるフレームの転送を制御する。即ち、該プロセッサ
はバスＰＳＢからフレームを受け取り、フレームが実際
に上記２つのネットワークのいずれかに転送されている
間に、ランダムアクセスメモリＭＶ１にこれらのフレー
ムを格納する。一方、該プロセッサはこれらの２つのネ
ットワークのいずれかからのフレームを、バスＰＳＢを
介してホストＨＯＳＴに送る前にランダムアクセスメモ
リＭＶ１で受信する。第１のプロセッサはフレームの各
々をＢＦ１，ＢＦ２，．．．，ＢＦｎのような複数のバ
ッファに分割する。ＭＰ１はランダムアクセスメモリＭ
Ｖ１において全く任意の物理的ロケーションをバッファ
の各々に割り当てる。データチャネルＣ１〜Ｃ６（上記
参照）の１つが使用可能になるや否や、第１のプロセッ
サはランダムアクセスメモリＭＶ１からカプラＣＯ１、
次いで適当なチャネル（例えばＣ１）の内部バスＢＩ１
，ＢＩ２及びインタフェースＩＦ２を介してネットワー
クＲＥ１又はＲＥ２に該当フレームを転送するように第
２のプロセッサＭＰ２に要求する。当然のことながら、
第１のプロセッサＭＰ１はフレームの各々、チャネルＣ
１〜Ｃ６の各々について同様に進行する。換言するなら
、第１のプロセッサＭＰ１は、送信及び受信の両方のた
めに、各１つに割り当てられる種々のチャネルＣ１〜Ｃ
６を介してＰＳＢ又は２つのネットワークＲＥ１−ＲＥ
２の一方から受け取るフレームの各々の転送を管理する
。当然のことながら、受信時にはＭＶ１における物理的
ロケーションは同様にＭＰ１により各フレームの種々の
バッファＢＦ１１，ＢＦ１２，．．．，ＢＦｍによりラ
ンダムに割り当てられ、これらのロケーションはＢＦ１
．．．ＢＦｎに割り当てられるロケーションと異なる。送信時に、第１のプロセッサＭＰ１から送信要求を受信
した第２のマイクロコントローラＭＰ２は、該当バッフ
ァに割り当てられたチャネルを介して第１のメモリＭＶ
１から周辺部分ＰＥＲまで該当フレームをバッファ毎に
転送する。

【００２９】受信時に、ＭＰ２は適当なチャネルを介し
て２つのネットワークＲＥ１−ＲＥ２の一方から到来す
るフレームを周辺部分からＭＶ１までバッファ毎に転送
する。

【００３０】周辺部分ＰＥＲは例えば第１のカプラＣＯ
１を介して該当フレームのバッファをＭＶ１で探索し、
送信済みのフレームに割り当てられるチャネルに関連す
る直列通信コントローラＳＣＣ１を介してネットワーク
ＲＥ１又はＲＥ２に転送する。受信時に、ＭＰ２は適切
なチャネルを介して周辺部分からＭＶ１にバッファ毎に
転送を実施する。ここに記載する本発明の好適実施例に
よると、直列通信コントローラＳＣＣ１は送信時及び受
信時の両方で同時に最大８個のバッファを管理すること
ができる。このコントローラはメモリＭＶ１からの場合
は並列、ネットワークＲＥ１−ＲＥ２からの場合は直列
にバッファを受け取る。必要に応じてコントローラはバ
ッファを直列化又は非直列化する。カプラＣＯ１は種々
の直列通信コントローラＳＣＣ１〜ＳＣＣ６により受信
されるデータを多重化又は多重分離する。実際に、カプ
ラＣＯ１は複数のフレーム、より厳密には複数のフレー
ムに対応する複数組のバッファをコントローラの各々で
同時に受信する。

【００３１】第１及び第２のプロセッサＭＰ１及びＭＰ
２は通信プログラムＣＮＳ（上記参照）及びマイクロプ
ログラムＡＭＬからの命令に応じてその作業を実施する
。

【００３２】通信コントローラＣＣＳにスイッチを入れ
ると、集信装置ＣＯＮＣのディスクメモリＭＤに格納さ
れている通信プログラムＣＮＳ及びマイクロプログラム
ＡＭＬはランダムアクセスメモリＭＶ１及びＭＶ２の各
々に夫々ロードされる。このローディングはバスＰＳＢ
を介して実施される。当然のことながら、このローディ
ングは通信コントローラＣＣＳに対応するボードが初期
化されてから実施される。この初期化はベースユニット
に搭載されたＰＲＯＭ型のプログラマブルメモリ（簡単
にするために図１及び図２には図示せず）に格納された
マイクロプログラムプログラムの制御下に実施される。

【００３３】通信プログラムは実際に通信コントローラ
ＣＣＳのオペレーティングシステムである。このプログ
ラムはホストＨＯＳＴと、より具体的にはチャネルＣ１
〜Ｃ６へフレームの各々を転送するように構成されたマ
イクロプログラムＡＭＬとの間のリンクを編成する。

【００３４】さて、通信プログラムＣＮＳとマイクロプ
ログラムＡＭＬとの間のリンクの概略図である図４につ
いて考察する。

【００３５】マイクロプログラムＡＭＬは中核ＮＹ、通
信プログラムＣＮＳとマイクロプログラムＡＭＬとの間
の対話のための通信インタフェースＩＣ、及び複数のマ
イクロプログラムモジュール（タスクに同じ）ＴＣ０，
ＴＣ１，ＴＣ２，．．．，ＴＣ７を含む。マイクロプロ
グラムモジュールＴＣ１〜ＴＣ６は夫々上記チャネルＣ
１〜Ｃ６に対応する。従って、これらのモジュールはメ
モリＭＶ１から周辺部分ＰＥＲ及びその逆方向にこれら
のチャネルの各々に割り当てられるフレームを転送する
ように構成されている。タスクＴＣ０及びＴＣ７はコン
トローラＣＣＳを担持するボードに固有である。即ち、
タスクＴＣ７はＩＳＤＮチャネルＣ１〜Ｃ６を構成する
ように機能する。従って、例えば夫々ＳＣＣ１及びＳＣ
Ｃ２により処理される２つの６４ｋｂｐｓのチャネルＣ
１及びＣ２の各々を使用する代わりに、コントローラＳ
ＣＣ１のみ（このときＳＣＣ２は非活動状態である）に
より処理されるただ１つの１２８ｋｂｐｓチャネルＣ１
＋Ｃ２を使用することが望ましい。従って、ＴＣ７は必
要に応じてこのような構成を実行するように構成される
。ＴＣ６の役割については後述する。

【００３６】１つのチャネルに対応する各タスクはその
他のチャネルから独立したタスクである。タスクのシー
ケンスは中核ＮＹにより実時間で編成される。

【００３７】メモリＭＶ１に搭載された通信ソフトウェ
アからコマンドを受け取るマイクロプログラムＡＭＬは
、このソフトウェアにより独立した８個のタスクの集合
としてみなされる。しかしながら、タスクＴＣ０〜ＴＣ
７は中核ＮＹの指令下に同時に機能し得る。従って、こ
れらのタスクの各々は中核ＮＹとの直接リンクを有する
が、その他とのリンクはもたない。

【００３８】マイクロプログラムモジュールＩＣはプロ
グラムＣＮＳとのインタフェースを管理する。該モジュ
ールはＣＮＳプログラムからの要求を受け取り、種々の
チャネルに対応する種々のタスクを実行するようにこれ
らの要求を該タスクにルーチングする。対称的に、該モ
ジュールはプログラムＣＮＳに向けられタスクの各々に
対応するチャネルからの状態又はデータを転送するよう
に構成される。

【００３９】ベースユニットＢＡと周辺ユニットＰＥＲ
との間の交換は、コマンド記述子により定義される。コ
マンド記述子は所与のフレームに対応し、このフレーム
で達成すべきオペレーションを定義する（下記参照）。

【００４０】コマンド記述子は通信プログラムＣＮＳに
より決定される任意のロケーションをメモリＭＶ１で占
有する。これらのロケーションの物理的アドレス及び対
応するロケーションそれ自体はこれらのコマンド記述子
に関連するフレームが解放されるまで（送信の場合は完
全に送信されるまで、受信の場合は完全に受信されるま
で）解放される。従って、コマンド記述子ＣＯＭ１はフ
レームＴＲ１に対応し（図６参照）、コマンド記述子Ｃ
ＯＭ２はフレームＴＲ２に対応し、コマンド記述子ＣＯ
Ｍ３はフレームＴＲ３に対応し、以下同様である。

【００４１】所与のチャネルＣ１〜Ｃ６で、コマンド記
述子は連鎖ポインタを介して相互に連鎖される。換言す
るなら、コマンド記述子ＣＯＭ１は連鎖ポインタＰＣ１
により記述子ＣＯＭ２に連鎖され、コマンド記述子ＣＯ
Ｍ２は連鎖ポインタＰＣ２によりコマンド記述子ＣＯＭ
３に連鎖される。連鎖ポインタは連鎖ポインタを含む記
述子に後続するコマンド記述子により占有される論理ア
ドレスに他ならない。従って、連鎖ポインタＰＣ１はコ
マンド記述子ＣＯＭ２の論理アドレスを指示し、連鎖ポ
インタＰＣ２はコマンド記述子ＣＯＭ３の論理アドレス
を指示し、以下同様である。

【００４２】周知のようにフレームは複数のデータパケ
ット即ちバッファから構成される。本実施例において、
各バッファは最大２００バイト（８ビットバイト）を有
する。例えば、フレームＴＲ１は（同じく図６参照）バ
ッファＢＦ１，ＢＦ２，．．．，ＢＦｎを有する。同様
に、フレームＴＲ１１はバッファＢＦ１１〜ＢＦｍから
構成される。各バッファはバッファ記述子により定義さ
れるメモリ中の特定の物理的ロケーションに関連する。即ち、バッファ記述子ＤＢ１〜ＤＢｎはバッファＢＦ１
〜ＢＦｎに対応する。同様に、バッファ記述子ＤＢ１１
〜ＤＢｍはバッファＢＦ１１〜ＢＦｍに対応する。当然
のことながら、バッファ記述子はそれらが配置されるメ
モリＭＶ１において、関連するバッファと異なる物理的
ロケーションを占める。即ち、ＤＢ１はバッファＢＦ１
と異なるロケーションをメモリ中で占め、他についても
同様である。

【００４３】更に、用語の誤用により当業者はメモリＭ
Ｖ１でバッファに割り当てられる物理的ロケーションと
同一の名称をバッファに割り当てる。即ち、例えばＢＦ
１はバッファ即ちデータパケットと、該バッファがメモ
リＭＶ１中で格納される物理的ロケーションとを表す。従って、容器と内容とが同一の名称を有する。コマンド
記述子とバッファ記述子についても同様である。

【００４４】各コマンド記述子はフレームの第１のデー
タパケットに対応する第１の物理的バッファの記述子に
向かうポインタを有する。従って、コマンド記述子ＣＯ
Ｍ１はバッファ記述子ＤＢ１のアドレス、即ちメモリＭ
Ｖ１中でこの記述子により占められる物理的ロケーショ
ンのアドレスを定義するポインタＰＢ１を含む。同様に
、コマンド記述子ＣＯＭ２は、バッファ記述子ＤＢ１１
の物理的ロケーションを定義するポインタＰＢ２を含む
。

【００４５】各バッファ記述子は後続バッファ記述子に
向かうポインタを含む。従って、バッファ記述子ＤＢ１
はアドレス、即ちバッファ記述子ＤＢ２により占有され
る物理的ロケーションを定義するポインタＰＣＢ１を含
む。このポインタはＰＣＢ１により表される。

【００４６】従って、コマンド記述子（例えばＣＯＭ１
〜ＣＯＭ３）は以下の要素を含む。

【００４７】−他のコマンド記述子に向かう連鎖ポイン
タ、例えばＰＣ１，ＰＣ２等。このポインタは通信イン
タフェースＩＣにより使用されるように構成され、記述
子のヘッドに位置する。

【００４８】−第１の物理的バッファの記述子に向かう
ポインタ、例えばＰＢ１，ＰＢ２等。

【００４９】−物理的バッファチェーンで有効なデータ
の合計バイト数、即ちバッファチェーンＢＦ１，ＢＦ２
〜ＢＦｎ又はＢＦ１１〜ＢＦｍ等により形成されるフレ
ームに含まれる合計バイト数。

【００５０】−第１の物理的バッファにおいてデータの
実際の始端を指示する指数、即ち例えばメモリＭＶ１に
おける第１の物理的バッファＢＦ１中のデータの始端の
物理的アドレス。

【００５１】−コマンドが即時コマンドであるか否かを
定義するインジケータ。即時コマンドはネットワークに
転送すべき又はネットワークからのデータパケットを使
用する必要のないコマンドである。これらの即時コマン
ドはフレームがＣＰＵに完全に送受信されるや否や、例
えば受信時にはチャネルを起動するためのコマンド、受
信時にこの同一チャネルを非活動化するためのコマンド
となり得る。

【００５２】−コマンドの実行結果、即ちコマンドが正
確に実行されたか否かを示す状態フィールド。

【００５３】−コマンドコードを含むコマンドビットフ
ィールド。以下に定義するような数種の型のコマンドが
存在し、これらのコマンドには特定のコードが対応する
。

【００５４】上記即時コマンド（受信時のチャネルの起
動及びチャネルの非活動化）以外に、他の２つの型のコ
マンド、即ちデータ送信コマンドと、何らかの理由でチ
ャネルを通る送信を停止すべき場合に使用されるデータ
送信に関するパージコマンドとが存在する。このパージ
コマンドは直接コマンドである。

【００５５】コマンド記述子のフォーマットは、通信コ
ントローラＣＣＳを担持するボードの初期化時に定義さ
れ、タスクＴＣ０即ちチャネルＣ０に対応するマイクロ
プログラムモジュールにより定義される。通信コントロ
ーラＣＣＳの初期化後、このフォーマットが定義される
と、コマンド記述子のフォーマットは不変である。

【００５６】ＤＢ１〜ＤＢｎ又はＤＢ１１〜ＤＢｍのよ
うなバッファ記述子のフォーマットは通信プログラムＣ
ＮＳにより定義される。該フォーマットは以下の要素を
含む。

【００５７】−次のバッファ記述子に向かう連鎖ポイン
タ、例えば連鎖ポインタＰＣＢ１。このポインタは対応
するバッファ記述子即ちＤＢ２のメモリロケーションを
定義する論理アドレスである。

【００５８】−バッファＢＦ１の開始によりメモリ内で
占められる物理的ロケーションを定義する開始指数。同
様に、バッファ記述子ＤＢ２はバッファＢＦ２によりメ
モリ内で占められる物理的ロケーションの開始を定義す
る開始指数を含む。

【００５９】開始指数は次のように得られる。

【００６０】例えばバッファＢＦ２（他のバッファにつ
いても同様）によりメモリＭＶ１内で占有される物理的
ロケーションを定義するアドレスは、バッファＢＦ２の
物理的アドレスとしても定義することができ、関連する
記述子ＤＢ２に含まれるこの同一のバッファのポインタ
ＰＢＦ２により定義される論理アドレスに、プログラム
値Δ１を加えることにより得られる。従って、Ｉ２がＢ
Ｆ２の開始指数であるならば、Ｉ２＝ＰＢＦ２＋Δ１と
表すことができる。

【００６１】−対応する物理的バッファにより占められ
る物理的ロケーションの終端を定義する指数。従って、
ＤＢ１はバッファＢＦ１の終端の物理的ロケーションを
定義する指数を含む。

【００６２】−対応するバッファのバイト数の合計寸法
。従って、ＤＢ１はバッファＢＦ１に含まれる合計デー
タバイト数を含む。

【００６３】コマンド記述子及びバッファ記述子の場合
と全く同様に全論理アドレスは同様に物理的アドレスで
ある。

【００６４】第１のメモリＭＶ１は同様にＦＩＦＯメモ
リ原理に従って動作する複数のメモリゾーンを含む。こ
れらのメモリゾーンは通信プログラムＣＮＳにより定義
される。ＭＶ１は実際に３つのＦＩＦＯメモリゾーン、
即ちＦＧ，ＦＲＥＣ，ＦＲＥＰを含む。これらのＦＩＦ
Ｏメモリゾーンの各々は所定数、即ちｐ個のエレメント
を含む。各エレメントはコマンド記述子のアドレスと、
この記述子により定義されるコマンドに対応するチャネ
ル番号とを含む。各ＦＩＦＯメモリゾーンのＣＮＳプロ
グラムはこうして、このメモリゾーンの開始アドレスと
、ヘッドエレメントの指数、即ちヘッドエレメントのア
ドレスと、テールエレメントの指数、即ちテールエレメ
ントのアドレスと、ＦＩＦＯメモリゾーンに含まれるエ
レメント数とを定義する。従って、例えばＦＩＦＯメモ
リゾーンＦＧはｐ個のエレメントＥ１，Ｅ２，Ｅ３，．
．．，Ｅｐ（図８参照）を含む。従って、ＣＮＳプログ
ラムはＦＩＦＯゾーンＦＧの開始アドレスＤＥＢ、ヘッ
ドエレメントＥ１の指数、テールエレメントＥｐの指数
及びエレメント数ｐを定義する。同一数ｐのエレメント
を含むＦＩＦＯメモリゾーンＦＲＥＣ及びＦＲＥＰにつ
いても明らかに同様のことがいえる。エレメントＥ１は
従って、コマンド記述子ＣＯＭ１のアドレスと、この記
述子により定義されるコマンドに対応するチャネル、例
えばチャネルＣ１とを含む。エレメントＥ２はコマンド
記述子ＣＯＭ２のアドレスと、対応するチャネル（この
場合Ｃ１、上記参照）のアドレスとを含む。エレメント
Ｅ３はコマンド記述子ＣＯＭ３のアドレスと、対応する
チャネル即ちＣ１，．．．のアドレスとを含み、以下、
エレメントＥ３〜ＥＰについても同様である。

【００６５】第２のメモリＭＶ２はさらに、上記マイク
ロプログラムセット以外に、データチャネル即ちＣ１〜
Ｃ６の数に等しい所定数のＦＩＦＯメモリゾーンを含む
。即ち、該メモリは６個のＦＩＦＯメモリゾーンＦＣ１
，ＦＣ２，．．．，ＦＣ６（図８参照）を含む。

【００６６】各ＦＩＦＯ、ＦＣ１〜ＦＣ６は、関連する
チャネルに対応するコマンド記述子のアドレスと、この
チャネルの番号とを含む。即ち、ＦＩＦＯ　　ＦＣ１は
コマンド記述子ＣＯＭ１のアドレスと、このコマンド記
述子に対応するチャネル番号即ちチャネルＣ１を含み、
更にＣＯＭ２のアドレスとチャネル番号Ｃ１を含み、以
下同様である。

【００６７】ＦＩＦＯ　　ＦＣ１〜ＦＣ６の各々に含ま
れる上記のような情報は、本発明の通信コントローラＣ
ＣＳのオペレーションに関して後述するような条件下で
ＭＶ１のＦＩＦＯメモリＦＧから該当ＦＩＦＯに転送さ
れる。更に、ＦＩＦＯ　　ＦＣ１〜ＦＣ６の各々に含ま
れる情報は、後述するような条件下で直列通信コントロ
ーラＳＣＣ１〜ＳＣＣ６に転送される。

【００６８】図５及び図６について説明すると、図５は
、タスクＴＣ１〜ＴＣ６の各々の実行時に実施されるオ
ペレーションＯＰ１〜ＯＰ５の概略フローチャートであ
る。オペレーションＯＰ１は中核ＮＹにより実施される
タスクの初期化オペレーションである。オペレーション
ＯＰ１に続くオペレーションＯＰ２はタスクＴＣ１（Ｔ
Ｃ１〜ＴＣ６）により実施され得る手順の各々、即ちフ
レーム送信手順、フレーム受信手順、又は対応するチャ
ネルの起動もしくは非活動化手順を設定することができ
る。このオペレーションにおいて、タスクは送信要求があっ
た場合はＣＮＳプログラムコマンドを処理するための手
順のアドレスを探索し、ネットワークＲＥ１−ＲＥ２か
らフレームを受信する必要があるときはプロセッサＭＰ
１の割り込みにより誘導される作用を処理する手順のア
ドレスを探索する。

【００６９】オペレーションＯＰ３時にタスクは事象を
待ち受ける。この事象は例えばプログラムがフレームを
ネットワークに送信しようとする場合はＣＮＳプログラ
ムコマンドであり、ネットワークからフレームを受信し
ようとする場合はマイクロプロセッサＭＰ２の割り込み
であり得る。前者の場合（ＣＮＳプログラムコマンド）
、事象ＥＶ０を処理する。後者の場合、事象ＥＶ１を処
理する。事象ＥＶ０又はＥＶ１がどのように生じるかに
ついては、図６、図７、図８、図９、図１０及び図１１
に関する以下の説明に示す。

【００７０】オペレーションＯＰ４又はＯＰ５のいずれ
かが終了したらオペレーションＯＰ３に戻る。

【００７１】メモリＭＶ２はさらに、各タスクＴＣ１〜
ＴＣ６の記述テーブルＴＤＴを含む。この記述テーブル
はタスクＴＣ１〜ＴＣ６の１つが開始される毎に動的に
生成され、即ち中核ＮＹがタスクＴＣ１〜ＴＣ６の１つ
を要求する毎に設定される。ＴＤＴは以下の４つの主要
部分を含む。

【００７２】−部分ＰＲＣＨ：　　この部分はチャネル
で使用されるプロトコルを定義する。通信プロトコルは
ネットワークの種々の端末とのアクセス規則、即ち端末
間の対話を管理する規則により構成されることを想起さ
れたい。プロトコルは階層化することなくこれらの端末
間の対話を順序付ける。種々の型のプロトコルが知られ
ている。最も広く使用されているプロトコルは、１９８
０年１１月発行ＣＣＩＣＣ勧告Ｘ２５，Ｙｅｌｌｏｗ　
　Ｂｏｏｋ，　　Ｖｏｌ．　　ＸＩＩＩ．２及びＩｎｔ
ｅｒｎａｔｉｏｎａｌ　　Ｓｔａｄａｒｄｉｚａｔｉｏ
ｎ　　Ｏｒｇａｎｉｓａｔｉｏｎ（ＩＳＯ）によりＩＳ
３３０９−２，ＩＳ４３３５，ＩＳ６１５９及び６２５
８の名称で定義される国際規格に従って標準化されたＨ
ＤＬＣ（Ｈｉｇｈ　　Ｌｅｖｅｌ　　Ｄａｔａ　　Ｌｉ
ｎｋ　　Ｃｏｎｔｒｏｌ）プロトコルである。このＨＤ
ＬＣプロトコルは具体的にはネットワークＲＥ１及びＲ
Ｅ２で使用される。

【００７３】−部分ＣＥＶ０：　　この部分は事象ＥＶ
０を処理する手順のアドレスを含む。この部分は手順設
定オペレーションＯＰ２が実施される時に生成される。

【００７４】−部分ＣＥＶ１：　　この部分は事象ＥＶ
１を処理する手順のアドレスを含む。該部分はオペレー
ションＯＰ２が行われる時に生成される。

【００７５】−部分ＰＣＡ：　　この部分はフレームの
バッファを管理するためにタスクＴＣ１に必要な情報を
含む。該部分はより具体的には直列通信コントローラの
各々が割り込みなしに送信可能なバッファの数（本実施
例では８）を含む。

【００７６】各直列通信コントローラＳＣＣ１〜ＳＣＣ
６は割り込みなしに送信され得るバッファの最大数に等
しい数即ち８個のバッファ記述子を含む。即ち、直列通
信コントローラＳＣＣ１はバッファ記述子ＤＢＣ１，Ｄ
ＢＣ２〜ＤＢＣ８を含む。他の直列通信コントローラＳ
ＣＣ２〜ＳＣＣ６についても同様である。

【００７７】バッファ記述子ＤＢＣ１〜ＤＢＣ８の各々
は、対応するチャネルのタスク即ちＴＣ１により処理さ
れるコマンド記述子に対応するＭＶ１に含まれるバッフ
ァ記述子のアドレスを含む。従ってバッファ記述子ＤＢ
Ｃ１は、コマンドがチャネルＣ１に関連するタスクＴＣ
１により実行されるようなコマンド記述子ＣＯＭ１に対
応するバッファ記述子ＤＢ１のアドレスを含む。更に、
直列通信コントローラＳＣＣ２の第１のコマンド記述子
は、コマンドがチャネルＣ２に対応するタスクＴＣ２に
より処理されるようなコマンド記述子に対応する第１の
バッファ記述子のアドレスを含む。

【００７８】種々の直列通信コントローラのバッファ記
述子の各々は、更に、対応するバッファ中に含まれるバ
イト数を含む。従って、バッファ記述子ＤＢＣ１はバッ
ファＢＦ１に含まれる情報バイト数を含む。

【００７９】メモリＭＶ１の各バッファに含まれるデー
タは、送信時にチャネルＣ１ではＳＣＣ１、チャネルＣ
２ではＳＣＣ２、以下同様の制御下にラインＬＥ１（又
はＬＥ２）を介して伝送される。

【００８０】通信コントローラＣＣＳの機能は図６、図
７、図８、図９、図１０及び図１１に関する以下の説明
で明示される。

【００８１】そこで、事象ＥＶ０について考察し、１０
個のバッファＢＦ１〜ＢＦ１０から構成されるフレーム
ＴＲ１をＣＣＳから送信することが要求されていると仮
定し、更に、このフレームはタスクＴＣ１の作用下で通
信チャネルＣ１により送信されると仮定する。フレーム
の送信は以下の連続する段階を含む。

【００８２】第１段階ＰＨ１：第１のプロセッサＭＰ１
は、時刻ｔ０（図１０）から通信ＣＮＳプログラムの命
令下にコマンド記述子ＣＯＭ１を生成する。このコマン
ド記述子に含まれる情報は、本発明の通信コントローラ
ＣＣＳを担持するボードが初期化されると、ＣＮＳプロ
グラムによりこの目的で生成された物理的ロケーション
をメモリＭＶ１内で占有する。従って、上述したように
、このコマンド記述子ＣＯＭ１には複数のバッファ記述
子ＤＢ１〜ＤＢ１０が対応し、これらのバッファ記述子
にはバッファＢＦ１〜ＢＦ１０が対応する。従ってバッ
ファ記述子は第１のプロセッサＭＰ１により生成される
。（バッファ記述子に確保される物理的ロケーションはＣ
ＣＳの初期化時のコマンド記述子の物理的ロケーション
と同様に生成される）。更に、フレームＴＲ１の１０個
のバッファに対応するバイトはバッファＢＦ１〜ＢＦ１
０に対応する物理的ロケーションの各々に格納される。コマンド記述子ＣＯＭ１に対応するバッファ記述子ＤＢ
１〜ＤＢ１０が生成されるや否や段階ＰＨ２に移る。

【００８３】段階ＰＨ２：ＣＮＳプログラムは、コマン
ド記述子ＣＯＭ１のアドレス及び対応するチャネル番号
（この場合チャネルＣ１の番号即ち１）を第１のエレメ
ントＥ１のＦＩＦＯＦＧに配置する。エレメントＥ１が
この情報により満たされると、第１のプロセッサＭＰ１
は時刻ｔ１で割り込みＩＴＲＥＱを第２のプロセッサＭ
Ｐ２に送信する。フレームＴＲ１の送信に関する限り、
通信プログラムＣＮＳは一時的にそのジョブを終了する
。こうして段階ＰＨ３に移る。

【００８４】段階ＰＨ３：この段階において、プロセッ
サＭＰ２により実行される命令は通信インターフェース
ＩＣの命令である。割り込みＩＴＲＥＱがＭＰ２により
受信されるや否やマイクロプロセッサＭＰ２はＦＩＦＯ
　　ＦＧのエレメントＥ１に含まれる情報をＦＩＦＯ　
　ＦＣ１に転送する。当然のことながら、任意のチャネ
ルＣ１〜Ｃ６に関連するコマンド記述子に対応するＭＶ
１のＦＩＦＯ　　ＦＧに含まれる情報を、ＭＶ１のＦＩ
ＦＯ　　ＦＧから６個のＭＶ２のＦＩＦＯのいずれにも
転送することができる。実際に、プロセッサＭＰ１はＣ
ＮＳプログラムの制御下にその関連するコマンド記述子
及びバッファ記述子により複数のフレームＴＲ２，ＴＲ
３等を同時に生成することができる。更に、所与のチャ
ネル、例えばチャネルＣ１では（他のチャネルについて
も当然同様であるが）、このチャネルＣ１に対応するＦ
ＩＦＯＦＣ１における対応するチャネル番号と同様に、
複数のコマンド記述子のアドレスを同時に転送すること
ができる。この情報をＦＩＦＯ　　ＦＣ１〜ＦＣ６に転
送するや否や、段階ＰＨ４に移る。

【００８５】段階ＰＨ４：通信インターフェースＩＣは
対応するタスクＴＣ１を知らせる。次に命令は、ＴＣ１
の命令下に第２のプロセッサＭＰ２により実施される。タスクＴＣ１はＦＣ１でコマンド記述子ＣＯＭ１のアド
レスを探索し、その後、メモリＭＶ１でコマンド記述子
自体を分析し、コマンドの種類、例えば送信か受信か、
即時コマンドか否かを調べる。タスクＴＣ１はこのコマ
ンド記述子でバッファ記述子ＤＢ１のアドレスを検出し
、このバッファ記述子で対応するバッファＢＦ１のアド
レスを探索する。タスクは次にこのバッファのアドレス
をＳＣＣ１のバッファ記述子ＤＢＣ１に配置する。タス
クは同様に、記述子ＤＢ１で検出するバッファＢＦ１に
対応するバイト数をこのバッファ記述子に配置する。タ
スクはこうしてバッファ記述子ＤＢ２〜ＤＢ６における
バッファＢＦ２〜ＢＦ６のアドレスを探索し続け、ＳＣ
Ｃ１のバッファ記述子ＤＢＣ２〜ＤＢＣ６にこの情報を
転送する。ＤＢＣ６が一杯になったら、タスクＴＣ１は
プロセッサＭＰ１に割り込み要求ＤＩＴＤＭＡを送る（
第６番目のバッファ記述子が一杯になると出されるこの
割り込み要求は、このタスクに対応するマイクロプログ
ラム中に用意される。第６番目のバッファ記述子が一杯
になってから割り込み要求を出すのは任意であり、第５
番目のバッファ等が一杯になっとから割り込み要求を出
すこともできる。即ち、この割り込み要求が他の任意のバッファ記述子Ｓ
ＣＣ１が一杯になってから実施され得ることは自明であ
る）。

【００８６】割り込み要求ＤＩＴＤＭＡが出されたにも
拘わらず、タスクＴＣ１はＤＢＣ７及びＤＢＣ８を充填
し続ける。時刻ｔ２で割り込み要求ＤＩＴＤＭＡが出さ
れたので、ＤＢＣ８が一杯になるや否や、第２のプロセ
ッサＭＰ２はＴＣ１の制御下に時刻ｔ３で送信要求ＤＭ
ＡＥＭをＳＣＣ１に送る。こうして段階ＰＨ５に移る。

【００８７】段階ＰＨ５：ＳＣＣ１はＭＶ１でバッファ
ＢＦ１〜ＢＦ８を探索し、これらのバッファをネットワ
ークＲＥ１〜ＲＥ２に向かって送信する。第６のバッフ
ァＢＦ６が送信し終わると、割り込み要求ＤＩＴＤＭＡ
に対応するＩＴＤＭＡと呼称される割り込みが送信され
る。この割り込みは時刻ｔ４で送信される。この時刻か
ら出発してＳＣＣ１が第７〜第８のバッファＢＦ７及び
ＢＦ８を送信し続ける間、タスクＴＣ１はバッファ記述
子ＤＢ９及びＤＢ１０で検出するバッファＢＦ９及びＢ
Ｆ１０のアドレスと、対応するバイト数とでＳＣＣ１の
バッファ記述子ＤＢＣ１及びＤＢＣ２を満たす。バッフ
ァ記述子ＤＢＣ２がこうして満たされると、タスクＴＣ
１は時刻ｔ５でフレーム終了割り込みＤＩＴＦＩＮを要
求する。最後のバイトＢＦ１０が送信されたら、第２の
プロセッサＭＰ２は時刻ｔｎで送信終了割り込みＩＴＦ
ＩＮを送信する。こうして段階ＰＨ６に移る。

【００８８】段階ＰＨ６：送信終了割り込みＩＴＦＩＮ
の直後、タスクＴＣ１はＦＩＦＯ　　ＦＣ１の内容即ち
コマンド記述子ＣＯＭ１のアドレスと対応するチャネル
Ｃ１の数とをＭＶ１のＦＩＦＯ　　ＦＲＥＰに送信する
。同時に、タスクはＭＶ１に含まれるコマンド記述子Ｃ
ＯＭ１にフレームの送信状態を送信する。実際に、コマ
ンド記述子にはこのために設けられたロケーションが存
在し、このロケーションは開始時即ちＣＮＳプログラム
がＣＯＭ１を生成する時（段階ＰＨ１参照）には空であ
る。

【００８９】これが一旦実施されると、タスクＴＣ１は
フレームＴＲ１の送信が終了したことを指示する信号を
第１のプロセッサＭＰ１に送り、この信号はＣＰＵＲＥ
Ｑと呼称され、時刻ｔｎ＋１で送信される。こうして段
階ＰＨ７に移る。

【００９０】段階ＰＨ７：タスクＴＣ１は次に他のコマ
ンド記述子のアドレス及び対応するチャネル番号が存在
するか否かをＦＣ１で探索する。もしそうであるならば
、別のフレーム例えばＴＲ２を送信するために段階ＰＨ
１に移る。そうでないならばオペレーションＯＰ３に移
り、即ち、タスクＴＣ１は事象待機位置に配置される。

【００９１】当然のことながら、他のタスクＴＣ２〜Ｔ
Ｃ６はタスクＴＣ１と平行して動作し得る。

【００９２】次に事象ＥＶ１について考察し、コントロ
ーラＣＣＳが１０個のバッファＢＦ１１〜ＢＦ２０を含
むフレームＴＲ１１をネットワークＲＥ１〜ＲＥ２から
受け取ると仮定する。更に、マイクロプロセッサＭＰ１
はＣＮＳプログラムの命令に応じて受信モードでチャネ
ルＣ１を起動させると仮定する。フレームＴＲ１１の受
信は以下の連続段階に従って行われる。

【００９３】段階ＰＨ１１：　　（時刻Ｔ０から出発）
チャネルＣ１に対応するタスク即ちＴＣ１はメモリＭＶ
１においてコマンド記述子のためにフリーロケーション
、次いでバッファ記述子のためにフリーロケーションを
割り当て、このフリーロケーションを占めるコマンド記
述子（ＣＯＭ１１と呼称する）に、第１のバッファ記述
子ＤＢ１１により占められる物理的ロケーションのアド
レスを配置し、次いで、全８個のバッファ記述子ＤＢ１
１〜ＤＢ１８を割り当てる。タスクＴＣ１はＤＢ１，Ｄ
Ｂ２等と同様にこれらのバッファ記述子を相互に連鎖す
る。タスクＣ１は同様に、バッファ記述子に各々対応す
る８個のバッファＢＦ１１〜ＢＦ１８を割り当てる。次
に、タスクはバッファＢＦ１６のアドレスがバッファ記
述子ＤＢＣ６に書き込まれると、割り込み要求ＤＩＴＤ
ＭＡ１（時刻Ｔ１）により、８個のバッファ記述子ＤＢ
Ｃ１１〜ＤＢＣ１８にバッファＢＦ１１〜ＢＦ１８の各
々のアドレスを配置する。バッファアドレスがＳＣＣ１
の全バッファ記述子に書き込まれると、タスクＴＣ１は
フレームＴＲ１１を受信する準備ができていることを割
り込みＰＲ（時刻Ｔ２）によりＳＣＣ１に指示する。こ
うして次段階ＰＨ１２に移る。

【００９４】段階ＰＨ１２：ネットワークＲＥ１−ＲＥ
２から受信された情報は、ネットワークに送信する端末
により送信され、ＳＣＣ１によりデコードされるフレー
ム終了割り込みがない限り、バッファＢＦ１１〜ＢＦ１
８の物理的ロケーションに直接転送される。バッファ記
述子ＤＢＣ６に対応する第６番目のバッファＢＦ１６が
一杯になったら、割り込みＩＴＤＭＡ１が送信される（
時刻Ｔ３）。次にバッファＤＢＣ１１〜ＤＢＣ１６を再初期化し、Ｍ
Ｖ１における空のバッファＢＦ１９〜ＢＦ２４の６個の
新しい物理的ロケーションに対応させる。

【００９５】こうして段階ＰＨ１３に移る。

【００９６】段階ＰＨ１３：第１０のバッファ（ＢＦ２
０）の受信中にフレーム終了割り込みＩＴＦＴＲが出さ
れる（時刻Ｔｎ）。タスクＴＣ１は受信したフレームの
状態をコマンド記述子ＣＯＭ１１に配置し、即ちこのフ
レームが適正に受信されたか否か、エラーがないかどう
か、このフレームに含まれる合計バイト数がいくつかを
指示する。こうして次段階ＰＨ１４に移る。

【００９７】段階ＰＨ１４：タスクＴＣ１は第１のメモ
リＭＶ１のＦＩＦＯ　　ＰＲＥＣにコマンド記述子ＣＯ
Ｍ１１のアドレスとこの記述子に対応するチャネル番号
即ち１を配置する。こうして段階ＰＨ１５に移る。

【００９８】段階ＰＨ１５：タスクＴＣ１は、未使用（
ＢＦ２１〜ＢＦ２４）であり且つ割り込みＩＴＤＭＡ１
後に生成された直列通信コントローラＳＣＣ１のバッフ
ァ記述子を解放する。該バッファ記述子が解放されるや
否や、プロセッサＭＰ２はフレームＴＲ１１の全体がＭ
Ｖ１のバッファに転送されたことを表す割り込みＣＰＵ
ＲＥＱを時刻Ｔｎ＋１で第１のプロセッサに送信する。フレームＴＲ１１はこうしてＣＮＳプログラムに委ねら
れる。

【００９９】他の変形例は特許請求の範囲に記載される
主旨及び範囲内で当業者に実現されよう。従って、以上
の記載は特許請求の範囲に記載する以外は本発明を制限
するものでない。

【図面の簡単な説明】

【図１】本発明の通信コントローラを有するコンピュー
タの概略ブロック図である。

【図２】本発明の通信コントローラの物理的構造のブロ
ック図である。

【図３】本発明の通信コントローラの周辺部分のブロッ
ク図である。

【図４】本発明の通信コントローラのプログラム及びマ
イクロプログラムの構造のブロック図である。

【図５ａ】ＬＳ０リンクのデータチャネルに割り当てら
れ、このチャネルを通ってフレーム転送を可能にするマ
イクロプログラムモジュールのオペレーションの概略フ
ローチャートである。

【図５ｂ】図５ａに示したフローチャートを有するマイ
クロプログラムモジュールの概略構造図である。

【図６】プログラム及びチャネルの各々に割り当てられ
るマイクロプログラムの各々が相互に通信するメカニズ
ムのブロック図である。

【図７】フレームの送信又は受信時、即ちＬＳ０通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。

【図８】フレームの送信又は受信時、即ちＬＳ０通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。

【図９】フレームの送信又は受信時、即ちＬＳ０通信リ
ンクを使用してコンピュータからネットワークに向かっ
て及びネットワークからコンピュータにフレームを転送
する際の本発明の通信コントローラのオペレーションを
示すメモリマップ図である。

【図１０】フレームの送信時に本発明の通信コントロー
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。

【図１１】フレームの受信時に本発明の通信コントロー
ラにより実施される種々の連続オペレーションを示すタ
イムチャートである。

【符号の説明】

ＣＣＳ　　通信コントローラＰＳＢ　　バスＲＥ１−ＲＥ２　　ネットワークＢＡ　　ベースユニットＭＰ１　　第１の制御プロセッサＭＶ１　　メモリＭＰ２　　第２のプロセッサＣＯ，ＣＯ１，ＣＯ２　　カプラ

Claims

【特許請求の範囲】

【請求項１】　　少なくとも１つのホストシステムに関
連するバスと所定のプロトコルに従って管理され且つ少
なくとも１つの伝送路により支持されたｎ個の複数のデ
ータチャネルを含む少なくとも１つの時間多重化ディジ
タルリンクを介して相互に接続された、少なくとも１つ
のネットワークの複数の端末との間の接続用通信コント
ローラであって、前記バスに接続されており、前記ｎ個
のデータチャネルの各１つを通るフレームの転送を管理
及び実施するベースユニットと、該ベースユニット及び
前記伝送路に接続されており、リンクの種々のデータチ
ャネルの時間多重化及び多重分離を確保し、データをネ
ットワークに送信又はネットワークからデータを受信す
るための周辺ユニットとを備えており、ベースユニット
が、ホストからネットワーク及びネットワークからホス
トへフレームを転送するための制御プロセッサであって
、バスに接続されており、フレームを転送する前に該フ
レームを格納するための第１のメモリに関連しており、
フレームに割り当てられる種々のチャネルへの該フレー
ムの転送を管理するための第１の制御プロセッサと、該
第１のプロセッサと通信し、第１のメモリから周辺ユニ
ット、次いでネットワークへ、及びこれと逆方向にチャ
ネル毎にフレームの各々を転送するための第２のプロセ
ッサとを含んでおり、前記周辺ユニットが、第２のプロ
セッサにより制御され且つ伝送路に接続されており、第
１のメモリから又は第１のメモリへ送信される各フレー
ムからのデータをバッファ毎に受信し、送信又は受信時
にデータの多重化又は多重分離を確保するための全チャ
ネル用のカプラを含むことを特徴とする通信コントロー
ラ。
【請求項２】　　前記第１のプロセッサが、コントロー
ラの初期化時に第１のメモリに書き込まれる通信プログ
ラムからの命令に応じて作業を実施することを特徴とす
る請求項１に記載の通信コントローラ。
【請求項３】　　送信時、前記第１のプロセッサがバス
からフレームを受け取り、これらを第１のメモリ及び複
数の異った物理的ロケーションにランダムに格納してい
る複数のバッファの間で該バッファが前記第２のプロセ
ッサにより前記ネットワークに転送される前に分配する
ことを特徴とする請求項２に記載の通信コントローラ。
【請求項４】　　受信モードにおいて、前記第１のプロ
セッサが第１のメモリにランダムに格納している複数の
バッファの形状のフレームを前記バスを介して前記ホス
トシステムに送信する前にカプラを介してネットワーク
から受信することを特徴とする請求項２に記載の通信コ
ントローラ。
【請求項５】　　前記第２のプロセッサが、コントロー
ラの初期化時に第２のプロセッサに関連する第２のメモ
リに書き込まれるマイクロプログラムアーキテクチャか
らの命令に応じて作業を実行することを特徴とする請求
項２に記載の通信コントローラ。
【請求項６】　　前記マイクロプログラムアーキテクチ
ャが、中核と、通信プログラムとアーキテクチャとの間
の対話のための通信インタフェースと、少なくともチャ
ネルの数に等しい数の複数のマイクロプログラムモジュ
ール又はタスクとを備えており、各チャネルが１つのモ
ジュールに関連しており、該モジュールが第１のメモリ
から周辺部を介してネットワークへ、又は逆方向にこの
チャネルに割り当てられるフレームを転送し、各モジュ
ール又はタスクが相互に独立しており、その順序付けが
中核により実時間で編成されることを特徴とする請求項
５に記載の通信コントローラ。
【請求項７】　　前記通信インタフェースが中核と前記
通信プログラムとの間で通信し、前記通信プログラムか
ら到来する要求を処理し、該要求を中核を介して種々の
チャネルに対応する種々の実行すべきタスクに移すこと
を特徴とする請求項６に記載のコントローラ。
【請求項８】　　前記通信インタフェースが前記中核を
介してタスクの各々に対応するチャネルから到来する状
態及びデータの前記通信プログラムへの転送を実行する
ことを特徴とする請求項７に記載のコントローラ。
【請求項９】　　前記ベースユニットと前記周辺ユニッ
トとの間の交換が、夫夫所与のフレームに対応し且つ該
フレームで達成されるべきオペレーションを定義するコ
マンド記述子により定義され、第１のメモリにランダム
に格納されることを特徴とする請求項５に記載のコント
ローラ。
【請求項１０】　　所与のチャネルに割り当てられるフ
レームに対応するコマンド記述子が、連鎖ポインタによ
り接続されており、各記述子の連鎖ポインタが後続記述
子の論理アドレスを指示することを特徴とする請求項９
に記載のコントローラ。
【請求項１１】　　各コマンド記述子が、コマンド記述
子に関連するフレームの第１のバッファの特徴を定義す
るバッファ記述子を指示し、１つのフレームのバッファ
の各々が１つのバッファ記述子に関連し、バッファ記述
子がこの同一のポインタを含むバッファ記述子に連鎖す
るバッファ記述子の論理アドレスを各々定義するバッフ
ァポインタにより相互に連鎖され、バッファ記述子の各
々が、第１のメモリにおけるバッファの論理アドレスを
定義するバッファポインタにより対応するバッファを指
示し、バッファ記述子及びバッファの物理的ロケーショ
ンが第１のプロセッサによりランダムに定義されること
を特徴とする請求項１０に記載のコントローラ。
【請求項１２】　　カプラがデータを多重化、多重分離
、直列化及び非直列化するように動作する複数の直列通
信コントローラを備えており、各直列コントローラが少
なくとも１つのチャネルに関連しており、第１のメモリ
のバッファ記述子に各々対応し且つ第１のメモリのバッ
ファ記述子のアドレスと第１のメモリのバッファ記述子
に含まれるバイト数とを指示するバッファ記述子を含む
ことを特徴とする請求項９に記載のコントローラ。
【請求項１３】　　第１のメモリが、１つのコマンド記
述子のアドレスと該コマンド記述子に関連するフレーム
に割り当てられるチャネル番号とを各々含むｐ個のエレ
メントを含む第１のＦＩＦＯメモリゾーンを有しており
、第２のメモリが、関連するチャネルに割り当てられる
フレームに対応する全コマンド記述子のアドレスと該チ
ャネルの番号とを各々含む、所与のデータチャネルに各
々関連するＦＩＦＯメモリゾーンを有することを特徴と
する請求項９に記載のコントローラ。