JP2624817B2 - 通信アダプタ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信アダプタに係り、特に、マルチ回線通
信制御に好適な通信アダプタに関する。

〔従来の技術〕

通信速度の高速化や通信データの大容量化に伴い、パ
ソコンやワークステーションなどの情報処理装置におけ
る通信制御方式も、システムプロセッサが回線コントロ
ーラを制御しながらデータの伝送制御及びデータ処理の
全てを行う方式から、通信アダプタを設け、通信アダプ
タの中に回線コントローラの他、通信制御処理専用のプ
ロセッサ、メモリ等を設け、システムプロセッサの通信
制御処理に対する負荷を軽減する方式に変化してきた。
例えば、本出願人が先に出願した特願昭63−181882号公
報「通信アダプタ制御方式および通信アダプタ」では、
通信アダプタの中に通信専用のプロセッサと共有のメモ
リを設けており、データの受け渡しは共有メモリを介し
て行う。また、システムプロセッサに２枚の通信アダプ
タを接続して異なる２つの回線を制御し、２つの回線間
のプロトコル変換や伝送速度の違いを吸収する、いわゆ
るゲートウェイを実現している。

〔発明が解決しようとする課題〕

しかしながら、上記のような構成で複数の回線を制御
する場合、通信アダプタが回線毎に必要になり、規模が
大きくなるばかりでなく、システムプロセッサが数枚に
分散しているアダプタをそれぞれ制御する必要があり、
管理が複雑になる。また、それぞれ異なる通信アダプタ
にある通信用プロセッサ同士で情報交換を行うことが難
しい。とくに、ISDN（サービス統合ディジタル網）に接
続する場合、例えば１本の回線に2B＋Ｄという３つのチ
ャネルが多重化され、さらに、Ｄチャネルが２つのＢチ
ャネルの呼制御を担当する形をとっているため、３枚の
アダプタで2B＋Ｄの各チャネルを分担することは難し
い。

本発明の目的は、ISDNのようなマルチ回線を簡単に、
かつ、高速に制御する通信制御方法及びその装置を提供
することにある。

本発明の他の目的は通信専用処理を行う主プロセッサ
と複数の副プロセッサからなるマルチプロセッサシステ
ムを提供することにある。

本発明の更なる目的はパソコンやワークステーション
などの情報処理装置における通信制御に好適な通信アダ
プタを提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明においては、通信
専用の処理を行う主プロセッサと複数の副プロセッサで
構成し、システムプロセッサと主プロセッサ、主プロセ
ッサと副プロセッサの間に動作指示、報告手段を設け、
システムプロセッサ、主プロセッサ、副プロセッサ群が
それぞれ独立に動作して複数の通信路を制御できるよう
にしたものである。

また、必要に応じて、通信路ごとに異なる通信手順で
制御できるようにしたものである。

また、システムプロセッサと主プロセッサおよび副プ
ロセッサとの間に双方からアクセスできる共有メモリを
設け、共有メモリを介してデータの受け渡しを行うよう
にしたものである。

〔作用〕

上述した本発明の構成によれば、システムプロセッサ
と主プロセッサ、副プロセッサが独立に動作するため、
各通信路ごとに高速に通信制御することができ、通信路
ごとに通信手順を変えることも簡単にできる。また、シ
ステムプロセッサ、主プロセッサ、副プロセッサの順に
階層化しているため、プロセッサ間のインタフェースが
単純になり、特に、システムプロセッサは主プロセッサ
とだけ動作のやりとりを行えばよく、制御が単純になる
だけでなく、動作手順の誤りも少なくなる。

〔実施例〕

以下、本発明の実施例を図面を使用して説明する。

第１図は、本発明が採用されているマルチ回線通信制
御システムの構成例を示すブロック図である。まず、そ
の概略をのべると、１はワークステーション本体であ
り、この本体１には、通信アダプタ３が搭載されてお
り、通信アダプタ３には例えば2B＋Ｄの基本インタフェ
ースを提供するISDN371及び通話のためのハンドセット3
65が接続されている。システムプロセッサ部23は、本体
１全体及び通信アダプタ３の制御を統轄するCPU2と、CP
U2で用いるデータやプログラムが格納されるメインメモ
リ21で構成され、システムプロセッサ部23と通信アダプ
タ３とはシステムバス22で接続されている。本ISDN371
は、音声やデータ通信に２本のＢチャネルと１本のＤチ
ャネルを同時に用いることができる。本実施例において
は、チャネルを利用する形態として以下の２種類があ
る。

（ａ） データ通信（Ｄチャネル）＋データ通信（Ｂチ
ャネル）＋データ通信（Ｂチャネル） （ｂ） データ通信（Ｄチャネル）＋データ通信（Ｂチ
ャネル）＋音声通信（Ｂチャネル） 形態（ａ）の場合、ハンドセット365は必ずしも必要
ではない。

第２図は本実施例を適用したネットワーク利用形態の
一例を示したものである。ワークステーション（WS）1,
11、ホストコンピュータ12、ゲートウェイ（GW）13,14
は、第１図の実施例に示し、あとで詳述する通信アダプ
タ３を内蔵してISDN15に接続されている。この中でホス
トコンピュータ12とGW13,14はハンドセットを持たな
い。GW13,14は、一方では、WS16,17,18,19とローカルエ
リアネットワーク（LAN）を構成しており、データをLAN
からISDN、ISDNからLANへ乗り入れる役割を持ってい
る。このとき、データをパケット化して蓄積送出するこ
とにより、例えば10MbpsのLANと64KbpsのISDNとの伝送
速度の違いを吸収したり、LANとISDNの通信手順の違い
をプロトコル変換によって吸収している。

ISDN15に接続されている各装置は、B1,B2,Dの３つの
チャネルを持ち、任意の組合せにより、それぞれ異なる
相手と通信することができる。第２図では次の３つの通
信形態を上げる。

（ａ） WS間通信 （ｂ） クラスタ通信 （ｃ） LAN間通信 （ａ）のWS間通信は、WS1とWS11との間で、B1とB2チ
ャネルを使ってデータと音声を同時に通信する。音声は
当然リアルタイム通信となる。（ｂ）のクラスタ通信
は、ホストコンピュータ12がGW13を介して複数のWSを相
手にする1:nの通信である。このとき、GW13は端末制御
措置となって端末として動作するWS16,17を制御する。

（ｃ）のLAN間通信は、GW13とGW14をISDNを介して結
ぶことにより、GW13のLANとGW14のLANを論理的に１つの
LANに見せるためのものである。これにより、例えば、W
S17はあたかも同一のLANにあるようにWS19と通信するこ
とができる。

第２図ではホストコンピュータ12、ゲートウェイ（G
W）13,14にはハンドセットを持っていないが、ハンドセ
ットを取り付けることも可能である。ホストコンピュー
タ12に対してGW13,14が遠隔値に設置されたケースで、
例えば、LANに接続されるWSを増設し試運転を行った
り、障害が生じたときに原因調査が困難となる。このよ
うな場合、ホストコンピュータ12とGW13,14にハンドセ
ットを設ければ、ハンドセットを使って保守員同士がお
互いに会話しながら試運転や障害原因調査を容易に行う
ことができる。

次に、第１図の通信アダプタ３の持つ機能について詳
述する。

通信機能には、データ通信機能と音声通信機能と呼制
御機能の３種類がある。データ通信はＤチャネルとB1チ
ャネル、B2チャネルのすべてのチャネルを使う。Ｄチャ
ネルでは、CCITT勧告のI.441（LAPD:Link Access Pro
cedure on the Ｄ−channel）によるパケット交換方
式でデータ通信を行う。B1,B2チャネルでは、HDLC−BA
（High Level Data Link Control Procedure平衡
型非同期平衡モードクラス）によるパケット交換方式ま
たはHDLC−BA,HDCL−UN（High Level Data Link Co
ntrol Procedure不平衡型正規応答モードクラス）によ
る回線交換方式によりデータ通信を行う。伝送速度は、
Ｄチャネルが16Kbps,B1,B2チャネルが64Kbpsである。Ｄ
チャネル、B1チャネル、B2チャネルは、当然、それぞれ
独立にデータ通信が可能である。音声通信はB1チャネル
またはB2チャネルのいづれか一方を選択して行う。ハン
ドセットからの音声は64Kbpsのディジタル音声に変換す
ることになる。音声は録音・再生することもできる。第
１図のRAM（ランダム・アクセス・メモリ）e312は、シ
ステムプロセッサ部23と通信アダプタ３の内部で共用す
るメモリ（シェアドメモリ）で、ここに音声を入出力す
る音声蓄積エリアを設ける。これを音声ファイルと呼
ぶ。この音声ファイルとハンドセットを結べば、ローカ
ルにメッセージ録音・再生を行うことができる。音声フ
ァイルとISDNを結べば、相手の声を録音したり、音声フ
ァイルの内容を・再生送出することができる。録音を行
うときは、ADPCM（Adaptive Differential Pulse Co
de Moduration）方式により音声を64Kbpsから32Kbpsま
たは24Kbpsに圧縮して録音時間を延ばす。再生のとき
は、伸長して64Kbpsのディジタル音声にもどす。音声は
データ通信とは無関係に通信できるが、チャネルを同時
に使用することはできない。データ通信や音声通信を行
うためのチャネル呼制御はＤチャネルを用いる。制御の
仕方はCCITT勧告のI.441（LAPD）,I.451の手順にしたが
う。

外部とのインタフェースには３種類ある。第１は、シ
ステムバス22によるシステムプロセッサ部23への上位イ
ンタフェース、第２は、ISDN371によるISDN接続インタ
フェースであり、第３は、ハンドセット365につながる
専用線によるハンドセット接続インタフェースである。

続いて、第１図の通信アダプタ３の構成について詳述
する。通信アダプタ３は、B1またはB2チャネルのデータ
通信を行う副プロセッサ部32と33、Ｂチャネルの音声通
信とＤチャネルのデータ通信とＤチャネルの呼制御を行
う主プロセッサ部34、Ｄチャネルでデータ通信や呼制御
のデータリンク層レベルの処理を行うLAPD処理部35、Ｄ
チャネル、B1,B2チャネルの多重、分離を行う回線ドラ
イバ37、B1チャネル、B2チャネルを副プロセッサ部32、
33やハンドセットにつないだり、音声を圧縮・伸長する
Ｂチャネル制御部36、システムプロセッサ部23と主プロ
セッサ部34、副プロセッサ部32、33でメモリをシェアし
ながらデータ交換を行うメモリシェア部31、から構成さ
れる。

システムプロセッサ部23とメモリシェア部31とはシス
テムバス22で接続される。メモリシェア部31,主プロセ
ッサ部34,副プロセッサ部32,33は、それぞれローカルバ
スe313に接続されてデータのやりとりが行われる。主プ
ロセッサ部34のローカルバスa345には、回線ドライバ3
7、LAPD処理部35,Bチャネル制御部36が接続され、主プ
ロセッサ部34から動作指示をしたり主プロセッサ部34と
データを受け渡しを行う。ISDN371の2B＋Ｄチャネル
は、回線ドライバ37で分離・多重化され、チャネルの中
のＤチャネルはLAPD処理部35に、B1,B2チャネルはＢチ
ャネル制御部36につながる。Ｂチャネル制御部36では、
主プロセッサ部34の指示によりチャネルを切り替え、IS
DN371のB1,B2チャネルをハンドセット365や副プロセッ
サ部32,33,主プロセッサ部34につなげる。

主プロセッサ部34、副プロセッサ部32,33、LAPD処理
部35およびシステムプロセッサ部22はそれぞれCPU（セ
ントラル・プロセッシング・ユニット）とメモリとバス
を持ち、独立に動作することができる。続いて、これら
の各部の説明にうつる。

主プロセッサ部34は、ROM（リード・オンリー・メモ
リ）a342,RAMa343、CPUa341、及びコントローラa344で
構成され、これらはローカルバスa345に接続されてい
る。ROMa342は、通信アダプタ３の自己診断及びRAMa343
に格納されるプログラムをRAMe312からロードするため
のプログラムを格納する読みだし専用メモリであり、32
Kバイトの容量を持つ。通信アダプタ３に電源が入る
と、CPUa341でこのROMa342のプログラムの先頭から実行
される。RAMa343は、音声通信や呼制御手順を処理する
プログラムを格納する読みだし／書き込み可能メモリで
あり、128Kバイトの容量を持つ。コントローラa344は、
後で詳述するように、ローカルバスc313とローカルバス
a345間のパス制御やCPUa341がROMa342,RAMa343をアクセ
スするためのアクセス制御を行う。ROMa342、RAMa343を
実行するCPUa341は、例えば、10MHzで動作する日立製作
所製の８ビットマイコン、HD64180Sを用いるものとす
る。

副プロセッサ部32は、RAMb322,CPUb321,コントローラ
b342及びB1またはB2チャネルに接続されている回線326
にデータを送受信するシリアルコントローラb322で構成
され、これらはローカルバスb325に接続されている。RA
Mb322は、Ｂチャネルのデータリンク制御手順であるHDL
C−BAやHDLC−UNを処理するプログラムを格納する読み
だし／書き込み可能メモリであり、32Kバイトの容量を
持つ。コントローラb324は、後に詳述されるように、ロ
ーカルバスe313とローカルバスb325間のパス制御やCPUb
321がRAMb322をアクセスするためのアクセス制御、主プ
ロセッサ部34が副プロセッサ部32に動作指示したり、報
告を受けるための制御を行う。RAMb322内のプログラム
を実行するCPUb321とシリアルコントローラb323は、例
えば、10MHzで動作する日立製作所製の１チップ８ビッ
トマイコン、HD64180Sを用いるものとする。副プロセッ
サ部32はROMを持たない。そこで、主プロセッサ部34が
コントローラb324を介してRAMb322にプログラムをダウ
ンローディングし、その後、CPUb321を起動することに
なる。

副プロセッサ部33は、副プロセッサ部32同様、RAMc32
2,CPUc331,コントローラc334及びB1またはB2チャネルに
接続されている回線336にデータを送受信するシリアル
コントローラc332で構成され、これらはローカルバスc3
35に接続されている。RAMc332は、Ｂチャネルのデータ
リンク制御手順であるHDLC−BAやHDLC−UNを処理するプ
ログラムを格納する読みだし／書き込み可能メモリであ
り、32Kバイトの容量を持つ。コントローラc334は、後
で詳述するように、ローカルバスe313とローカルバスc3
35間のパス制御やCPUc331がRAMc332をアクセスするため
のアクセス制御、主プロセッサ部34が副プロセッサ部33
に動作指示したり、報告を受けるための制御を行う。RA
Mc332を実行するCPUc331とシリアルコントローラc333
は、例えば、10MHzで動作する日立製作所製の１チップ
８ビットマイコン、HD64180Sを用いるものとする。副プ
ロセッサ部33はROMを持たない。そこで、主プロセッサ
部34がコントローラc334を介してRAMc332にプログラム
をダウンローディングし、その後、CPUc331を起動する
ことになることは先の副プロセッサ部32と同様である。

LAPD処理部35は、ROMd352のプログラムを実行するCPU
d351,Dチャネル回線372にデータを送受信するシリアル
コントローラd353,及びコントローラd354で構成され、
これらは、ローカルバスd355に接続されている。ROMd35
2は、Ｄチャネルのデータリンク制御手順であるLAPDを
処理するプログラムを格納する読みだし専用メモリであ
る。コントローラd354は、ローカルバスa345とローカル
バスd345間のパス制御を行う。LAPD処理部35全体とし
て、例えば、市販されている日本電気社製のμPD72305
を用いるものとする。

Ｂチャネル制御部36は、ADPCM361,CODEC（コーダ・デ
コーダ）363,ハンドセット（送受話器）365に接続する
ためのドライバ364及び回線切替回路362で構成される。
ADPCM361は、B1,B2チャネルまたはハンドセット365から
の64Kbps PCM音声を32Kbpsまたは24Kbpsに圧縮してRAMe
312に録音したり、RAMe312の圧縮音声を64KbpsのPCM音
声に伸長しB1,B2チャネルまたはハンドセット365に送出
するための圧縮・伸長回路である。CODEC363は、64Kbps
PCM音声をアナログ音声に変換しハンドセット365に送
出する機能と、その逆の機能を有するディジタル・アナ
ログ変換回路である。回線切替回路362は、B1チャネル3
73、B2チャネル374を回線326、回線336またはADPCM361
またはCODEC363に接続したり、ADPCM361とCODEC363を接
続するための回線切替回路である。ADPCM361は、例え
ば、日本電気製のμPD77C30、CODEC363は、日立製作所
製のHD44278を用いるものとする。

回線ドライバ37は、ローカルバスa345を通してCPUa34
1で制御され、多重化されているISDN371からＤチャネル
372、B1チャネル373、B2チャネル374を分離するもの
で、例えば、日本電気製のμPD98201GFを用いるものと
する。

メモリシェア部31は、RAMe312,コントローラe311で構
成される。RAMe312は、システムバス22とローカルバスe
313の両方からアクセスできる読みだし／書き込み可能
なシェアドメモリであり、512Kバイトの容量を持つ。コ
ントローラe311は、後で詳述するようにシステムバス22
とローカルバスe313からRAMe312に同時にメモリアクセ
スしたときのメモリ競合調停部及びローカルバスe312を
主プロセッサ部34、副プロセッサ部32、副プロセッサ部
33が使用するためのバス競合調停部及びシステムプロセ
ッサ部23が主プロセッサ部34に動作指示したり、報告を
受けるための制御を行う。

第３図は、メモリシェア部31のRAMe312のメモリ記憶
状態を示す。通信アダプタ３を立ち上げるときは、第３
図のRAMe312中のCPUa341,CPUb321,又はCPUc331の送信バ
ッファ、受信バッファ領域などの空エリアを用いてシス
テムプロセッサ部23の外部メモリ（図示せず）からCPUa
341のプログラムを入れ、CPUa341にプログラムローディ
ングの指示を行う。CPUa341が上述したROMa342中のロー
ドプログラムを実行しながらRAMa343にプログラムをロ
ーディングした後、RAMe312の記憶状態は第３図の状態
になる。CPUa341用として初期設定ブロック、Ｄチャネ
ルのデータ通信に使う送信バッファ、受信バッファ、音
声通信に使う音声蓄積エリア（音声ファイル）がある。
CPUb321用として、初期設定ブロック、Ｂチャネルのデ
ータ通信に使う送信バッファ、受信バッファ、CPUb321
のプログラム格納エリアがある。CPUc331用として、初
期設定ブロック、Ｂチャネルのデータ通信に使う送信バ
ッファ、受信バッファ、CPUc331のプログラム格納エリ
アがある。初期設定ブロックは、システムプロセッサ部
23から、最初に、動作内容を渡したり、アダプタで割り
付けた送信バッファ、受信バッファの位置をシステムプ
ロセッサ部23通知するのに使う。CPUb2プログラム、CPU
cプログラムはRAMe312に常駐しており、必要に応じて、
主プロセッサ部34が副プロセッサ部32または副プロセッ
サ部33にダウンローディングする。障害ロギングエリア
は、通信アダプタ内で生じた通信エラーおよびハードウ
ェアエラーを記録しておくところで、CPUa341,CPUb321,
CPUc331共通である。

第４図は、第１図の通信アダプタ３内部にある４つの
ローカルバスのメモリ空間を表したもので、これは、各
ローカルバスに接続されているCPUから見たハードウェ
ア資源のメモリ空間位置を表したものとも言える。図中
の太線は実在している場所を表す。

ローカルバスb325は、1Mバイトのメモリ空間を持ち、
メモリ空間の最下位部から、プログラムが格納される32
KバイトのRAMb322とコントローラb324を、メモリ空間の
最上位置にRAMe312を割当てている。ローカルバスb325
を含む副プロセッサ部32は主プロセッサ部34のもとで動
作する従属プロセッサであり、別の副プロセッサ部33や
主プロセッサ部34のハードウェア資源は見えない。

ローカルバスc335は、1Mバイトのメモリ空間を持ち、
メモリ空間の最下位部から、プログラムが格納される32
KバイトのRAMc332とコントローラc334を、メモリ空間の
最上位部にRAMe312を割当てている。ローカルバスc335
を含む副プロセッサ部33は主プロセッサ部34のもとで動
作する従属プロセッサであり、別の副プロセッサ部32や
主プロセッサ部34のハードウェア資源は見えない。

ローカルバスe313は、1Mバイトの空間を持ち、メモリ
空間を最下位部にコントローラe311,メモリ空間の最上
位部にRAMe312を割当てる。また、ローカルバスb325お
よびローカルバスc335のハードウェア資源をローカルバ
スa345からアクセスできるように、RAMc332,コントロー
ラc334,RAMb322,コントローラb324を順に割り付けてい
る。RAMc332とコントローラc334はローカルバス325のメ
モリ空間と異なるが、このアドレス変換は、後で詳述す
るコントローラc334で行っている。また、RAMb322とコ
ントローラb324については、後で詳述するコントローラ
b324がアドレス変換を行っている。

ローカルバスa345は、1Mバイトのメモリ空間を持ち、
メモリ空間の最下位部からROMa342,RAMa343,コントロー
ラa344,コントローラd354,回線ドライバ37、ADPCM361,C
ODEC363,コントローラe311,コントローラc334,コントロ
ーラb324,RAMc332,RAMb322,RAMe312を割り付けてある。
コントローラe311,RAMc332,コントローラ334,RAMb322,
コントローラb324はローカルバスe313のメモリ空間と異
なるが、このアドレス変換は後で詳述するコントローラ
a344で行っている。

第５図は、第１図のメモリシェア部31のコントローラ
e311の一実施例の構成を示すブロック図である。コント
ローラe311は、システムバス22を制御するシステムバス
制御部3111、ローカルバスe313を制御するローカルバス
ｅ制御部3113、システムバス22とローカルバスe313から
同時にRAMe312をアクセスしたときのメモリ競合調停を
行うRAM制御部3112、起動フラグ3115,起動レジスタ311
6,報告フラグ3118,報告レジスタ3117及びローカルバス
ｅ競合調停部3114からなる。起動フラグ3115、起動レジ
スタ3116は、システムバス22上のCPU2から主プロセッサ
部34のCPUa341への動作指示の有無を示すフラグ、動作
指示情報を格納するレジスタであり、報告フラグ3118,
報告レジスタ3117は、主プロセッサ部34のCPUa341からC
PU2への報告を示すフラグ、報告情報を格納するレジス
タである。ローカルバスｅ競合調停部3114は、ローカル
バスe313を主プロセッサ部34、副プロセッサ部32、副プ
ロセッサ部33が使用するためのバスアクセス競合調停を
行う。

システムバス22とローカルバスe313は独立した非同期
バスであり、お互いを意識せずにRAMe312を自由にアク
セスしたい。そこで、RAM制御部3112では、先着順にRAM
e312へのアクセス権を認め、片方のバスがRAMe312をア
クセス中のとき他方のバスからのアクセスを待たせる機
能を有する。

次に、第５図を用いてシステムプロセッサ部23から主
プロセッサ部34への動作指示を、送信を例に説明する。
CPU2はRAMe312に送信データを設定し、起動レジスタ311
6に送信指示動作情報を設定した後、起動フラグ3115を
セットする。これにより、ローカルバスe313を介してCP
Ua341に割り込み（INTe）が発生し、CPUa341はCPU2から
動作起動がかかったことを知る。その後、CPUa341は起
動レジスタ3116の内容をRAMa343内に退避し、起動フラ
グ3115をリセットした後、動作指示内容にしたがってデ
ータ送信を開始する。起動フラグ3115はCPU2から読み出
すことが可能であり、CPU2は起動フラグ3115がリセット
されたことで、主プロセッサ部34が次の動作指示を受け
入れ可能であることを知る。これは、主プロセッサ部34
がCPU2からの動作指示を、紛失することなく連続的に受
け入れることを可能にするためのインタフェースであ
る。また、該処理は、データ通信とは非同期に、割り込
み処理として速やかに実行される。

次に受信動作について説明する。CPUa341はLAPD処理
部35に受信データをRAMe312に転送することを指示す
る。LAPD処理部35はデータをRAMe312に受信し、受信動
作を終結するとCPUa341に割り込みで知らせる。CPUa341
はLAPD処理部35の終結状態を見て受信が正常に行われて
いたことを確認し、受信報告情報を報告レジスタ3117に
設定し、報告フラグ3118をセットする。これによりCPU2
へ割り込みが発生し、CPU2は、報告レジスタ3117の報告
情報を読み取った後、報告フラグ3118をリセットする。
CPUa341は報告フラグ3118がリセットされたことで、次
の主プロセッサ部34からの報告をCPU2が処理可能である
ことを知る。これは、CPU2がCPUa341からの報告を、紛
失することなく連続的に受け入れることを可能にするた
めのインタフェースである。

起動レジスタ3116はCPU2から読みだし／書き込み可能
なレジスタ、報告レジスタ3117はCPUa341から読みだし
／書き込み可能なレジスタである。いづれも、読み出し
を可能としているのは、レジスタの故障チェックを書き
込み側のCPUで行うためである。

次にコントローラe311内のローカルバスｅ競合調停部
3114の動作概要を説明する。第５図中、バス使用要求信
号（REQ）と使用許可信号（ACK）は、主プロセッサ部3
4,副プロセッサ部32、副プロセッサ部33がローカルバス
e313の使用を要求する信号とそれに対して使用を許可す
る信号である。（ADR）は、1Mバイト空間を表す20本の
アドレス信号、（DATA）は、８ビットからなるデータ信
号、（AE）は、（ADR）が有効になったことを知らせる
アドレスイネーブル信号、（R/W）は、読みだし／書き
込みの方向を表すリードライト信号、（RDY）は、（DAT
A）が有効になったことを知らせるレディ信号であり、
これらの信号は、主プロセッサ部34,副プロセッサ部32,
副プロセッサ部33に共通の信号である。

第６図は、一例として主プロセッサ部34がRAMe312を
読み出す場合、書き込む場合のタイムチャートを示す。
同図（α）において、主プロセッサ部34からローカルバ
スe313の使用要求信号（REQa）をオンにすると、ローカ
ルバスｅ競合調停部3114では、バスの使用状況を調べ、
ローカルバスe313が使用中の場合は使用終了を待った
後、使用許可信号（ACKa）をオンにして主プロセッサ部
34にバス使用権を与える。主プロセッサ部34では、（AC
Ka）がオンになると、（R/W）信号を読みだし方向にセ
ットし、読み出すRAMe313のアドレスを（ADR）に出力し
て（AE）をオンにする。ローカルバスｅ制御部3113は、
ローカルバスe313の（ADR）により、コントローラe311
またはRAMe312がアクセスされたか否かを常時監視して
いる。

いま、（AE），（ADR）と（R/W）によりRAMe312に読
みだし要求があったことが分かると、ローカルバスｅ制
御部3113では、RAMe制御部3112にRAMe312のデータ読み
出しを指示する。データが読み出されると、ローカルバ
スｅ制御部3113では、これを（DATA）信号に出力すると
ともに、（RDY）信号をあらかじめ決められた期間オン
にする。主プロセッサ部34では、（RDY）信号がオンに
なったタイミングで（DATA）からデータを取り出すこと
になる。終結の方法は、ローカルバスｅ競合調停部3114
が（RDY）がオンからオフになるのをみて（ACKa）をオ
フにし、これにより、主プロセッサ部34では、（REQ
a），（R/W），（ADR），（AE）を直ちにオフにする。
（DATA）は（RDY）がオフになったタイミングでオフに
なる。（RDY）がオフになった後、規定時間後にローカ
ルバスe313は開放され、次の使用要求を受け付けること
ができるようになる。

主プロセッサ部34からRAMe312にデータを書き込む方
法も同様の手順となる。第６図（ｂ）において、主プロ
セッサ部34からローカルバスe313の使用要求信号（REQ
a）をオンにすると、ローカルバスｅ競合調停部3114で
は、バスの使用状況を調べ、ローカルバスe313が使用中
の場合は使用終了を待った後、使用許可信号（ACKa）を
オンにして主プロセッサ部34にバス使用権を与える。主
プロセッサ部34では、（ACKa）がオンになると、（R/
W）信号を書き込み方向にセットし、書き込むRAMe312の
アドレスとデータを（ADR），（DATA）に出力し、（A
E）をオンにする。ローカルバスｅ制御部3113は、ロー
カルバスe313の（ADR）により、コントローラe311また
はRAMe312がアクセスされたか否かを常時監視してい
る。いま、（AE），（ADR）と（R/W）によりRAMe312に
書き込み要求があったことが分かると、ローカルバスｅ
制御部3113では、RAMe制御部3112にRAMe312へのデータ
書き込みを指示する。ローカルバスｅ制御部3113では、
データを書き込んでいる間（RDY）信号をオンにする。
終結の方法は、ローカルバスｅ競合調停部3114が（RD
Y）がオンからオフになるのをみて（ACKa）をオフに
し、これにより、主プロセッサ部34では、（REQa），
（R/W），（ADR），（AE）を直ちにオフにする。（DAT
A）は（RDY）がオフになったタイミングでオフになる。
（RDY）がオフになった後、規定時間後にローカルバスe
313は開放され、次の使用要求を受け付けることができ
るようになる。このローカルバスｅ競合調停部3114は上
述の動作説明を基に、ゲートアレイなどで簡単に構成で
きるので詳細説明を省略する。

第５図のコントローラe311には、更にアダプタ識別機
能、RAMe312位置指定機能およびスロット識別機能があ
る。

アダプタ識別機能とは、１台のワークステーションに
同一のアダプタを複数枚搭載したり、異なるアダプタと
混合させて使うことができるようにしたものである。ア
ダプタ自身には、あらかじめ識別コードを割当ててお
き、これをシステムプロセッサ部23から読むことができ
る。第５図において、コントローラe311を通信アダプタ
３に実装すると、アダプタ・ボード（第12図）からアダ
プタID3119がコントローラe311に入力される。システム
バス制御部3111では、アダプタIDレジスタ（図示せず）
を有し、CPU2からシステムバス22を通してくるアダプタ
ID読みだし要求に対してアダプタID3119を出力する。本
実施例ではアダプタIDを２進の“1011"を用いるものと
する。

RAMe位置指定機能は、通信アダプタに内蔵してシステ
ムプロセッサ部23からも使うことのできるRAMe312を、
システムプロセッサ部23からダイナミックにロケーショ
ンできるようにしたものである。第５図のシステムバス
制御部3111にはRAMeポインタ（図示せず）を持つ。RAMe
ポインタはシステムバス22から見たRAMe312の先頭位置
を表すレジスタで、システムプロセッサ部23から最初に
設定される。設定以降は、システムバス22のアドレスと
RAMeポインタを比較し、一致しているときにシステムバ
ス制御部3111はRAMe制御部3112にRAMe312への読みだし
／書き込み要求を行う。

スロット識別機能は、１台のワークステーションに複
数のアダプタを挿入するスロット（第16図参照）を用意
し、スロットには無関係に通信アダプタ３を挿入できる
ようにしたものである。第５図で、各スロットにはシス
テムバス22の信号の他にユニークなスロット番号221が
設けられている。システムバス制御部3111では、このス
ロット番号221を入力し、その番号に応じてシステムプ
ロセッサ部23から見た各種レジスタのアドレスを変え
る。システムプロセッサ部23から見えるレジスタには、
アダプタIDレジスタやRAMaポインタ、第５図の起動フラ
グ3115,起動レジスタ3116,報告レジスタ3117,報告フラ
グ3118があり、これらは、例えば、第７図に示すよう
に、16Mバイトのメモリ空間を持つシステムバス22に対
し、スロット番号０は16進で"F30000−F31FFF"で割り付
け、以降8Kバイトごとに割り付ける。システムバス制御
部3111は例えば日立製作所製のワークステーション,205
0/32に用いられているものと同様のものを使用できる。

第８図は、第１図のコントローラb324の一実施例の構
成を示すブロック図である。コントローラb324は、ロー
カルバスe313を制御するローカルバス制御部3241、ロー
カルバスb325を制御するローカルバスｂ制御部3247、起
動フラグ3243,起動レジスタ3244、報告フラグ3246、報
告レジスタ3245及びアドレス変換部3242からなる。起動
フラグ3243,起動レジスタ3244は、主プロセッサ部34のC
PUa341からローカルバスb325のCPUb321への動作指示の
有無を示すフラグ、動作指示情報を格納するレジスタで
あり、報告フラグ3246、報告レジスタ3245は、CPUb321
からCPUa341への報告を示すフラグ、報告情報を格納す
るレジスタである。

アドレス変換部3242は、RAMb322をローカルバスe313
からアクセスするとき、第４図に示したローカルバスb3
25へのアドレス変換を行う。ローカルバスe313からロー
カルバスb325へのアクセスとなるため、アドレス変換部
3242のデータの流れは片方向となる。

次に、第８図を用いて主プロセッサ部34から副プロセ
ッサ部32への動作指示を、送信を例に説明する。CPUa34
1はRAMe312に送信データを設定し、起動レジスタ3244に
送信指示動作情報を設定した後、起動フラグ3243をセッ
トする。これにより、ローカルバスb325を介してCPUb32
1に割り込みが発生し、CPUb321はCPUa341から動作起動
がかかったことを知る。その後、CPUb321は起動レジス
タ3244の内容をRAMb322内に退避し、起動フラグ3243を
リセットした後、動作指示内容にしたがってデータ送信
を開始する。起動フラグ3243はCPUa341から読みだす可
能であり、CPUa341は起動フラグ3243がリセットされた
ことで、副プロセッサ部32が次の動作指示を受け入れ可
能であることを知る。これは、副プロセッサ部32がCPUa
341からの動作指示を、紛失することなく連続的に受け
入れることを可能にするためのインタフェースである。
また、該処理は、データ通信とは非同期に、割り込み処
理として速やかに実行される。

次に受信動作について説明する。CPUb321はシリアル
コントローラb323に受信データをRAMe312に転送するこ
とを指示する。シリアルコントローラb323はデータを受
信し、受信動作を終結するとCPUb321に割り込みで知ら
せる。CPUb321はシリアルコントローラb323の終結状態
を見て受信が正常に行われていたことを確認し、受信報
告情報を報告レジスタ3245に設定し、報告フラグ3246を
セットする。これによりCPUa341へ割り込みが発生し、C
PUa341は、報告レジスタ3245の報告情報を読み取った
後、報告フラグ3246をリセットする。CPUb321は報告フ
ラグ3246がリセットされたことで、次の副プロセッサ部
32からの報告をCPUa341が処理可能であることを知る。
これは、CPUa341がCPUa321からの報告を、紛失すること
なく連続的に受け入れることを可能にするためのインタ
フェースである。起動レジスタ3244はCPUa341から読み
だし／書き込み可能なレジスタ、報告レジスタ3245はCP
Ub321から読みだし／書き込み可能なレジスタである。
いづれも、読み出しを可能としているのは、レジスタの
故障チェックを書き込み側のCPUで行うためである。

信号3248はコントローラb324とコントローラc334を識
別するためのコントローラIDである。コントローラb324
とコントローラ334は同一回路であり、コントローラID3
248により２つを識別する。ローカルバスｅ制御部3241
では、ローカルバスe313がアクティブ状態になったと
き、コントローラID3248を使って副プロセッサ部32に書
き込み／読みだし要求がきたかどうかを判断する。アド
レス変換部3242では、コントローラID3248を使って第４
図のようなアドレス変換を行う。なお、コントローラID
3248は、ローカルバスｂ制御部3247を通して副プロセッ
サ部32のプログラムで読むことができる。

第９図は、第１図のコントローラc334の構成を示すブ
ロック図である。コントローラc334は、ローカルバスe3
13を制御するローカルバスｅ制御部3341、ローカルバス
c335を制御するローカルバスｃ制御部3347、起動フラグ
3343、起動レジスタ3344、報告フラグ3346、報告レジス
タ3345、アドレス変換部3342からなる。起動フラグ334
3、起動レジスタ3344は、主プロセッサ部34のCPUa341か
らローカルバスc335のCPUc331への動作指示の有無を示
すフラグ、動作指示情報を格納するレジスタであり、報
告フラグ3346、報告レジスタ3345は、CPUa331からCPUa3
41への報告を示すフラグ、報告情報を格納するレジスタ
である。アドレス変換部3342は、RAMc332をローカルバ
スe313からアクセスするとき、第４図に示したローカル
バスc335へのアドレス変換を行う。ローカルバスe313か
らローカルバスc335へのアクセスとなるため、矢印は片
方向となる。

次に、第９図を用いて主プロセッサ部34から副プロセ
ッサ部33への動作指示を、送信を例に説明する。CPUa34
1はRAMe312に送信データを設定し、起動レジスタ3344に
送信指示動作情報を設定した後、起動フラグ3343をセッ
トする。これにより、ローカルバスc335を介してCPUc33
1に割り込みが発生し、CPUc331はCPUa341から動作起動
がかかったことを知る。その後、CPUc331は起動レジス
タ3344の内容をRAMc332内に退避し、起動フラグ3343を
リセットした後、動作指示内容にしたがってデータ送信
を開始する。起動フラグ3343はCPUa341から読み出し可
能であり、CPUa341は起動フラグ3343がリセットされた
ことで、副プロセッサ部33が次の動作指示を受け入れ可
能であることを知る。これは、副プロセッサ部33がCPUa
341からの動作指示を、紛失することなく連続的に受け
入れることを可能にするためのインタフェースである。
また、該処理は、データ通信とは非同期に、割り込み処
理として速やかに実行される。

次に受信動作について説明する。CPUc331はシリアル
コントローラc333に受信データをRAMe312に転送するこ
とを指示する。シリアルコントローラc333はデータを受
信し、受信動作を終結するとCPUc331に割り込みで知ら
せる。CPUc331はシリアルコントローラc333の終結状態
を見て受信が正常に行われていたことを確認し、受信報
告情報を報告レジスタ3345に設定し、報告フラグ3346を
セットする。これによりCPUa341へ割り込みが発生し、C
PUa341は、報告レジスタ3345の報告情報を読み取った
後、報告フラグ3346をリセットする。CPUc331は報告フ
ラグ3346がリセットされたことで、次の副プロセッサ部
33からの報告をCPUa341が処理可能であることを知る。

これは、CPUa341がCPUc331からの報告を、紛失するこ
となく連続的に受け入れることを可能にするためのイン
タフェースである。

起動レジスタ3344はCPUa341から読みだし／書き込み
可能なレジスタ、報告レジスタ3345はCPUc331から読み
だし／書き込み可能なレジスタである。いづれも、読み
出しを可能としているのは、レジスタの故障チェックを
書き込み側のCPUで行うためである。

信号3348はコントローラb324とコントローラc334を識
別するためのコントローラIDである。コントローラb324
とコントローラ334は同一回路であり、コントローラID3
348により２つを識別する。ローカルバスｅ制御部3341
では、ローカルバスe313がアクティブ状態になったと
き、コントローラID3348を使って副プロセッサ部33に書
き込み／読みだし要求がきたかどうかを判断する。アド
レス変換部3342では、コントローラID3348を使って第４
図のようなアドレス変換を行う。なお、コントローラID
3348は、ローカルバスｃ制御部33を通して副プロセッサ
部33のプログラムで読むことができる。

第10図は、第１図のコントローラa344の構成を示すブ
ロック図である。コントローラa344は、ローカルバスe3
13を制御するローカルバスｅ制御部3441、ローカルバス
a345を制御するローカルバスａ制御部3443、アドレス変
換部3442、割り込み制御部3444からなる。アドレス変換
部3442は、CPUa341からコントローラe311,RAMc332,コン
トローラc334,RAMb322,コントローラb324をアクセスす
るとき、第４図に示したローカルバスe313へのアドレス
変換を行う。CPUa341からの単方向アクセスとなるた
め、アドレス変換部3442のデータの流れは片方向とな
る。

割り込み制御部3444は、コントローラe311の起動フラ
グ3115からの割り込み信号INTe,コントローラb324の起
動フラグ3243からの割り込み信号INTb,コントローラc33
4の起動フラグ3343からの割り込み信号INTc,CPUd351か
らの送受信終了割り込み信号、回線ドライバ37からの異
常通知割り込み信号、CPUa341内蔵のDAM制御部からのAD
PCM終了割り込みの５つの割り込み信号を論理和して、
いずれかの信号がオンになったとき、ローカルバスa345
を介してCPUa341に割り込みを発生する。RAMe312に音声
を録音したり、これを再生出力するとき、CPUa341内蔵
のDMA（ダイレクト・メモリ・アクセス）とADPCM361を
組合せ、プログラムを介在することなく自動的に音声の
入出力を行う。ADPCM終了割り込みは、あらかじめ設定
したDMAバイト数のデータを転送終了したときに発生す
る割り込みである。CPUa341では、ローカルバスａ制御
部3443を通して割り込み要因を読みだし、発生した割り
込みに対する処理を行う。複数の割り込みが同時に発生
したときは、CPUa341でプライオリティを付け、プライ
オリティの低い割り込みに対して、割り込み制御部3444
内のマスクレジスタ（図示せず）により割り込みをマス
クして待たせるようにする。

第11図（ａ）は、第１図の回線切替回路362の構成を
示すブロック図である。回線切替回路362は、レジスタ3
621、B1チャネル選択回路3622、B2チャネル選択回路362
3からなる。レジスタ3621は、B1チャネル、B2チャネル
切替情報を記憶するレジスタで、ローカルバスa345を介
してCPUa341からセットされる。同図（ｂ）に示すよう
にレジスタ3621は８ビットのレジスタで、４ビットづつ
B1チャネル選択回路3622,B2チャネル選択回路3623に出
力される。B1チャネル選択回路3622では、回線ドライバ
37で分離されたB1チャネル373を、レジスタ3621の内容
にしたがって、シリアルコントローラb323の回線326、
シリアルコントローラc333の回線336,CODEC363,ADPCM36
1のいずれかまたは複数に接続する。B2チャネル選択回
路3623でも同様に、回線ドライバ37で分離されたB2チャ
ネル374を、レジスタ3621の内容にしたがって、シリア
ルコントローラb323の回線326、シリアルコントローラc
333の回線336、CODEC363,ADPCM361のいずれかまたは複
数に連続する。B1チャネル選択回路3622の選択回線とB2
チャネル選択回路3623の選択回線は論理和される。B1ま
たはB2チャネルはハンドセット365につなぐと同時にRAM
e312にも録音することができる。この場合、レジスタ36
21は２進で“11000000"または“00001100"をセットすれ
ばよい。ハンドセット365とRAMe312でローカルに録音・
再生を行う場合は、レジスタ3621に、上記同様に、２進
で“11000000"または“00001100"をセットするととも
に、回線ドライバ37にB1チャネル373またはB2チャネル3
74をオープンにしてISDN網371と切り離すように指示す
ればよい。

第12図は、第１図の通信アダプタ３の実装の例を示す
図である。通信アダプタ３は335mm×100mmのサイズのボ
ード50に納めてある。図中のXta11は19.6608MHzの水晶
発信器であり、コントローラe311で波形整形し、マルチ
プレクサでCPUa341,CPUb321,CPUc331の３つのCPUに出力
する。Xta12は16.384MHzの水晶発信器であり、コントロ
ーラa344で波形整形し、２分周して、8.192MHzのクロッ
クをADPCM361とLAPD処理部35に出力する。Xta13は12.28
8MHzの水晶発信器であり、回線ドライバ37に直接接続さ
れる。横長、縦長の長方形はすべて回路をドライブする
ためのモジュールタイプのプルアップ抵抗である。リレ
ーは、通信アダプタ３が無通電のときに通信アダプタ３
からISDN網371を切り離すためのものである。２つのパ
ルストランスは、送信信号、受信信号の直流分をカット
して交流結合させるためのものである。無記名のICは、
システムバス22とローカルバスe313のアドレス信号の一
部をRAMe312に供給するためのマルチプレクサ、ローカ
ルバスe313とローカルバスa345のアドレス信号の一部を
直結するための回路である。本通信アダプタ３は下側の
コネクタ51によりワークステーション100本体に挿入、
接続される。ワークステーション１のきょう体配置は、
例えば第16図に示すようになっている。このWS1にはオ
プションスロットがNo.1からNo.7まであり、第12図の通
信アダプタ３はNo.1〜No.5の空スロット103のどこでも
も搭載することができる。同図のきょう体配置は日立製
作所製のワークステーション2050/32であり、No.1〜No.
5のスロット103を用いるとき、対応するダミーパッケー
ジ107を取りのぞく必要がある。第１図のCPU2,メインメ
モリ21はCPUパッケージ101,基本メモリパッケージ105に
対応する。

第13図は通信アダプタ３の動作例を示すフローチャー
トである。通信アダプタ３に電源が入ると、主プロセッ
サ部34のROMa342のプログラムの０番地からCPUa341で実
行される。CPUd351はROMd352の０番地から実行される。
一方、CPUb321,CPUc331は、コントローラb324,コントロ
ーラc334がローカルバスb352,ローカルバスc335にリセ
ットを発行しているため、停止状態にある。CPUa341
は、同図（ａ）のステップA1でCPUa341からアクセスで
きるメモリやレジスタをすべて読みだし／書き込みチェ
ックを行い、ステップA2でコントローラe311を通してCP
U2にチェック結果を報告し、ステップA3でCPU2からの起
動を待つ。CPU2価等プログラムローディングの動作指示
がくると、CPUa341は、ステップA4でRAMe312からRAMa34
3にプログラムをローディングし、ローディングが終る
と、ステップA5でローディング終了報告をCPU2に行い、
RAMa343のプログラムにジャンプする。RAMa343のプログ
ラムでは、ステップA6でCPUa341への割り込みを受付可
能状態にし、ステップA7でCPU2からの起動を待ち続け
る。CPU2からの起動はすべて割り込みINTeで受ける。

同図（ｂ）において、CPUa341がCPU2から“CPUbプロ
グラムローディング”起動を受けると、ステップB1で、
あらかじめ決められたRAMe312のCPUbプログラムエリア
からRAMb322にプログラムを転送し、ステップB2でコン
トローラb324にローカルバスb325のリセットを解除を指
示する。これにより、CPUb321はRAMb322のプログラムの
０番地から実行する。ローディングを終了しCPUb321を
起動すると、CPUa341は、CPU2に対してステップB3でCPU
bプログラムローディングが終了した旨を報告し、割り
込み処理を抜けて、もとのステップA7へ戻り次の割り込
みを待つ。

CPUa341がCPU2から“CPUb送信”起動を受けると、ス
テップB4で、コントローラb324を通してCPUb321に“送
信”起動をかけて割り込み処理を抜け、もとのステップ
A7へ戻り次の割り込みを待つ。送信データはRAMe312のC
PUb用送信バッファに格納されている。送信終了はINTb
割り込み処理の中で行う。

CPUa341がCPU2から“CPUcプログラムローディング”
起動を受けると、ステップB5で、あらかじめ決められた
RAMe312のCPUcプログラムエリアからRAMc332にプログラ
ムを転送し、ステップB6でコントローラc334にローカル
バスc335のリセットを解除を指示する。これにより、CP
Uc331はRAMc332のプログラムの０番地から実行する。ロ
ーディングを終了しCPUc331を起動すると、CPUa341は、
CPU2に対してステップB7でCPUcプログラムローディング
が終了した旨を報告し、割り込み処理を抜けて、もとの
ステップA7へ戻り次の割り込みを待つ。

CPUa341がCPU2から“CPUc送信”起動を受けると、ス
テップB8で、コントローラc334を通してCPUc331に“送
信”起動をかけて割り込み処理を抜け、もとのステップ
A7へ戻り次の割り込みを待つ。送信データはRAMe312のC
PUc用送信バッファに格納されている。送信終了はINTc
割り込み処理の中で行う。

CPUa341がCPU2から“呼設定”起動を受けると、ステ
ップB9で、CCITT勧告I.451にしたがって呼制御処理を行
い、ステップB10で、LAPD処理部35に“呼設定”起動を
かけて割り込み処理を抜け、もとのステップA7へ戻り次
の割り込みを待つ。呼設定のための詳細情報は、RAMc31
2のCPUa用送信バッファに格納されている。呼設定終了
報告はINTd割り込み処理の中で行う。

CPUa341がCPU2から“Ｄチャネルパケット送信”起動
を受けると、ステップB11で、LAPD処理部35に“パケッ
ト送信”起動をかけて割り込み処理を抜け、もとのステ
ップA7へ戻り次の割り込みを待つ。送信データは、RAMe
312のCPUa用送信バッファに格納されている。Ｄチャネ
ルパケット送信終了報告はINTd割り込み処理の中で行
う。

CPUa341がCPU2から“回線ドライバ”起動を受ける
と、ステップB12で、回線ドライバ37にISDN回線を活性
状態にすることを指示し、ステップB13で、CPU2に回線
ドライバ起動終了報告を行って割り込み処理を抜け、も
とのステップA7へ戻り次の割り込みを待つ。回線ドライ
バ37では、ISDNのレイヤ１プロトコルにしたがってISDN
回線を使用可能状態にする。

CPUa341がCPU2から“CODEC"起動を受けると、ステッ
プB14で、CODEC363に動作モードを設定し、ステップB15
で、CPU2に終了報告を行って割り込み処理を抜け、もと
のステップA7へ戻り次の割り込みを待つ。CODEC363への
動作モード情報は、RAMe312のCPUa用初期設定ブロック
に格納されている。

CPUa341がCPU2から“ADPCM"起動を受けると、ステッ
プB16で、ADPCM361及びCPUa341内蔵のDMA制御部に動作
モードを設定して割り込み処理を抜け、もとのステップ
A7へ戻り次の割り込みを待つ。動作モード情報は、CUP2
が起動するときコントローラe311の起動レジスタ3116に
格納する。ADPCM終了報告はCPUa341内蔵のDMAからの割
り込み処理の中で行う。

CPUa341がCPU2から“回線切替”起動を受けると、ス
テップB17で、回線切替回路362に切替情報を設定し、ス
テップB18で、CPU2に終了報告を行って割り込み処理を
抜け、もとのステップA7へ戻り次の割り込みを待つ。回
線切替情報はRAMe312の起動レジスタ3116で渡される。

CPUa341がCPUbから“送信完了”起動を受けると、第1
4図（ａ）のステップC1で、CPU2に送信完了の旨を報告
して割り込み処理を抜け、もとのステップA7へ戻り次の
割り込みを待つ。

CPUa341がCPUbから“受信”報告を受けると、ステッ
プC2で、CPU2に受信があった旨を報告して割り込み処理
を抜け、もとのステップA7へ戻り次の割り込みを待つ。
受信データは、RAMe312のCPUb用受信バッファに格納さ
れており、データ位置、データ長等の受信詳細情報は、
コントローラb324の報告レジスタ3245に格納されてお
り、これをコントローラe311の報告レジスタ3117にコピ
ーしてCPU2に通知する。

CPUa341がCPUcから“送信完了”起動を受けると、第1
4図（ｂ）のステップD1で、CPU2に送信完了の旨を報告
して割り込み処理を抜け、もとのステップA7へ戻り次の
割り込みを待つ。

CPUa341がCPUcから“受信”報告を受けると、ステッ
プD2で、CPU2に受信があった旨を報告して割り込み処理
を抜け、もとのステップA7へ戻り次の割り込みを待つ。
受信データは、RAMe312のCPUc用受信バッファに格納さ
れており、データ位置、データ長等の受信詳細情報は、
コントローラc324の報告レジスタ3245に格納されてお
り、これをコントローラe311の報告レジスタ3117にコピ
ーしてCPU2に通知する。

CPUa341がLAPD処理部35から“パケット送信完了”報
告を受けると、第14図（ｃ）のステップE1で、CPU2にＤ
チャネルパケット送信完了の旨を報告して割り込み処理
を抜け、もとのステップA7へ戻り次の割り込みを待つ。

CPUa341がLAPD処理部35から“受信”報告を受ける
と、ステップE2で、CPU2に受信があった旨を報告して割
り込み処理を抜け、もとのステップA7へ戻り次の割り込
みを待つ。受信データは、RAMe312のCPUa用受信バッフ
ァに格納されており、データ位置、データ長等の受信詳
細情報は、コントローラe311の報告レジスタ3117を使っ
てCPU2に通知する。

CPUa341がLAPD処理部35から”着呼”報告を受ける
と、ステップE4で、CPU2に着呼があった旨を報告して割
り込み処理を抜け、もとのステップA7へ戻り次の割り込
みを待つ。着呼した詳細情報は、RAMe312のCPUa用受信
バッファに格納されている。

回線ドライバ37はISDN回線が非活性状態になったり、
同期が外れたりした時に割り込みを発生する。CPUa341
が回線ドライバ37から割り込みを受けると、第14図
（ｄ）のステップF1で、RAMe312の障害ロギングエリア
に回線障害内容をロギングし、ステップF2で、CPU2に回
線に障害があった旨を報告して割り込み処理を抜け、も
とのステップA7へ戻り次の割り込みを待つ。

CPUa341がCPUa341内蔵のDMA制御部から割り込みを受
けると、第14図（ｅ）のステップG1で、CPU2にADPM動作
終了した旨を報告して割り込み処理を抜け、もとのステ
ップA7へ戻り次の割り込みを待つ。

次に、CPUb321の動作について第15図を用いて説明す
る。ここでは、CPUa341からの起動は割り込みを用いず
にフラグセンスで行うものとする。最初に、同図（ａ）
のステップH1で、シリアルコントローラb323を初期化し
て受信準備を行い、ステップH2でCPUa341から起動があ
ったか否かを調べる。もし起動があった時には、ステッ
プH3で、HDLC−BAによる送信処理を行った後、ステップ
H4でCPUa341に送信終了報告を行い、ステップH2にもど
る。ステップH2でCPUa341からの起動が無かったとき
は、ステップH5で受信状態を調べ、受信があったときは
ステップH6でHDLC−BAによる受信処理を行った後、ステ
ップH7でCPUa341に受信があった旨を報告し、ステップH
2にもどる。ステップH5で受信が無かったときはそのま
まステップH2にもどる。

CPUc331の動作について説明する。ここでは、CPUa341
からの起動は割り込みを用いずにフラグセンサで行うも
のとする。最初に、第15図（ｂ）のステップ11で、シリ
アルコントローラc333を初期化して受信準備を行い、ス
テップI2でCPUa341から起動があったか否かを調べる。
もし起動があった時には、ステップI3で、HDLC−BAによ
る送信処理を行った後、ステップI4でCPUa341に送信終
了報告を行い、ステップI2にもどる。ステップI2でCPUa
341からの起動が無かったときは、ステップI5で受信状
態を調べ、受信があったときはステップI6でHDLC−BAに
よる受信処理を行った後、ステップI7でCPUa341に受信
があった旨を報告し、ステップI2にもどる。ステップI5
で受信が無かったときはそのままステップI2にもどる。

CPUd351の動作については日本電気のμPD72305を用い
るのでここでは説明を省略する。

第１図の実施例では、副プロセッサ部32,副プロセッ
サ部33はそれぞれRAMb322,RAMc332を持ち、このRAMに主
プロセッサ部34からプログラムをダウンローディングす
る方法をとっているが、RAMb322,RAMc332のかわりに伝
送制御手順のプログラムを書き込んだROMを用いれば、
プログラムをダウンローディングする手間が省ける。

副プロセッサ部32,副プロセッサ部33全体をそれぞれ
１チップマイコンに置き換えれば、第12図のパッケージ
がさらに小型になる。このとき、本実施例のように、プ
ログラムをRAMb322,RAMc332にダウンローディングして
もよいし、これらのRAMのかわりに上記のようなプログ
ラムをあらかじめ書き込んだROMを用いることもでき
る。

更に、第１図の実施例では、副プロセッサ部32,33はR
OMを持たないため、電源投入時はリセットされた状態で
停止しており、主プロセッサ部34からプログラムをダウ
ンローディングしてもらうまでは動けない。そこで、主
プロセッサ部34の中のROMa342を副プロセッサ部32,33か
ら使えるようにする。まず、ROMa342のメモリ空間を３
つに分割する。具体的には、第４図のローカルバスａメ
モリ空間にあるROMaを３分割し、その中の２つをローカ
ルバスｂメモリ空間およびローカルバスｃメモリ空間の
最下位部にマッピングし、RAMb,RAMcはその上にロケー
ションする。これは、第８図コントローラb324のアドレ
ス変換部3242,第９図コントローラc334のアドレス変換
部3342、第10図コントローラa344のアドレス変換部3442
のアドレスマッピング内容を変更し、本実施例で禁止し
ている副プロセッサ部32,33から主プロセッサ部34のハ
ードウェア資源へのアクセスを許可するようにコントロ
ーラb324,コントローラc334,コントローラa344を修正す
る。このようにすれば、副プロセッサ部32,33は、電源
投入と同時にROMa342のプログラムを動かすことがで
き、自己診断や自分自身でプログラムをRAMにローディ
ングすることができる。また、RAMを含むハードウェア
が故障してもROMを使って故障解析を行うことができ
る。

更に又、第１図の実施例において、LAPD処理部35を取
り除けばISDN以外の多重回線の制御が可能になり、副プ
ロセッサ部を追加していけば複数回線の制御も可能にな
る。

また更に、第１図の実施例で、LAPD処理部35と回線ド
ライバ37を取り除けば２回線を直接接続し制御すること
ができ、副プロセッサ部を追加していけば複数回線の制
御も１枚の通信アダプタで可能になる。例えば、第２図
のGW13,14において、LAN側の通信制御を第１図の副プロ
セッサ部で処理すれば、LANからの通信データが共有メ
モリRAMe312を介してそのままISDNに送信できるので、
システムプロセッサの深が軽くなるとともにデータの移
動が無いのでスループットが向上する。

第１図でローカルバスb325とローカルバスc335を１本
のバスにしコントローラb324とコントローラc334を１つ
にまとめることができる。この場合、１つのバス上でCP
Uが２個動作するため、第１図の実施例よりも性能が多
少劣化するが、例えば、RAMb322にHDLC−BAの処理プロ
グラム、RAMc332にHDLC−UNの処理プログラムをあらか
じめローディングしておけば、HDLC−BAとHDLC−UNを２
個のCPUで同時に動かすことができるし、必要に応じてR
AMb322のHDLC−BAプログラム１つを２個のCPUで共有し
て使うこともできる。このようにすれば、伝送制御手順
を変更する度にRAMe312からプログラムをダウンローデ
ィングする必要がなく、RAMe312に副プロセッサ用プロ
グラムを常駐させておかなくて済む。

〔発明の効果〕

以上説明したように、本発明によれば、複数の通信用
プロセッサが独立に動作するので、通信路ごとに異なる
通信手順で、高速通信が実現できる。また、共有メモリ
を用いてデータの受け渡しを行うので、回路が小さくて
すみ、小型１ボード通信アダプタが実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すワークステーションの
ブロック構成図、第２図は本実施例を利用したネットワ
ーク構成図、第３図は共有メモリの記憶状態を表した
図、第４図はローカルバスのメモリ空間を表した図、第
５図、第８図、第９図、第10図、第11図は第１図の代表
ブロックの詳細構成図、第６図はローカルバスのタイム
チャート図、第７図はスロットに対応したメモリマップ
を示す図、第12図は通信アダプタの実装図、第13図，第
14図，第15図は通信アダプタの動作の一例を示すフロー
チャート、第16図はワークステーションのきょう体配置
を示す図である。 １……ワークステーション、23……システムプロセッサ
部、３……通信アダプタ、34……主プロセッサ部、32,3
3……副プロセッサ部、35……LAPD処理部、36……Ｂチ
ャネル制御部、37……回線ドライバ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐伯 裕司 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭62−299140（ＪＰ，Ａ) 特開 昭56−109057（ＪＰ，Ａ) 特開 昭51−99438（ＪＰ，Ａ) 特開 昭58−201166（ＪＰ，Ａ) 特開 昭62−157961（ＪＰ，Ａ) 特開 昭60−95678（ＪＰ，Ａ) 特開 昭58−214958（ＪＰ，Ａ) 特開 昭55−92931（ＪＰ，Ａ) 特開 昭63−231564（ＪＰ，Ａ) 特開 昭55−147057（ＪＰ，Ａ) 特開 昭62−230251（ＪＰ，Ａ) 特開 昭59−168537（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１台のシステムプロセッサと１本のISDN回
   線とに接続された通信アダプタであって、 各々が１本の回線を制御する複数の副プロセッサ部と、 各副プロセッサ部にローカルバスを介して動作を指示す
   る主プロセッサ部と、 前記システムプロセッサと前記ローカルバスとに接続さ
   れ、前記システムプロセッサが前記主プロセッサに動作
   の指示を与えるためのメモリシェア部と、 前記主プロセッサ部の指示に基づいて、各副プロセッサ
   から入力される複数の回線を２本のＢチャネルに接続す
   るＢチャネル制御部と、 Ｂチャネル制御部を介して入力される前記２本のＢチャ
   ネルを前記１本のISDN回線に多重化する回線ドライバと
   を有することを特徴とする通信アダプタ。