JPS58192159A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS58192159A JPS58192159A JP57075688A JP7568882A JPS58192159A JP S58192159 A JPS58192159 A JP S58192159A JP 57075688 A JP57075688 A JP 57075688A JP 7568882 A JP7568882 A JP 7568882A JP S58192159 A JPS58192159 A JP S58192159A
- Authority
- JP
- Japan
- Prior art keywords
- subchannel
- communication
- connection device
- address
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
バスに複数のプロセッサが接続された情報処理システム
などにおけるプロセッサ間通信方式に関するものである
。
などにおけるプロセッサ間通信方式に関するものである
。
従来、シリアルバスに複゛数のプロセッサが接続された
情報処理システム等におけるプロセッサ間通信は、通信
制御プログラムが管理する送受信バッファ間で一旦デー
タ転送を行い、割込み等を契機に同バッファよりユーザ
プログラム領域へ該データを移送する方式が，一般的で
ある。第１図は、この従来のプロセッサ間通信方式の一
例を示したもので、１０及びｌｌはプロセッサ、ｌ２は
タスク、ｌ８は通信用バッファ、■４はプロセッサ間接
続装置、１５はシリアルバス（リング状バス）、ｌ６は
通信窓口である。
情報処理システム等におけるプロセッサ間通信は、通信
制御プログラムが管理する送受信バッファ間で一旦デー
タ転送を行い、割込み等を契機に同バッファよりユーザ
プログラム領域へ該データを移送する方式が，一般的で
ある。第１図は、この従来のプロセッサ間通信方式の一
例を示したもので、１０及びｌｌはプロセッサ、ｌ２は
タスク、ｌ８は通信用バッファ、■４はプロセッサ間接
続装置、１５はシリアルバス（リング状バス）、ｌ６は
通信窓口である。
第１図の動作を説明すると、各タスクｌ２からの送信デ
ータは、通信制御プログラムが管理する通信用バッファ
ｌ３に一旦格納される。プロセッサ間接続装置１４が空
状態で通信用バッファｌ３に送信データがある場合、プ
ロセッサは該バッファ内から一つの送信データを取り出
し、プロセッサ間接続装置ｌ４に通信窓口ｌ６を通じて
通信要求を行う。送信データはシリアルバスｌ５をへて
通信先プロセッサの通信用バッファｌ３に格納される。
ータは、通信制御プログラムが管理する通信用バッファ
ｌ３に一旦格納される。プロセッサ間接続装置１４が空
状態で通信用バッファｌ３に送信データがある場合、プ
ロセッサは該バッファ内から一つの送信データを取り出
し、プロセッサ間接続装置ｌ４に通信窓口ｌ６を通じて
通信要求を行う。送信データはシリアルバスｌ５をへて
通信先プロセッサの通信用バッファｌ３に格納される。
通信先プロセッサは該データ内の通信先タスク番号にも
とづき該当タスクを起動する。該タスク１２は通信用バ
ッファｌ８に格納されている ′１送信データを自己の
データ作業領域に読み込む。
とづき該当タスクを起動する。該タスク１２は通信用バ
ッファｌ８に格納されている ′１送信データを自己の
データ作業領域に読み込む。
この第１図の方式の欠点は、送受信バッファ管理、割込
み処理、データ移送等による通信処理オーバヘッドが、
特に高トラヒツク、長データ転送になる程、大きくなる
ことである。
み処理、データ移送等による通信処理オーバヘッドが、
特に高トラヒツク、長データ転送になる程、大きくなる
ことである。
一方、チャネル結合されたｌ対ｌのプロセッサ間通信に
おいては、通信元と通信先のタスク間ではった論理的な
通信バス（論理バス）を、直接、プロセッサ間接続装置
に設けた複数のサブチャネル中の１個に対応づけ、該サ
ブチャネルを介してタスク間のダイレクト通信を行うこ
とにより、上記欠点をなくシ、且つ、チャネルをアイド
ル状態にした捷まで、プロセッサ間接続装置でサブチャ
ネル対応に相手からの通信を待合わせることのできる通
信待合せ機能を用いて、各サブチャネル対応の多重通信
を行うことにより、通信の高速化を可能にする方式が知
られている。第２図はこの方式を説明する図で、ｌｌは
サブチャネル、１８はプロセッサ間接続装置、１９はプ
ロセッサ間接続装置のサブチャネルであり、その他は第
１図と同じである。
おいては、通信元と通信先のタスク間ではった論理的な
通信バス（論理バス）を、直接、プロセッサ間接続装置
に設けた複数のサブチャネル中の１個に対応づけ、該サ
ブチャネルを介してタスク間のダイレクト通信を行うこ
とにより、上記欠点をなくシ、且つ、チャネルをアイド
ル状態にした捷まで、プロセッサ間接続装置でサブチャ
ネル対応に相手からの通信を待合わせることのできる通
信待合せ機能を用いて、各サブチャネル対応の多重通信
を行うことにより、通信の高速化を可能にする方式が知
られている。第２図はこの方式を説明する図で、ｌｌは
サブチャネル、１８はプロセッサ間接続装置、１９はプ
ロセッサ間接続装置のサブチャネルであり、その他は第
１図と同じである。
第２図の動作を説明すると、各タスクｌ２からの通信要
求は、通信待合せコマンド（専用コマンド）により、ｌ
ｌの各サブチャネル対応にプロセッサ間接続装置１８の
サブチャネル１９で通信元プロセッサのチャネルをアイ
ドル状態にして待ち合わされる。その後、通信先プロセ
ッサからの該サブチャネルに対する通信待合せコマンド
の発行により同期がとれたら、通信元、通信先それぞれ
のチャネルで、待合せコマンドをＲ，ＥＡ Ｄ， Ｗｉ
ｔ Ｉ ｉ” Ｅ系コマンドとコマンドチェインしてデ
ータ転送を開始する。本方式によれば、起動時の通信先
への非同期割込みをなくすことができる。
求は、通信待合せコマンド（専用コマンド）により、ｌ
ｌの各サブチャネル対応にプロセッサ間接続装置１８の
サブチャネル１９で通信元プロセッサのチャネルをアイ
ドル状態にして待ち合わされる。その後、通信先プロセ
ッサからの該サブチャネルに対する通信待合せコマンド
の発行により同期がとれたら、通信元、通信先それぞれ
のチャネルで、待合せコマンドをＲ，ＥＡ Ｄ， Ｗｉ
ｔ Ｉ ｉ” Ｅ系コマンドとコマンドチェインしてデ
ータ転送を開始する。本方式によれば、起動時の通信先
への非同期割込みをなくすことができる。
ところで、第２図に示すチャネル結合された１対のプロ
セッサ間通信方式を、ル台のプロセッサ間で〃いに通信
を行うル対ル通信システムにその捷＼適用すると、ｒＬ
（ｒＬ−１）７２個のプロセッサ間接続装置が必要とな
り、コスト高や、拡張性・柔軟性に欠ける等の欠点があ
る。
セッサ間通信方式を、ル台のプロセッサ間で〃いに通信
を行うル対ル通信システムにその捷＼適用すると、ｒＬ
（ｒＬ−１）７２個のプロセッサ間接続装置が必要とな
り、コスト高や、拡張性・柔軟性に欠ける等の欠点があ
る。
本発明は、これらの欠点を除去するため、ｉ対ｌプロセ
ッサ間通信における複数サブチャネルを用いた多重通信
機能を、シリアルバスを介したｎ対ル通信に拡張して適
用し、本拡張に伴うソフト負荷増大、通信処理オーバヘ
ッド増大をプロセッサ間接続装置に設けたサポート機能
を用いて低減することにより、第２図の１対１通信と同
等の通信効率を経済的に実現するものである。以下、本
発明を図面により詳細に説明する。
ッサ間通信における複数サブチャネルを用いた多重通信
機能を、シリアルバスを介したｎ対ル通信に拡張して適
用し、本拡張に伴うソフト負荷増大、通信処理オーバヘ
ッド増大をプロセッサ間接続装置に設けたサポート機能
を用いて低減することにより、第２図の１対１通信と同
等の通信効率を経済的に実現するものである。以下、本
発明を図面により詳細に説明する。
第３図は本発明によるｎ対ルプロセッサ間通信方式の一
実施例である。第３図において、プロセッサ１．０．１
１内の各タスク１２は、通信制御プログラムによりプロ
セッサ並びにプロセッサ間接続装置２０のサブチャネル
１７．２１と１対１に対応づけられている。プロセッサ
間接続装置２０内には、各サブチャネル対応に通信先プ
ロセッサアドレス、通信先のプロセッサ間接続装置サブ
チャネルアドレス、サブチャネル使用状態を設定、記憶
する機能を有する。複数のプロセッサはプロセッサ間接
続装置２０を介してシリアルバス１５に接続され、相互
に通信可能である。
実施例である。第３図において、プロセッサ１．０．１
１内の各タスク１２は、通信制御プログラムによりプロ
セッサ並びにプロセッサ間接続装置２０のサブチャネル
１７．２１と１対１に対応づけられている。プロセッサ
間接続装置２０内には、各サブチャネル対応に通信先プ
ロセッサアドレス、通信先のプロセッサ間接続装置サブ
チャネルアドレス、サブチャネル使用状態を設定、記憶
する機能を有する。複数のプロセッサはプロセッサ間接
続装置２０を介してシリアルバス１５に接続され、相互
に通信可能である。
さて、シリアルバスを介したｎ対ｎ通信システムに、複
数サブチャネルを用いてタスク間のダイレクト転送が可
能な多重通信方式を適用する場合、通信元タスクを自プ
ロセッサ間接続装置内のｌサブチャネルと対応づけ、通
信先タスクを通信先のプロセッサ間接続装置内の１ザブ
チヤネルと対応うけ、且つ、上記選択した通信元プロセ
ッサ間接続装置サブチャネル通信先プロセッサ間接続装
置サブチャネルとの対応関係を確立した土で、通はを行
うことが必要である。１だ、通信にア／（）Ｃは、前記
対応づけにより確定した自プロセ・ヤニ１１接続装置サ
ブチヤネルアドレ、ス（以′ＦＳＩ１．Ａｒ５）と称す
）、通信先プロセッサアドレス（以）’ Ｉ） Ａ 、
’称す）、通信先プロセッサ間接続装置サブチャネルア
ドレス（以下５ＢＡ（Ｄ）と称す）を通信アドレス情報
として指定する必要がある。
数サブチャネルを用いてタスク間のダイレクト転送が可
能な多重通信方式を適用する場合、通信元タスクを自プ
ロセッサ間接続装置内のｌサブチャネルと対応づけ、通
信先タスクを通信先のプロセッサ間接続装置内の１ザブ
チヤネルと対応うけ、且つ、上記選択した通信元プロセ
ッサ間接続装置サブチャネル通信先プロセッサ間接続装
置サブチャネルとの対応関係を確立した土で、通はを行
うことが必要である。１だ、通信にア／（）Ｃは、前記
対応づけにより確定した自プロセ・ヤニ１１接続装置サ
ブチヤネルアドレ、ス（以′ＦＳＩ１．Ａｒ５）と称す
）、通信先プロセッサアドレス（以）’ Ｉ） Ａ 、
’称す）、通信先プロセッサ間接続装置サブチャネルア
ドレス（以下５ＢＡ（Ｄ）と称す）を通信アドレス情報
として指定する必要がある。
一方、ｌ対１通信システムにおいては、タスクとサブチ
ャネルとの対応づけはｎ対ｎ通信システムと同様だが、
ＤＡと５ＢＡ（１））の指定が不敦で、当然、５ＢＡ（
Ｓ）と５ＢＡ（Ｄ） との対応づけも不要 。
ャネルとの対応づけはｎ対ｎ通信システムと同様だが、
ＤＡと５ＢＡ（１））の指定が不敦で、当然、５ＢＡ（
Ｓ）と５ＢＡ（Ｄ） との対応づけも不要 。
である。
さらに、現行のチャネル仕様では、通信アドレス情報と
してはデバイスアドレス語（ＤＡＷ）の１０Ｄアドレス
埴で１個だけ指定できるものが多く、これら既存のプロ
セッサのシリアルバス接続を対象とした場合、５ＢＡ（
Ｓ）を上記ＤＡＷで指定するとすれば、ＤＡ、５ＢＡ（
Ｄ）はＩ１０コマンドのデータで指定するか、コマシト
を複数連続して発行し、そのＴ）ＡＷのＴＯＤアドレス
域の情報を総合して指定するかによることが必要となる
。
してはデバイスアドレス語（ＤＡＷ）の１０Ｄアドレス
埴で１個だけ指定できるものが多く、これら既存のプロ
セッサのシリアルバス接続を対象とした場合、５ＢＡ（
Ｓ）を上記ＤＡＷで指定するとすれば、ＤＡ、５ＢＡ（
Ｄ）はＩ１０コマンドのデータで指定するか、コマシト
を複数連続して発行し、そのＴ）ＡＷのＴＯＤアドレス
域の情報を総合して指定するかによることが必要となる
。
以−七のことから、ｎ対ｎ通信システムにおける主たる
問題点として、通信起動時の５ＢＡ（Ｓ）。
問題点として、通信起動時の５ＢＡ（Ｓ）。
ＤＡ、５ＢＡ（Ｄ）指定に要する通信オーバヘッド、通
信アドレス指定に関して従来の１対１通信インタフェー
スとの互播がとれないこと、５ＢＡ（Ｓ）とＳＢＡ （
Ｄ） との対応管理をすべてソフト制（財）で行うの
はソフト作成に要する負担が大きいこと等があげられる
。
信アドレス指定に関して従来の１対１通信インタフェー
スとの互播がとれないこと、５ＢＡ（Ｓ）とＳＢＡ （
Ｄ） との対応管理をすべてソフト制（財）で行うの
はソフト作成に要する負担が大きいこと等があげられる
。
この為、本発明においては通信を以下の２段階で行い、
且つ、５ｆＬＡ（Ｓ）とＳＢＡ （Ｄ）との対応関係確
ケを受信側のプロセッサ間接続装置で自動的に行う機能
をサポートすることにより、上記問題点の解決を可能と
する手法を提案するものである。
且つ、５ｆＬＡ（Ｓ）とＳＢＡ （Ｄ）との対応関係確
ケを受信側のプロセッサ間接続装置で自動的に行う機能
をサポートすることにより、上記問題点の解決を可能と
する手法を提案するものである。
〔第１段階の動作〕
５ＢＡ（Ｓ）とＤＡ＋５ＢＡ（Ｉ））との対応関係をプ
ロセッサ間接続装置内の管理テーブル（以下ＣＴ ＢＴ
・と称す）に格納する。このＣ’！” １３ Ｌ格納方
法は主として以下の２つに大別できる。
ロセッサ間接続装置内の管理テーブル（以下ＣＴ ＢＴ
・と称す）に格納する。このＣ’！” １３ Ｌ格納方
法は主として以下の２つに大別できる。
（Ａ）ＳＢＡ（Ｓ）とＤＡ＋５ＢＡ（Ｄ）との対応関係
がソフト制御により確立している場合； Ｃ１” １３ Ｌ設定専用コマンド（ＣＭＤＡと称す）
により該対応関係をＣＴＢＬに格納する。第４図に（ｒ
Ｔ１３Ｌ設定の実現方法を示す。第４図において、１０
．１１はそれぞれプロセッサＡ、プロセッサＨ，１９は
タスク、２０はプロセッサ間接続装置、；う０はプロセ
ッサ聞接続装置２０のＣＴＢＬ、Ｉ）Ｓｔうはデバイス
状態パイ）、ＣＥ／Ｉ）Ｅはチャネル終了／デバイス終
了、ＣＴ Ｂ Ｌ中のＳ Ｔ Ａ Ｔ Ｕ ＳはＣ’ｌ
”ＢＬの状態を表わす。
がソフト制御により確立している場合； Ｃ１” １３ Ｌ設定専用コマンド（ＣＭＤＡと称す）
により該対応関係をＣＴＢＬに格納する。第４図に（ｒ
Ｔ１３Ｌ設定の実現方法を示す。第４図において、１０
．１１はそれぞれプロセッサＡ、プロセッサＨ，１９は
タスク、２０はプロセッサ間接続装置、；う０はプロセ
ッサ聞接続装置２０のＣＴＢＬ、Ｉ）Ｓｔうはデバイス
状態パイ）、ＣＥ／Ｉ）Ｅはチャネル終了／デバイス終
了、ＣＴ Ｂ Ｌ中のＳ Ｔ Ａ Ｔ Ｕ ＳはＣ’ｌ
”ＢＬの状態を表わす。
プロセッサＡのサブチャネルαとプロセッサ１３のサブ
チャネルｂがそれぞれ通信元タスクと通信先タスクとに
対応づけられているとすると、プロセッサＡ側では、サ
ブチャネルａに対するコマント（ＣＭＩ）Ａ） Ｑｆｉ
時、ｃＭＤＡのデータとして自プロセッサ間接続装置に
ＤＡ （＝Ｂ）並びに５ＢＡ（Ｄ）（−ｂ）を送りＣＴ
Ｂ Ｌに格納する。
チャネルｂがそれぞれ通信元タスクと通信先タスクとに
対応づけられているとすると、プロセッサＡ側では、サ
ブチャネルａに対するコマント（ＣＭＩ）Ａ） Ｑｆｉ
時、ｃＭＤＡのデータとして自プロセッサ間接続装置に
ＤＡ （＝Ｂ）並びに５ＢＡ（Ｄ）（−ｂ）を送りＣＴ
Ｂ Ｌに格納する。
一方、プロセッサＢ側では、サブチャネルｂにｚ４する
コマンド（Ｃ〜１ＤＡ）発行時、ＣＭＤＡのデータとし
て自プロセッサ間接続装置ＫＤＡ（＝Ａ）並びに５ＢＡ
（Ｄ）（−〇）を送りＣＴ ＲＬに格納する。
コマンド（Ｃ〜１ＤＡ）発行時、ＣＭＤＡのデータとし
て自プロセッサ間接続装置ＫＤＡ（＝Ａ）並びに５ＢＡ
（Ｄ）（−〇）を送りＣＴ ＲＬに格納する。
なお、上記ＣＴ ＲＬ設定の他の実現例として、いずれ
か一方のプロセッサ側から通信フレームにより通信先の
プロセッサ間接続装置のＣＴＢＬをも設定する方法もあ
る。
か一方のプロセッサ側から通信フレームにより通信先の
プロセッサ間接続装置のＣＴＢＬをも設定する方法もあ
る。
（ｆ３１ ５ＢＡ（Ｓ）とＤＡ＋５ＢＡ（Ｄ）との対応
関係が確立していない場合； 通信パス確立指示コマンド（ＣＭＤＢと称す）を発行し
て、通信により受信側のプロセッサ間接続装置を起動し
て未使用のサブチャネルを自動選択し、該選択により得
られた５ＢＡ（Ｓ）とＤＡ＋５ＢＡ（Ｄ） との対応
関係を受信側プロセッサ間接続装置のＣＴ ＲＬに設定
すると共に、該コマンドの応答フレームにより、該対応
関係を通信元プロセッサ間接続装置に通知し、該装置の
ＣＴＢ Ｌにも設定する。
関係が確立していない場合； 通信パス確立指示コマンド（ＣＭＤＢと称す）を発行し
て、通信により受信側のプロセッサ間接続装置を起動し
て未使用のサブチャネルを自動選択し、該選択により得
られた５ＢＡ（Ｓ）とＤＡ＋５ＢＡ（Ｄ） との対応
関係を受信側プロセッサ間接続装置のＣＴ ＲＬに設定
すると共に、該コマンドの応答フレームにより、該対応
関係を通信元プロセッサ間接続装置に通知し、該装置の
ＣＴＢ Ｌにも設定する。
第５図は本プロセッサ間通信で使用する通信フレームの
フォーマットで、Ｆはフラグシーケンス（０１１１１１
１０）、ＤＡは通信先プロセッサアドレス、ＳＡは通信
元プロセッサアドレス、Ｃはパス制御コマンド、ＳＢＡ
はプロセッサ間接続装置サブチャネルアドレス（Ｄは通
信先、Ｓは通信元）、Ｆｅ２はフレームチェックシーケ
ンスを示す。コマンド又はコマンド応答はデータ部で指
定する。
フォーマットで、Ｆはフラグシーケンス（０１１１１１
１０）、ＤＡは通信先プロセッサアドレス、ＳＡは通信
元プロセッサアドレス、Ｃはパス制御コマンド、ＳＢＡ
はプロセッサ間接続装置サブチャネルアドレス（Ｄは通
信先、Ｓは通信元）、Ｆｅ２はフレームチェックシーケ
ンスを示す。コマンド又はコマンド応答はデータ部で指
定する。
第６図は本ケースにおける通信パス確立動作を説明する
図である。第６図において、４０は通信フレーム、５０
は通信パス確立指示発行時の受信側プロセッサ間接続装
置サブチャネルアドレス（特殊アドレス指定）、６０は
通信制御プログラムより上位のソフト間で通信リンクを
はる為に必要な論理パス等の制御情報、７０はＣＭＤＢ
に対する応答、８０は非同期割込発生を通知するアテン
ション割込み、９０は受信フレームで指示された相手プ
ロセッサすドレス子プロセツサ間接続装置サブチャネル
アドレス並びに該フレームデータ部の内容を読取るコマ
ンド（５ＥＮＳＥコマンドと称す）である。その他は第
４図と同じである。
図である。第６図において、４０は通信フレーム、５０
は通信パス確立指示発行時の受信側プロセッサ間接続装
置サブチャネルアドレス（特殊アドレス指定）、６０は
通信制御プログラムより上位のソフト間で通信リンクを
はる為に必要な論理パス等の制御情報、７０はＣＭＤＢ
に対する応答、８０は非同期割込発生を通知するアテン
ション割込み、９０は受信フレームで指示された相手プ
ロセッサすドレス子プロセツサ間接続装置サブチャネル
アドレス並びに該フレームデータ部の内容を読取るコマ
ンド（５ＥＮＳＥコマンドと称す）である。その他は第
４図と同じである。
なお、他の実現例として、ＣＭＤＢ発行時は本コマンド
のデータで＃を指定せず、受信側でも、（’Ｍｌ）Ｂコ
マンドであれば、５ＢＡ（Ｌ））（−＝＃）には関係な
く通信パス確立指示とみなして、以後は第６図の実現例
と同様の動作を行う方法も考えられる。
のデータで＃を指定せず、受信側でも、（’Ｍｌ）Ｂコ
マンドであれば、５ＢＡ（Ｌ））（−＝＃）には関係な
く通信パス確立指示とみなして、以後は第６図の実現例
と同様の動作を行う方法も考えられる。
〔第２段階の動作〕
各タスクからの通信要求に従って、ｌ対１通信の場合と
同様に通信アドレス情報としてｒ） Ａ ＷのＴ （）
Ｄアドレス域で、通信制御プログラムが該タスク対応に
割付けた５ＢＡ（Ｓ）を指定して通信起動を行う。プロ
セッサ間接′続装置は該通信起動を受付けると、第１段
階で５ＢＡ（Ｓ）とＤＡ＋５ｆ３Ａ（１））との対応関
係を設定しだＣＴ Ｂ Ｌを索引し、該Ｓ Ｂ Ａ（Ｓ
）に対応するＤＡ並びに５ＢＡ（ｒ’）） を通信先ア
ドレス情報として通信フレームに設定し、該フレームを
送信バッファに格納する。その後はシリアルハスヲ介し
たデータリンクレベルのフロセッサ間通信制御手順に従
って、通信フレームの送受信を行う。
同様に通信アドレス情報としてｒ） Ａ ＷのＴ （）
Ｄアドレス域で、通信制御プログラムが該タスク対応に
割付けた５ＢＡ（Ｓ）を指定して通信起動を行う。プロ
セッサ間接′続装置は該通信起動を受付けると、第１段
階で５ＢＡ（Ｓ）とＤＡ＋５ｆ３Ａ（１））との対応関
係を設定しだＣＴ Ｂ Ｌを索引し、該Ｓ Ｂ Ａ（Ｓ
）に対応するＤＡ並びに５ＢＡ（ｒ’）） を通信先ア
ドレス情報として通信フレームに設定し、該フレームを
送信バッファに格納する。その後はシリアルハスヲ介し
たデータリンクレベルのフロセッサ間通信制御手順に従
って、通信フレームの送受信を行う。
第７図は本発明を適用したプロセッサ間接続装置の一実
施例のブロック図である。以下、第７図を用いて前記通
信動作を、送信時、受信時に分けてより具体的に説明す
る。
施例のブロック図である。以下、第７図を用いて前記通
信動作を、送信時、受信時に分けてより具体的に説明す
る。
送信時の通信動作
ＰＡＲ２０４は該当プロセッサの固有アドレスを保持す
るプロセッサアドレスレジスタで、常時、該当アドレス
値が設定されている。ＣＭＤ２０５゜１）Ａｌ：Ｌ２０
６は、それぞれ上位装置よりのコマンド、通信先のプロ
セッサアドレス（ＤＡ）およびプロセッサ間接続装置サ
ブチャネルアドレス（Ｓ ｆ３ Ａ （１’）） ）を
保持するレジスタである。
るプロセッサアドレスレジスタで、常時、該当アドレス
値が設定されている。ＣＭＤ２０５゜１）Ａｌ：Ｌ２０
６は、それぞれ上位装置よりのコマンド、通信先のプロ
セッサアドレス（ＤＡ）およびプロセッサ間接続装置サ
ブチャネルアドレス（Ｓ ｆ３ Ａ （１’）） ）を
保持するレジスタである。
Ｉ１０インタフェース制御部（ｉｏｌｃ）２０８の制御
下で、入力パス（ＩＮＢＵ８）２０１ を介して上位装
置よりのコマンド、起動サブチャネルアドレスをそれぞ
れＣＭＤ２０５，５ＢＡ２１０に設定し、通信制御部（
Ｃ’Ｃ）２１１を起動する。ＣＣ２１１はＣＭＤ２０５
の内容をチェックし、ＣＴＢ、Ｌ設定コマンド又は通
信パス確立指示コマンドの場合、それぞれＤＡ並びに５
Ｆ３Ａ（Ｄ）のサブチャネル（ＳＢｃＩ月２０８内のＣ
ＴＢＬ、ＤＡＲ２０６への設定を１０■Ｃ２０８に依頼
する。ｌ０ＩＣ２０Ｂ はこの依頼に従い、該コマンド
のデータのうち、あらかじめ上記アドレス指定用にとり
決めた部分をそれぞれ５ＢＣＨ２０８内ＣＴＢＬ、ＤＡ
几２０６に設定する。
下で、入力パス（ＩＮＢＵ８）２０１ を介して上位装
置よりのコマンド、起動サブチャネルアドレスをそれぞ
れＣＭＤ２０５，５ＢＡ２１０に設定し、通信制御部（
Ｃ’Ｃ）２１１を起動する。ＣＣ２１１はＣＭＤ２０５
の内容をチェックし、ＣＴＢ、Ｌ設定コマンド又は通
信パス確立指示コマンドの場合、それぞれＤＡ並びに５
Ｆ３Ａ（Ｄ）のサブチャネル（ＳＢｃＩ月２０８内のＣ
ＴＢＬ、ＤＡＲ２０６への設定を１０■Ｃ２０８に依頼
する。ｌ０ＩＣ２０Ｂ はこの依頼に従い、該コマンド
のデータのうち、あらかじめ上記アドレス指定用にとり
決めた部分をそれぞれ５ＢＣＨ２０８内ＣＴＢＬ、ＤＡ
几２０６に設定する。
ＣＴ Ｂ Ｌ設定コマンド又は通信バス確立指示コマン
ド以外の場合は、５ＢＡ２１０で示すアドレスにて５Ｂ
ＣＩＩ２０８ を索引し、その索引結果をサブチャネル
アクセス出力レジスタ（ＳＢＯＲ）２０９に出力する。
ド以外の場合は、５ＢＡ２１０で示すアドレスにて５Ｂ
ＣＩＩ２０８ を索引し、その索引結果をサブチャネル
アクセス出力レジスタ（ＳＢＯＲ）２０９に出力する。
ＣＣ２１１は５ＢＯＲ２０９の内容を調べ、５ｌｌＡ２
１０に示すサブチャネル（−８ＢＡ （Ｓ） ）に対応
するＤＡ並びにＳＢＡ （Ｄ） が正常に設定されて
いる場合は、５ＢＯＲ２０９から通信先の該アドレスを
ＤＡ ＦＬ２０６に設定する。５ＢＯＲ２０９の出力結
果が上記以外の場合、その状態をＤＳＢ２１Ｂに設定し
、その旨をｌ０ＩＣ２０Ｂ に報告する。
１０に示すサブチャネル（−８ＢＡ （Ｓ） ）に対応
するＤＡ並びにＳＢＡ （Ｄ） が正常に設定されて
いる場合は、５ＢＯＲ２０９から通信先の該アドレスを
ＤＡ ＦＬ２０６に設定する。５ＢＯＲ２０９の出力結
果が上記以外の場合、その状態をＤＳＢ２１Ｂに設定し
、その旨をｌ０ＩＣ２０Ｂ に報告する。
上記５ＢＣＨ２０８索引後の８８Ａ２１０で示すサブチ
ャネルの状態は、サブチャネル入力レジスタ（ＳＢＩＲ
，）２０７を介してＳ Ｂ ＣＨ２０８に書込まれる。
ャネルの状態は、サブチャネル入力レジスタ（ＳＢＩＲ
，）２０７を介してＳ Ｂ ＣＨ２０８に書込まれる。
ＣＣ２１１は、これら通信起動が正常に行われた場合、
ＰＡＲ２０４，ＣＭＤ２０５．Ｉ）ＡＲ２０６，５ＢＡ
２１０およびｌ０ＩＣ２０Ｂを起動し、送信フレーム作
成に必要なデータを送信バッファ（ＳＢＵＩ”）２１７
に送って該フレームを作成し、送信キューにつなぐ。
ＰＡＲ２０４，ＣＭＤ２０５．Ｉ）ＡＲ２０６，５ＢＡ
２１０およびｌ０ＩＣ２０Ｂを起動し、送信フレーム作
成に必要なデータを送信バッファ（ＳＢＵＩ”）２１７
に送って該フレームを作成し、送信キューにつなぐ。
以後は転送制御部（ＴＲＣ）２１９の制御下でシリアル
バス２２３に送り出される。
バス２２３に送り出される。
受信時の通信動作
／リアルバス２２２より受取ったフレームをＴＲＣ２１
９の制御下で受信バッファ（Ｉ（、ＢＵＦ ） ２１８
に格納し、特にデータ部の先頭バイト（コマンド。
９の制御下で受信バッファ（Ｉ（、ＢＵＦ ） ２１８
に格納し、特にデータ部の先頭バイト（コマンド。
応答情報等が格納）および該フレームの５ＢＡ（１））
域の・情報を、それぞれデータレジスタ（ＤＲ）２１４
゜サブチャネルアドレスレジスタ（Ｓ／１）２１６に設
定し、ＣＣ２１１を起動する。ＣＣ２１１はＩ）Ｒ２１
４（Ｄ内容をチェックし、通信バス確立指示コマンドの
場合は、ＳＡＲ２１６の内容をチェックし、該内容が特
殊サブチャネルアドレスレジスタ（ＳＳＡｌ’ｔ） ２
１５にあらかじめ設定した内容と同一か否かをチェック
し、同一の場合は前記サブチャネル自動選択機構（ＳＡ
Ｓ機構）２１２を用いて、該通信用に使用【１能な空き
サブチャネルを選択し、その結果を５ＢＡ２１０に設定
する。
域の・情報を、それぞれデータレジスタ（ＤＲ）２１４
゜サブチャネルアドレスレジスタ（Ｓ／１）２１６に設
定し、ＣＣ２１１を起動する。ＣＣ２１１はＩ）Ｒ２１
４（Ｄ内容をチェックし、通信バス確立指示コマンドの
場合は、ＳＡＲ２１６の内容をチェックし、該内容が特
殊サブチャネルアドレスレジスタ（ＳＳＡｌ’ｔ） ２
１５にあらかじめ設定した内容と同一か否かをチェック
し、同一の場合は前記サブチャネル自動選択機構（ＳＡ
Ｓ機構）２１２を用いて、該通信用に使用【１能な空き
サブチャネルを選択し、その結果を５ＢＡ２１０に設定
する。
その後、Ｒ１旧ＪＦ２１８より該フレームのＳＡ、８Ｂ
Ａ（Ｓ）を、５ＢＣＩＩ２０８内のＣＴＢＬｔ７）ＳＢ
Ａ２１０に示すサブチャネルアドレス域に、それぞｔｚ
Ｔ）Ａ、 Ｓ ｆ３ Ａ（Ｔ′））として書込み、５
ＢＯＲ２０９で正常書込み確認後、通信バス確立を５Ｂ
ＴＲ２０７を介し一’Ｃ８Ｉ’、ＣＨ２０８に書込む。
Ａ（Ｓ）を、５ＢＣＩＩ２０８内のＣＴＢＬｔ７）ＳＢ
Ａ２１０に示すサブチャネルアドレス域に、それぞｔｚ
Ｔ）Ａ、 Ｓ ｆ３ Ａ（Ｔ′））として書込み、５
ＢＯＲ２０９で正常書込み確認後、通信バス確立を５Ｂ
ＴＲ２０７を介し一’Ｃ８Ｉ’、ＣＨ２０８に書込む。
又、通信バス確立を通信元へ応答するためのフレーム作
成を行いＳＢ［、ＪＦ２１７ に格納する。
成を行いＳＢ［、ＪＦ２１７ に格納する。
Ｓ Ａ Ｒと５ＳＡＲの内容が同一でない場合、及び、
ＩＨｔ２１４の内容が通信パス確立指示コマンドでない
場合は、５ＡＲ２１６の内容をそのまま５ＢＡ２１０に
設定Ｌ、５ＢＣＨ２０８の５ＢＡ２１０ｃ７）内容で示
ｆサフチャネル域の状態をチェックし、コマンドの種類
に応じた所定の応答フレームを作成して、５ＢＵＦ２１
７ に格納する。又、該サブチャネルの状、蝶を５Ｂ
ＩＦＬ２０７ を介して再設定する。ｒ’）ｆｔ２１
４の内容等により上位装置とインタフェースをもつ必要
がある場合は、その旨をｌ０ＩＣ２０３に報告する。
ＩＨｔ２１４の内容が通信パス確立指示コマンドでない
場合は、５ＡＲ２１６の内容をそのまま５ＢＡ２１０に
設定Ｌ、５ＢＣＨ２０８の５ＢＡ２１０ｃ７）内容で示
ｆサフチャネル域の状態をチェックし、コマンドの種類
に応じた所定の応答フレームを作成して、５ＢＵＦ２１
７ に格納する。又、該サブチャネルの状、蝶を５Ｂ
ＩＦＬ２０７ を介して再設定する。ｒ’）ｆｔ２１
４の内容等により上位装置とインタフェースをもつ必要
がある場合は、その旨をｌ０ＩＣ２０３に報告する。
一ト記サブチャネル自動選択機構（ＳＡＳ機構）２１２
の動作フローを第８図に示す。
の動作フローを第８図に示す。
なお、これまでの説明ではプロセッサ間接続装置はチャ
ネル配下の装置との位置づけで記述したが、本装置をチ
ャネル機能を含んだかたちで実現することも可能である
。
ネル配下の装置との位置づけで記述したが、本装置をチ
ャネル機能を含んだかたちで実現することも可能である
。
以上説明したように、本発明によれば、チャネル結合さ
れたｌ対ｌプロセッサ間通信において、複数サブチャネ
ルを用いた多重通信機能を活用して、タスク間のダイレ
クト通信等により通信オーバヘッド低減を実現した手法
を、シリアルバスを介してｎ対ｎ通信に該通信向きの機
能サポートを施して適用することにより、上記ｌ対１通
信とほぼ等価な通信オーバヘッドにてｎ対ｎプロセッサ
間通信かり能となる。このため、従来方式のシリアルバ
スを介したｎ対ル通信と比べると、著しい通信高速化を
実現できる利点がある。
れたｌ対ｌプロセッサ間通信において、複数サブチャネ
ルを用いた多重通信機能を活用して、タスク間のダイレ
クト通信等により通信オーバヘッド低減を実現した手法
を、シリアルバスを介してｎ対ｎ通信に該通信向きの機
能サポートを施して適用することにより、上記ｌ対１通
信とほぼ等価な通信オーバヘッドにてｎ対ｎプロセッサ
間通信かり能となる。このため、従来方式のシリアルバ
スを介したｎ対ル通信と比べると、著しい通信高速化を
実現できる利点がある。
第１図は従来のシリアルバスを介したｎ対ルプロセッサ
間通信方式の構成図、第２図はチャネル結合された１対
ｌプロセッサ間通信方式の構成図、第３図は本発明のシ
リアルバスを介したｎ対ｎプロセッサ間通信方式の一実
施例の構成図、第４図は本発明においてソフト制御によ
り確立した通信パス情報をプロセッサ間接続装置のＣＴ
ＢＬに設定する方法を説明する図、第５図はソリアルバ
ス上をプロセッサ間で送受される通信フレーム形式を示
す図、第６図はＳＡＳ機構を用いた通信パス確ケ方法を
説明する図、第７図は本発明を適用したプロセッサ間接
続装置の一実施例の構成図、第８図は第７図におけるプ
ロセッサ間接続装置のＳＡＳ機構の動作フロー図である
。 ・・・通信用バッファ、１４，１８．２０・・・プロセ
ッサ間接続装置、１５・・・シリアルバス、１６・・通
信窓口、１７・・・サブチャネル、１９．２１・・・プ
ロセッサ間接続装置のサブチャネル。 ４′＼ゝ
間通信方式の構成図、第２図はチャネル結合された１対
ｌプロセッサ間通信方式の構成図、第３図は本発明のシ
リアルバスを介したｎ対ｎプロセッサ間通信方式の一実
施例の構成図、第４図は本発明においてソフト制御によ
り確立した通信パス情報をプロセッサ間接続装置のＣＴ
ＢＬに設定する方法を説明する図、第５図はソリアルバ
ス上をプロセッサ間で送受される通信フレーム形式を示
す図、第６図はＳＡＳ機構を用いた通信パス確ケ方法を
説明する図、第７図は本発明を適用したプロセッサ間接
続装置の一実施例の構成図、第８図は第７図におけるプ
ロセッサ間接続装置のＳＡＳ機構の動作フロー図である
。 ・・・通信用バッファ、１４，１８．２０・・・プロセ
ッサ間接続装置、１５・・・シリアルバス、１６・・通
信窓口、１７・・・サブチャネル、１９．２１・・・プ
ロセッサ間接続装置のサブチャネル。 ４′＼ゝ
Claims (1)
- ＋＋）複数プロセッサがシリアルバスを介して相ｑ−接
続され、各プロセッサが対等に他プロセツサに通信を行
うことのできる情報処理システムにおいて、プロセッサ
の入出力動作を司どるチャネルとシリアルバス間にプロ
セッサ間接続装置を設け、この接続装置に、チャネルの
多重動作の単位であるサブチャネルとｌ対ｌに対応する
サブチャネルを設けると共に、このサブチャネル対応に
該サブチャネルを用いて通信を行う通信先プロセッサア
ドレス、通信先のプロセッサ間接続装置サブチャネルア
ドレス、入出力コマンド、データ長などのチャネルから
の指示情報および該サブチャネル状態を記憶する手段、
チャネルから起動された自プロセッサ間接続装置のサブ
チャネルアドレスを基に通信先プロセッサアドレス、通
信先のプロセッサ間接続装置サブチャネルアドレスを該
記憶部より読出す手段、前記指示情報にもとづきプロセ
ッサ間通信用フレームを組立てる手段、該フレームをシ
リアルバスへ送出する手段、シリアルバスから該フレー
ムを受信する手段、該フレーム受信時、フレーム内容の
チェックを行い、騨内容が通信パス確立のだめの受信側
サブチャネル選択指示の場合は、前記記憶部の各サブチ
ャネル使用状態を調べ、空き状態のサブチャネルを選択
して、該記憶部に選択したサブチャネルに対応する通信
相手のプロセッサアドレス並びにプロセッサ間接続装置
サブチャネルアドレスを書込み、該サブチャネルを通信
パス確立状態にすると共に通信パス確立の応答フレーム
を組立て、チャネルとプロセッサ間接続装置とのインタ
フェース制御部を起動する手段、上記受信側サブチャネ
ル選択指示の送出元が該指示に対する応答フレーム受信
時は、受信側で確ケした通信先プロセッサ間接続装置サ
ブチャネルアドレスを該記憶部に書込む手段、上記受信
側ザブチャネル選択指示又はその応答用フレーム以外の
場合は、受信フレームで指定されたサブチャネル対応に
、チャネルとプロセッサ間接続装置とのインタフェース
制御部を起動し、該フレーム指示内容に従った処理をし
て、処理結果を該フレームに対する応答フレームとして
組立て、前記記イ童部の該サブチャネル域の状態を更新
する手段を具備し、送信側と受信側とのプロセッサ間接
続装置の一対のサブチャネル対応に通信バスをはって多
重にデータの送受信を行うことを特徴とするプロセッサ
間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075688A JPS58192159A (ja) | 1982-05-06 | 1982-05-06 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075688A JPS58192159A (ja) | 1982-05-06 | 1982-05-06 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58192159A true JPS58192159A (ja) | 1983-11-09 |
| JPS6362779B2 JPS6362779B2 (ja) | 1988-12-05 |
Family
ID=13583385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075688A Granted JPS58192159A (ja) | 1982-05-06 | 1982-05-06 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58192159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272053A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | プロセツサユニツト |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146941A (en) * | 1978-05-08 | 1979-11-16 | Ibm | Shared device system |
| JPS5559572A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Computer network structure system |
| JPS578828A (en) * | 1980-06-18 | 1982-01-18 | Fujitsu Ltd | Communication system between computer systems |
-
1982
- 1982-05-06 JP JP57075688A patent/JPS58192159A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146941A (en) * | 1978-05-08 | 1979-11-16 | Ibm | Shared device system |
| JPS5559572A (en) * | 1978-10-30 | 1980-05-06 | Hitachi Ltd | Computer network structure system |
| JPS578828A (en) * | 1980-06-18 | 1982-01-18 | Fujitsu Ltd | Communication system between computer systems |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272053A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | プロセツサユニツト |
| JPH054708B2 (ja) * | 1985-09-25 | 1993-01-20 | Nippon Electric Co |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362779B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3165022B2 (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| EP0097674B1 (en) | Interface processor unit | |
| US6728803B1 (en) | Interconnection architecture for managing multiple low bandwidth connections over a high bandwidth link | |
| US4447871A (en) | Data communication system with a front-end-processor | |
| NO166430B (no) | Dataoverfoeringssystem. | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| US5983272A (en) | Option request protocol | |
| JPS58192159A (ja) | プロセツサ間通信方式 | |
| JPH0142011B2 (ja) | ||
| CA1162315A (en) | Message protocol module | |
| WO1991010958A1 (en) | Computer bus system | |
| KR0171769B1 (ko) | 고속 중형컴퓨터에 있어서 isdn보드의 데이터 전달방법 | |
| JP2834927B2 (ja) | 計算機システム | |
| JPS60138664A (ja) | 所要デ−タバス幅の異なる装置群のためのデ−タバス方式 | |
| JP2624817B2 (ja) | 通信アダプタ | |
| JPH04255050A (ja) | 通信コントローラ | |
| JP2880249B2 (ja) | 通信アダプタ | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH0337339B2 (ja) | ||
| EP0055763B1 (en) | Input/output processor and method of communication for data processing system | |
| JP2721290B2 (ja) | 通信制御装置 | |
| JPS5830256A (ja) | 通信制御装置 | |
| JPS6143747B2 (ja) | ||
| JPS60186954A (ja) | デ−タ転送制御方式 |