JPH0337339B2 - - Google Patents
Info
- Publication number
- JPH0337339B2 JPH0337339B2 JP56211819A JP21181981A JPH0337339B2 JP H0337339 B2 JPH0337339 B2 JP H0337339B2 JP 56211819 A JP56211819 A JP 56211819A JP 21181981 A JP21181981 A JP 21181981A JP H0337339 B2 JPH0337339 B2 JP H0337339B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- time slot
- data processing
- data
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 claims description 50
- 238000004891 communication Methods 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Description
【発明の詳細な説明】
本発明は、複数のデータ処理装置が通信バスで
結合されるデータ通信システムの情報伝送方式に
関するものである。
結合されるデータ通信システムの情報伝送方式に
関するものである。
周知のように、複数のデータ処理装置が通信バ
スで結合される所謂分散制御方式のデータ通信シ
ステムが広く用いられるようになつてきている。
従来、このような分散制御方式を採用したデータ
通信システムのデータ処理装置間の情報伝送方式
として、第１図、第２図及び第３図に示す方式が
知られている。
スで結合される所謂分散制御方式のデータ通信シ
ステムが広く用いられるようになつてきている。
従来、このような分散制御方式を採用したデータ
通信システムのデータ処理装置間の情報伝送方式
として、第１図、第２図及び第３図に示す方式が
知られている。
第１図はバス・アービタ回路３の競合制御によ
り行う方式で、各データ処理装置１−ｉ（ｉ＝１、
２、……ｎ）が通信を開始する前にバス・アービ
タ回路３に対してバス・リクエスト要求４−ｉを
出し、バス・グランド５−ｉによりバス使用を許
可されたデータ処理装置１−ｉが通信バス２を介
して通信を行うというものである。しかし、この
方式の欠点は、データ処理装置の数が多くなる
と、バス・アービタ回路３の構成が複雑になるこ
とや、バス・アービタ回路３とデータ処理装置１
−ｉ間の４−ｉ，５−ｉの結線が多くなることで
ある。
り行う方式で、各データ処理装置１−ｉ（ｉ＝１、
２、……ｎ）が通信を開始する前にバス・アービ
タ回路３に対してバス・リクエスト要求４−ｉを
出し、バス・グランド５−ｉによりバス使用を許
可されたデータ処理装置１−ｉが通信バス２を介
して通信を行うというものである。しかし、この
方式の欠点は、データ処理装置の数が多くなる
と、バス・アービタ回路３の構成が複雑になるこ
とや、バス・アービタ回路３とデータ処理装置１
−ｉ間の４−ｉ，５−ｉの結線が多くなることで
ある。
第２図はデイジー・チエイン方式と呼ばれるも
ので、バス・アービタ回路３からのバス使用許可
線６−ｉを各データ処理装置１−ｉ経由で接続
し、バス使用権を獲得したデータ処理装置が共通
バス・ビジー線７でバス・アービタ回路３に通知
する方式である。この方式は、バス・アービタ回
路３がマイクロコンピユータを使用した小規模な
装置となり、単純で経済的ではあるが、バス使用
権の優先順位がデータ処理装置１−ｉの物理的な
位置で決まること、バス使用許可線６−ｉがすべ
てのデータ処理装置を経由しているため、１台の
データ処理装置の障害でシステムがダウンするこ
と等の欠点を有している。
ので、バス・アービタ回路３からのバス使用許可
線６−ｉを各データ処理装置１−ｉ経由で接続
し、バス使用権を獲得したデータ処理装置が共通
バス・ビジー線７でバス・アービタ回路３に通知
する方式である。この方式は、バス・アービタ回
路３がマイクロコンピユータを使用した小規模な
装置となり、単純で経済的ではあるが、バス使用
権の優先順位がデータ処理装置１−ｉの物理的な
位置で決まること、バス使用許可線６−ｉがすべ
てのデータ処理装置を経由しているため、１台の
データ処理装置の障害でシステムがダウンするこ
と等の欠点を有している。
第３図は、フレームカウンタ回路８からタイム
スロツトバス１３へ送出されたタイムスロツト信
号により通信バス２上の通信用の固定タイムスロ
ツトを各データ処理装置１−ｉに割り当てる方式
である。この方式は、通信バス２上の一定数のタ
イムスロツトでフレームを構成し、フレーム内の
各タイムスロツトにスロツト番号を振り、フレー
ムカウンタ回路８は、順次、該スロツト番号をタ
イムスロツト信号としてタイムスロツトバス１３
に送出する。各データ処理装置は、自装置に対応
するスロツト番号をタイムスロツトバス１３から
受信すると通信バス２上の該スロツト番号に対応
するタイムスロツトを介して通信を行う。この方
式の場合、バス・アービタは不用なため、ハード
ウエア量は少なくてすむが、通信を行つていない
データ処理装置に対してもタイムスロツトが無駄
に与えられるため、特定のデータ処理装置にめぐ
つてくるタイムスロツトの間隔が長くなり、デー
タ送出のための待ち時間が長いという欠点を有し
ている。
スロツトバス１３へ送出されたタイムスロツト信
号により通信バス２上の通信用の固定タイムスロ
ツトを各データ処理装置１−ｉに割り当てる方式
である。この方式は、通信バス２上の一定数のタ
イムスロツトでフレームを構成し、フレーム内の
各タイムスロツトにスロツト番号を振り、フレー
ムカウンタ回路８は、順次、該スロツト番号をタ
イムスロツト信号としてタイムスロツトバス１３
に送出する。各データ処理装置は、自装置に対応
するスロツト番号をタイムスロツトバス１３から
受信すると通信バス２上の該スロツト番号に対応
するタイムスロツトを介して通信を行う。この方
式の場合、バス・アービタは不用なため、ハード
ウエア量は少なくてすむが、通信を行つていない
データ処理装置に対してもタイムスロツトが無駄
に与えられるため、特定のデータ処理装置にめぐ
つてくるタイムスロツトの間隔が長くなり、デー
タ送出のための待ち時間が長いという欠点を有し
ている。
本発明は上記従来の方式の欠点を除去するた
め、データ処理装置間の通信ごとに、その通信デ
ータ長に応じた可変のタイムスロツト長を設定す
るようにしたもので、以下図面について詳細に説
明する。
め、データ処理装置間の通信ごとに、その通信デ
ータ長に応じた可変のタイムスロツト長を設定す
るようにしたもので、以下図面について詳細に説
明する。
第４図は本発明の一実施例であつて、便宜上、
データ処理装置１−１の通信回路についてのみ具
体的構成を示したが、他のデータ処理装置も全く
同様である。第４図において、９は各データ処理
装置に対して通信のタイムスロツトを割り当てる
タイムスロツト割当て回路、１０はデータ処理装
置１−１の送信側の通信回路、１１は該データ処
理装置の受信側の通信回路、１０−１は送信側の
通信回路におけるメモリアドレスを管理するダイ
レクトメモリアクセス回路、１０−２はタイムス
ロツトバス１３上のタイムスロツト信号を監視
し、自アドレスとの一致を検出するタイムスロツ
ト一致検出回路、１０−３は通信データを送出す
る際、通信先データ処理装置のアドレスを指定す
るための送信アドレスレジスタ回路、１１−１は
受信側の通信回路におけるメモリアドレスの管理
するダイレクトメモリアクセス回路、１１−２
は、アドレスバス１５を監視し、自アドレスの一
致を検出するアドレス一致検出回路、１２は送受
信データの格納されるバツフアメモリ、１３はタ
イムスロツトバス、１４はパケツト長のクラスを
通知するパケツト長バス、１５はアドレスバス、
１６はデータバス、１７はアドレスおよびデータ
の送出タイミングを通知するストローブバスであ
る。
データ処理装置１−１の通信回路についてのみ具
体的構成を示したが、他のデータ処理装置も全く
同様である。第４図において、９は各データ処理
装置に対して通信のタイムスロツトを割り当てる
タイムスロツト割当て回路、１０はデータ処理装
置１−１の送信側の通信回路、１１は該データ処
理装置の受信側の通信回路、１０−１は送信側の
通信回路におけるメモリアドレスを管理するダイ
レクトメモリアクセス回路、１０−２はタイムス
ロツトバス１３上のタイムスロツト信号を監視
し、自アドレスとの一致を検出するタイムスロツ
ト一致検出回路、１０−３は通信データを送出す
る際、通信先データ処理装置のアドレスを指定す
るための送信アドレスレジスタ回路、１１−１は
受信側の通信回路におけるメモリアドレスの管理
するダイレクトメモリアクセス回路、１１−２
は、アドレスバス１５を監視し、自アドレスの一
致を検出するアドレス一致検出回路、１２は送受
信データの格納されるバツフアメモリ、１３はタ
イムスロツトバス、１４はパケツト長のクラスを
通知するパケツト長バス、１５はアドレスバス、
１６はデータバス、１７はアドレスおよびデータ
の送出タイミングを通知するストローブバスであ
る。
第５図はタイムスロツトバス１３、パケツト長
バス１４、アドレスバス１５、データバス１６の
信号の流れの一例である。以下、第５図にもとづ
いて第４図の動作を説明する。
バス１４、アドレスバス１５、データバス１６の
信号の流れの一例である。以下、第５図にもとづ
いて第４図の動作を説明する。
タイムスロツト割当て回路９は、データ処理装
置１−１に割り当てたタイムスロツト信号をタイ
ムスロツトバス１３に送出する。以下、ここで
は、第５図に示したタイムスロツトバス上のタイ
ムスロツト信号のうち、スロツト番号＃０が、デ
ータ処理装置１−１に割り当てられたタイムスロ
ツト信号とする。送信側のダイレクトメモリアク
セス回路１０−１には、バツフアメモリ１２上に
格納されている送信データの先頭アドレス
（SAD）および送信バイト数（SBC）をあらかじ
め書き込んでおく。また、受信側のダイレクトメ
モリアクセス回路１１−１にも、データが受信さ
れる以前に、受信データを格納するバツフアメモ
リ１２の先頭アドレス（RAD）、および、受信す
る予定の長さの最大値すなわち受信バイトカウン
タ（RBC）を書き込んでおく。
置１−１に割り当てたタイムスロツト信号をタイ
ムスロツトバス１３に送出する。以下、ここで
は、第５図に示したタイムスロツトバス上のタイ
ムスロツト信号のうち、スロツト番号＃０が、デ
ータ処理装置１−１に割り当てられたタイムスロ
ツト信号とする。送信側のダイレクトメモリアク
セス回路１０−１には、バツフアメモリ１２上に
格納されている送信データの先頭アドレス
（SAD）および送信バイト数（SBC）をあらかじ
め書き込んでおく。また、受信側のダイレクトメ
モリアクセス回路１１−１にも、データが受信さ
れる以前に、受信データを格納するバツフアメモ
リ１２の先頭アドレス（RAD）、および、受信す
る予定の長さの最大値すなわち受信バイトカウン
タ（RBC）を書き込んでおく。
データ処理装置１−１のタイムスロツト一致検
出回路１０−２は、受信したタイムスロツト信
号、すなわちスロツト番号＃０と自アドレスの一
致を検出すると、ダイレクトメモリアクセス回路
１０−１に指令を出し、これを受領したダイレク
トメモリアクセス回路１０−１は、すでに格納さ
れている送信バイト数（SBC）に従つて、パケ
ツト長バス１４に対してパケツト長クラスを通知
する。すなわち、ダイレクトメモリアクセス回路
１０−１はパケツト長を量子化してパケツト長バ
ス１４に通知する。パケツト長を量子化する理由
は、単に、パケツト長バス１４のバス幅を少なく
してハードウエア量を少なくするためであり、パ
ケツト長を２進符号でそのまま出しても良い。
出回路１０−２は、受信したタイムスロツト信
号、すなわちスロツト番号＃０と自アドレスの一
致を検出すると、ダイレクトメモリアクセス回路
１０−１に指令を出し、これを受領したダイレク
トメモリアクセス回路１０−１は、すでに格納さ
れている送信バイト数（SBC）に従つて、パケ
ツト長バス１４に対してパケツト長クラスを通知
する。すなわち、ダイレクトメモリアクセス回路
１０−１はパケツト長を量子化してパケツト長バ
ス１４に通知する。パケツト長を量子化する理由
は、単に、パケツト長バス１４のバス幅を少なく
してハードウエア量を少なくするためであり、パ
ケツト長を２進符号でそのまま出しても良い。
第５図に示すように、上記パケツト長が、パケ
ツト長バス１４を介してタイムスロツト割当て回
路９に通知されると、タイムスロツト割当て回路
９は、データ処理装置１−１が該パケツト送出に
必要とするバス２上のタイムスロツト数分、スロ
ツト番号＃０をタイムスロツトバス１３に出しつ
づける。
ツト長バス１４を介してタイムスロツト割当て回
路９に通知されると、タイムスロツト割当て回路
９は、データ処理装置１−１が該パケツト送出に
必要とするバス２上のタイムスロツト数分、スロ
ツト番号＃０をタイムスロツトバス１３に出しつ
づける。
一方、データバス１６には、ダイレクトメモリ
アクセス回路１０−１で示すメモリアドレスの内
容をバツフアメモリ１２から読み出して送出し、
同時にアドレスバス１５にも、アドレスレジスタ
１０−３で示される送信先データ処理装置のアド
レスを送出する。データバス１６にデータを送出
する場合は、データストローブをストローブバス
１７に同時に送出し、受信側データ処理装置のデ
ータセツトタイミングを供給する。１ワードのデ
ータをデータバス１６に送出した後、ダイレクト
メモリアクセス回路１０−１内の送信データ先頭
アドレス（SAD）のインクリメントおよび送信
バイト数（SBC）のデイクリメントを行う。以
後、送信バイト数（SBC）が“０”となるまで
上記の動作をくり返しデータを送信する。
アクセス回路１０−１で示すメモリアドレスの内
容をバツフアメモリ１２から読み出して送出し、
同時にアドレスバス１５にも、アドレスレジスタ
１０−３で示される送信先データ処理装置のアド
レスを送出する。データバス１６にデータを送出
する場合は、データストローブをストローブバス
１７に同時に送出し、受信側データ処理装置のデ
ータセツトタイミングを供給する。１ワードのデ
ータをデータバス１６に送出した後、ダイレクト
メモリアクセス回路１０−１内の送信データ先頭
アドレス（SAD）のインクリメントおよび送信
バイト数（SBC）のデイクリメントを行う。以
後、送信バイト数（SBC）が“０”となるまで
上記の動作をくり返しデータを送信する。
以上はデータ処理装置１−１に通信データがあ
る場合について述べたが、通信データがない場合
は、データ処理装置１−１はパケツト長バス１４
に対して“０”を通知する。この動作は、第５図
においては、スロツト番号＃１がデータ処理装置
１−１に割り当てられている場合に相当する。第
５図に示すように、タイムスロツト割当て回路９
は、送出したスロツト番号＃１に対してパケツト
長バス１４から“０”を受信すると、すみやかに
次のデータ処理装置に割り付けられたタイムスロ
ツト信号、すなわちスロツト番号＃２をタイムス
ロツトバス１３に送出する。
る場合について述べたが、通信データがない場合
は、データ処理装置１−１はパケツト長バス１４
に対して“０”を通知する。この動作は、第５図
においては、スロツト番号＃１がデータ処理装置
１−１に割り当てられている場合に相当する。第
５図に示すように、タイムスロツト割当て回路９
は、送出したスロツト番号＃１に対してパケツト
長バス１４から“０”を受信すると、すみやかに
次のデータ処理装置に割り付けられたタイムスロ
ツト信号、すなわちスロツト番号＃２をタイムス
ロツトバス１３に送出する。
次に他のデータ処理装置１−ｉから１−１に対
してデータが受信される場合の動作について説明
する。データ処理装置１−１のアドレス一致検出
回路１１−２は、アドレスバス１５上のアドレス
と自アドレスとの一致を検出すると、受信側のダ
イレクトメモリアクセス回路１１−１に指令を出
す。これを受けてダイレクトメモリアクセス回路
１１−１は受信データを格納するバツフアメモリ
１２の先頭アドレス（RAD）を該バツフアメモ
リ１２に対して供給し、データバス１６より受信
されたデータを送信側のデータ処理装置１−ｉか
らストローブバス１７を通して送られてきたデー
タストローブのタイミングでバツフアメモリ１２
に格納する。その後、ダイレクトメモリアクセス
回路１１−１内の先頭アドレス（RAD）のイン
クリメント、受信バイトカウンタ（RBC）のデ
イクリメントを行う。以後、送信されてきたデー
タをすべてバツフアメモリ１２に格納し終るまで
上記の動作をくり返す。もし、上記動作の途中
で、受信するデータの最大値を設定した受信バイ
トカウンタ（RBC）の値が“０”となつた場合
は、受信動作を終了し、ロングフレーム受信エラ
ーを当該データ処理装置１−１の主制御装置、例
えばプロセツサに通知する。
してデータが受信される場合の動作について説明
する。データ処理装置１−１のアドレス一致検出
回路１１−２は、アドレスバス１５上のアドレス
と自アドレスとの一致を検出すると、受信側のダ
イレクトメモリアクセス回路１１−１に指令を出
す。これを受けてダイレクトメモリアクセス回路
１１−１は受信データを格納するバツフアメモリ
１２の先頭アドレス（RAD）を該バツフアメモ
リ１２に対して供給し、データバス１６より受信
されたデータを送信側のデータ処理装置１−ｉか
らストローブバス１７を通して送られてきたデー
タストローブのタイミングでバツフアメモリ１２
に格納する。その後、ダイレクトメモリアクセス
回路１１−１内の先頭アドレス（RAD）のイン
クリメント、受信バイトカウンタ（RBC）のデ
イクリメントを行う。以後、送信されてきたデー
タをすべてバツフアメモリ１２に格納し終るまで
上記の動作をくり返す。もし、上記動作の途中
で、受信するデータの最大値を設定した受信バイ
トカウンタ（RBC）の値が“０”となつた場合
は、受信動作を終了し、ロングフレーム受信エラ
ーを当該データ処理装置１−１の主制御装置、例
えばプロセツサに通知する。
以上説明したように、本発明によれば、データ
処理装置間の通信を行なう場合、通信時に、通信
データ長をタイムスロツト割当て回路に通知する
ことにより、通信データ長に応じて可変長のタイ
ムスロツトがデータ処理装置に割り当て付けられ
るため、無効なタイムスロツトが各データ処理装
置に与えられることなく、従つてデータ処理装置
間の伝送効率が高く、かつ応答時間の早い情報伝
送が可能となる。しかも、バス・アービタ回路が
不用なため、データ処理装置の数が多い場合で
も、少ないハードウエアで実現できる。
処理装置間の通信を行なう場合、通信時に、通信
データ長をタイムスロツト割当て回路に通知する
ことにより、通信データ長に応じて可変長のタイ
ムスロツトがデータ処理装置に割り当て付けられ
るため、無効なタイムスロツトが各データ処理装
置に与えられることなく、従つてデータ処理装置
間の伝送効率が高く、かつ応答時間の早い情報伝
送が可能となる。しかも、バス・アービタ回路が
不用なため、データ処理装置の数が多い場合で
も、少ないハードウエアで実現できる。
第１図乃至第３図は従来の情報伝送方式を示す
図、第４図は本発明の一実施例を示す図、第５図
は第４図の信号の流れの一例を示す図である。 １−１……データ処理装置、９……タイムスロ
ツト割当て回路、１０……送信側通信回路、１０
−１……送信側ダイレクトメモリアクセス回路、
１０−２……タイムスロツト一致検出回路、１０
−３……送信アドレスレジスタ回路、１１……受
信側通信回路、１１−１……受信側ダイレクトメ
モリアクセス回路、１１−２……アドレス一致検
出回路、１２……バツフアメモリ、１３……タイ
ムスロツトバス、１４……パケツト長バス、１５
……アドレスバス、１６……データバス、１７…
…ストローブバス。
図、第４図は本発明の一実施例を示す図、第５図
は第４図の信号の流れの一例を示す図である。 １−１……データ処理装置、９……タイムスロ
ツト割当て回路、１０……送信側通信回路、１０
−１……送信側ダイレクトメモリアクセス回路、
１０−２……タイムスロツト一致検出回路、１０
−３……送信アドレスレジスタ回路、１１……受
信側通信回路、１１−１……受信側ダイレクトメ
モリアクセス回路、１１−２……アドレス一致検
出回路、１２……バツフアメモリ、１３……タイ
ムスロツトバス、１４……パケツト長バス、１５
……アドレスバス、１６……データバス、１７…
…ストローブバス。
Claims (1)
- 【特許請求の範囲】 １ 通信バスに接続された複数のデータ処理装置
と、該複数のデータ処理装置に通信バスのスロツ
ト番号をタイムスロツト信号として送出するタイ
ムスロツト割当て回路からなり、前記タイムスロ
ツト割当て回路が送出したタイムスロツト信号に
対応するデータ処理装置が該タイムスロツト信号
を受信すると、該タイムスロツト信号で指定され
た前記通信バスのタイムスロツトを介して任意の
データ処理装置と通信を行うデータ通信システム
において、 前記複数のデータ処理装置と前記タイムスロツ
ト割当て回路とを結ぶ第１のバスと第２のバスと
を前記通信バスとは別に設け、 前記タイムスロツト割当て回路は、前記第１の
バスに前記タイムスロツト信号を送出し、 送出されたタイムスロツト信号に対応するデー
タ処理装置が該送出されたタイムスロツト信号を
受信すると、該データ処理装置は、前記タイムス
ロツト割当て回路に対して前記第２のバスを介し
て、通信データ長を通知し、 前記タイムスロツト割当て回路は、通知を受け
た通信データ長のデータ伝送を行うのに必要な通
信バスのタイムスロツト数分、当該データ処理装
置に対するタイムスロツト信号を、前記第１のバ
スを介して送出することを特徴とする情報伝送方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211819A JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211819A JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111456A JPS58111456A (ja) | 1983-07-02 |
| JPH0337339B2 true JPH0337339B2 (ja) | 1991-06-05 |
Family
ID=16612114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211819A Granted JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111456A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923652A (ja) * | 1982-07-29 | 1984-02-07 | Fujitsu Ltd | デ−タ転送処理方式 |
| JPS6133047A (ja) * | 1984-07-25 | 1986-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 多回線通信制御方法 |
| JP2848738B2 (ja) * | 1992-04-17 | 1999-01-20 | 大日本スクリーン製造株式会社 | データの時分割転送装置 |
| US9582452B2 (en) * | 2013-06-05 | 2017-02-28 | The Boeing Company | Sensor network using pulse width modulated signals |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515914A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Telegraph & Telephone | Tokibunkatsutagensetsuzokutsushinhoshiki |
| JPS5249708A (en) * | 1975-10-20 | 1977-04-21 | Nippon Telegr & Teleph Corp <Ntt> | Variable length data transmission system |
-
1981
- 1981-12-24 JP JP56211819A patent/JPS58111456A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515914A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Telegraph & Telephone | Tokibunkatsutagensetsuzokutsushinhoshiki |
| JPS5249708A (en) * | 1975-10-20 | 1977-04-21 | Nippon Telegr & Teleph Corp <Ntt> | Variable length data transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58111456A (ja) | 1983-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5671371A (en) | Bus control system | |
| JP4024875B2 (ja) | 異なるデータ・レートで動作するネットワーク・ポートに関して、共用メモリへのアクセスを調停する方法および装置 | |
| EP0993680B1 (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
| EP0081961A2 (en) | Synchronous data bus system with automatically variable data rate | |
| US4485438A (en) | High transfer rate between multi-processor units | |
| US4744023A (en) | Processor access control arrangement in a multiprocessor system | |
| WO1982002442A1 (en) | Interrupt coupling and monitoring system | |
| US5461723A (en) | Dual channel data block transfer bus | |
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| US4672604A (en) | Time slot polling arrangement for multiple stage time division switch | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| US4796022A (en) | Double transit bus system | |
| JPH0337339B2 (ja) | ||
| US4633461A (en) | Switching control for multiple stage time division switch | |
| US4780813A (en) | Data transport control apparatus | |
| EP0923032B1 (en) | Method for transferring data in a multiprocessor computer system with crossbar interconnecting unit | |
| JPS6363940B2 (ja) | ||
| JPS6079455A (ja) | バス制御方式 | |
| CA1235229A (en) | Double transit bus system | |
| EP1459191B1 (en) | Communication bus system | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPS61292765A (ja) | デ−タ転送方式 | |
| JPS6363939B2 (ja) | ||
| JPH05181809A (ja) | マルチプロセッサシステムにおけるデータ転送方式 |