JPS58111456A - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPS58111456A JPS58111456A JP56211819A JP21181981A JPS58111456A JP S58111456 A JPS58111456 A JP S58111456A JP 56211819 A JP56211819 A JP 56211819A JP 21181981 A JP21181981 A JP 21181981A JP S58111456 A JPS58111456 A JP S58111456A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- address
- bus
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、複数のデータ処理装置が通信バスで結合され
るデータ通信システムの情報伝送方式に関するものであ
る。
るデータ通信システムの情報伝送方式に関するものであ
る。
周知のように、複数のデータ処理装置が通信バスで結合
される所謂分散制御方式のデータ通信システムが広く用
いられるようになってきている。
される所謂分散制御方式のデータ通信システムが広く用
いられるようになってきている。
従来、このような分散制御方式を採用したデータ通信シ
ステムのデータ処理装置間の情報伝送方式として、第１
図、第２図及び第３図に示す方式が知られている。
ステムのデータ処理装置間の情報伝送方式として、第１
図、第２図及び第３図に示す方式が知られている。
第１図はバス・アービタ回路３の競合制御により行う方
式で、各データ処理装置１−ｉ（ｉ＝１，２゜・・・ｎ
）が通信を開始する前にバス・アービタ回路３に対して
バス・リクエスト要求４−ｉを出し、バス・アービタ回
路３からバス・グランド５−ｉによりバス使用を許可さ
れたデータ処理装置ｉ−ｉがバス２を介して通信を行う
というものである。しかし、この方式の欠点は、データ
処理装置の数が多くなると、バス・アービタ回路３の構
成が複雑になることや、バス・アービタ回路３とデータ
処理装置ｌ−１間の４−ｉ、５−ｉの結線が多くなるこ
とである。
式で、各データ処理装置１−ｉ（ｉ＝１，２゜・・・ｎ
）が通信を開始する前にバス・アービタ回路３に対して
バス・リクエスト要求４−ｉを出し、バス・アービタ回
路３からバス・グランド５−ｉによりバス使用を許可さ
れたデータ処理装置ｉ−ｉがバス２を介して通信を行う
というものである。しかし、この方式の欠点は、データ
処理装置の数が多くなると、バス・アービタ回路３の構
成が複雑になることや、バス・アービタ回路３とデータ
処理装置ｌ−１間の４−ｉ、５−ｉの結線が多くなるこ
とである。
第２図はディジー・チェイン方式と呼ばれるもので、バ
ス・アービタ回路３からのバス使用許可線６−ｉを各デ
ータ処理装置１−ｉ経由で接続し、バス使用権を獲得し
たデータ処理装置が共通バス・ビジー線７でバス−アー
ビタ回路３に通知する方式である。この方式は、バス・
アービタ回路３がマイクロコンピュータを使用した小規
模な装置となり、単純で経済的ではあるが、バス使用権
の優先順位がデータ処理装置１−ｉの物理的な位置で決
まること、バス使用許可線５−ｉがすべてのデータ処理
装置を経由しているため、１台のデータ処理装置の障害
でシステムがダウンすること等の欠点を有している。
ス・アービタ回路３からのバス使用許可線６−ｉを各デ
ータ処理装置１−ｉ経由で接続し、バス使用権を獲得し
たデータ処理装置が共通バス・ビジー線７でバス−アー
ビタ回路３に通知する方式である。この方式は、バス・
アービタ回路３がマイクロコンピュータを使用した小規
模な装置となり、単純で経済的ではあるが、バス使用権
の優先順位がデータ処理装置１−ｉの物理的な位置で決
まること、バス使用許可線５−ｉがすべてのデータ処理
装置を経由しているため、１台のデータ処理装置の障害
でシステムがダウンすること等の欠点を有している。
第３図はフレームカウンタ回路８で通信用の固定タイム
スロットを各データ処理装置１−ｉに割り当てる方式で
ある。この方式の場合、バス会アービタは不用なため、
ハードウェア量は少なくてすむが、通信を行っていない
データ処理装置に対してもタイムスロットが無駄に与え
られるため、特定のデータ処理装置にめぐってくるタイ
ムスロットの間隔が長くなり、データ送出のための待ち
時間が長いという欠点を有している。
スロットを各データ処理装置１−ｉに割り当てる方式で
ある。この方式の場合、バス会アービタは不用なため、
ハードウェア量は少なくてすむが、通信を行っていない
データ処理装置に対してもタイムスロットが無駄に与え
られるため、特定のデータ処理装置にめぐってくるタイ
ムスロットの間隔が長くなり、データ送出のための待ち
時間が長いという欠点を有している。
本発明は上記従来の方式の欠点を除去するため、データ
処理装置間の通信ごとに、その通信データ長に応じた可
変のタイムスロット長を設定するようにしたもので、以
下図面について詳細に説明する。
処理装置間の通信ごとに、その通信データ長に応じた可
変のタイムスロット長を設定するようにしたもので、以
下図面について詳細に説明する。
第４図は本発明・の一実施例であって、便宜、上、デー
タ処理、装置１−１の通信回路についてのみ具体的構成
を示したが、他のデータ処理装置も全く同様である。第
４図において、９は各データ処理装置に対して通信のタ
イムスロットを割り当てるタイムスロット割当て回路、
１０はデータ処理装置ｌ−１の送信側の通信回路、１１
は該データ処理装置の受信側の通信回路、１０−１は送
信側の通信回路におけるメモリアドレスを管理するダイ
レクトメモリアクセス回路、１０−２はデータ処理装置
のタイムスロットを監視し、自アドレスの一致を検出す
るタイムスロット一致検出回路、１０−３は通信データ
を送出する際、送信先データ処理装置のアドレスを指定
するだめの送信アドレスレジスタ回路、１１−１は受信
側の通信回路におけるメモリアドレスの管理するダイレ
フトメ阜すアクセ。子回路、ｌｌ−２は、アドレスバス
１５を監視し、自アドレスの一致を検Ｈ」するアドレス
一致検出回路、１２は送受信データの格納されるバッフ
ァメモリ、１３はタイムスロットバス、１４はパケット
長のクラスを通知するパケット長バス、１５ハアドレス
バス、１６バテータバス、Ｉ７はアドレスおよびデータ
の送出タイミングを通知するストローブバスである。
タ処理、装置１−１の通信回路についてのみ具体的構成
を示したが、他のデータ処理装置も全く同様である。第
４図において、９は各データ処理装置に対して通信のタ
イムスロットを割り当てるタイムスロット割当て回路、
１０はデータ処理装置ｌ−１の送信側の通信回路、１１
は該データ処理装置の受信側の通信回路、１０−１は送
信側の通信回路におけるメモリアドレスを管理するダイ
レクトメモリアクセス回路、１０−２はデータ処理装置
のタイムスロットを監視し、自アドレスの一致を検出す
るタイムスロット一致検出回路、１０−３は通信データ
を送出する際、送信先データ処理装置のアドレスを指定
するだめの送信アドレスレジスタ回路、１１−１は受信
側の通信回路におけるメモリアドレスの管理するダイレ
フトメ阜すアクセ。子回路、ｌｌ−２は、アドレスバス
１５を監視し、自アドレスの一致を検Ｈ」するアドレス
一致検出回路、１２は送受信データの格納されるバッフ
ァメモリ、１３はタイムスロットバス、１４はパケット
長のクラスを通知するパケット長バス、１５ハアドレス
バス、１６バテータバス、Ｉ７はアドレスおよびデータ
の送出タイミングを通知するストローブバスである。
第５図はタイムスロットバス１３、パケット長バス１４
、アドレスバス１５、データバス１６の信号の流れの一
例である。以下、第５図にもとづいて第４図の動作を説
明する。
、アドレスバス１５、データバス１６の信号の流れの一
例である。以下、第５図にもとづいて第４図の動作を説
明する。
タイムスロット割当て回路９は、データ処理装置１−１
に割り当てたタイムスロットを発生する。
に割り当てたタイムスロットを発生する。
送信側のダイレクトメモリアクセス回路１０−１には、
バッファメモＩＪ １２上に格納されている送信データ
の先頭アドレス（ＳＡＤ’）および送信バイト数（ＳＢ
Ｃ）をあらかじめ書き込んでおく。また、受信側のダイ
レクトメモリアクセス回路１１−１にも、データが受信
される以前に、受信データを格納するバッファメモリ１
２の先頭アドレス（ＲＡＤ）、および、受信する予定の
長さの最大値すなわち受信バイトカウンタ（ＲＢＣ）を
書き込んでおく。
バッファメモＩＪ １２上に格納されている送信データ
の先頭アドレス（ＳＡＤ’）および送信バイト数（ＳＢ
Ｃ）をあらかじめ書き込んでおく。また、受信側のダイ
レクトメモリアクセス回路１１−１にも、データが受信
される以前に、受信データを格納するバッファメモリ１
２の先頭アドレス（ＲＡＤ）、および、受信する予定の
長さの最大値すなわち受信バイトカウンタ（ＲＢＣ）を
書き込んでおく。
データ処理装置ｉ−１のタイムスロット一致回路１０−
２は、タイムスロットの一致を検出すると、ダイレフト
メ牟すアクセス回路１０−１に指令を出し、これを受領
したダイレクトメモリアクセス回路１〇−１は、すでに
格納されている送信バイト数（ＳＢＣ）に従って、パケ
ット長バス１４に対してパケット長クラスを通知する。
２は、タイムスロットの一致を検出すると、ダイレフト
メ牟すアクセス回路１０−１に指令を出し、これを受領
したダイレクトメモリアクセス回路１〇−１は、すでに
格納されている送信バイト数（ＳＢＣ）に従って、パケ
ット長バス１４に対してパケット長クラスを通知する。
すなわち、ダイレクトメモリアクセス回路１０−１はパ
ケット長を量子化して・２ケツト長バス１４に通知する
。パケット長を量子化する理由は、単に、パケット長バ
ス１４のバス幅を少なくしてハードウェア量を少なくす
るためであり、パケット長を２進符号でそのまま出して
も良い。
ケット長を量子化して・２ケツト長バス１４に通知する
。パケット長を量子化する理由は、単に、パケット長バ
ス１４のバス幅を少なくしてハードウェア量を少なくす
るためであり、パケット長を２進符号でそのまま出して
も良い。
上記パケット長がタイムスロット割当て回路９に通知さ
れると、タイムスロット割当て回路９はデータ処理装置
１−１のデータ送出に必要なタイムスロット長をタイム
スロットバス１３に出しつづける。
れると、タイムスロット割当て回路９はデータ処理装置
１−１のデータ送出に必要なタイムスロット長をタイム
スロットバス１３に出しつづける。
一方、データバス１６には、ダイレクトメモリアクセス
回路１０−１で示すメモリアドレスの内容をバッファメ
モリ１２から読み出して送出し、同時にアドレスバス１
５にも、アドレスレジスタ１０−３で示される送信先デ
ータ処理装置のアドレスを送出する。
回路１０−１で示すメモリアドレスの内容をバッファメ
モリ１２から読み出して送出し、同時にアドレスバス１
５にも、アドレスレジスタ１０−３で示される送信先デ
ータ処理装置のアドレスを送出する。
データバス１６にデータを送出する場合は、データスト
ローブなストローブバス１７に同時に送出し、受信側デ
ータ処理装置のデータセットタイミングを供給する。１
ワードのデータをデータバス１６に送出した後、ダイレ
クトメモリアクセス回路１０−１内の送信データ先頭ア
ドレス（ＳＡＤ）のインクリメントおよび送信バイト数
（５ＢＣ）のディクリメントを行う。以後、送信バイト
数（５ＢＣ）が“０”となるまで上記の動作をくり返し
データを送信する。
ローブなストローブバス１７に同時に送出し、受信側デ
ータ処理装置のデータセットタイミングを供給する。１
ワードのデータをデータバス１６に送出した後、ダイレ
クトメモリアクセス回路１０−１内の送信データ先頭ア
ドレス（ＳＡＤ）のインクリメントおよび送信バイト数
（５ＢＣ）のディクリメントを行う。以後、送信バイト
数（５ＢＣ）が“０”となるまで上記の動作をくり返し
データを送信する。
以上はデータ処理装置１−１に通信データがある場合に
ついて述べたが、通信データがない場合は、パケット長
１４に対して“Ｏ”を通知する。タイムスロット割当て
回路９はこれを解釈すると、すみやかに次のデータ処理
装置に割り付けられたタイムスロットを発生する。
′ 次に他のデータ処理装置１−ｉから１−１に対してデー
タが受信される場合の動作について説明する。
ついて述べたが、通信データがない場合は、パケット長
１４に対して“Ｏ”を通知する。タイムスロット割当て
回路９はこれを解釈すると、すみやかに次のデータ処理
装置に割り付けられたタイムスロットを発生する。
′ 次に他のデータ処理装置１−ｉから１−１に対してデー
タが受信される場合の動作について説明する。
データ処理装置１−１のアドレス一致検出回路１１−２
の一致を検出すると、受信側のダイレクトメモリアクセ
ス回路１１−１に指令を出す。これを受けてダイレクト
メモリアクセス回路１１−１は受信データを格納するバ
ッファメモリ化の先頭アドレス（ＲＡＤ）を該バッファ
メモリ化に対して供給し、データバス１６より受信され
たデータを送信側のデータ処理装置１−ｉからストロー
ブバス１７を通して送られてきたデータストローブのタ
イミングでバッファメモリ化に格納する。その後、ダイ
レクトメモリアクセス回路１１−１内の先頭アドレス（
ＲＡＤ）のインクリメント、受信バイトカウンタ（ＲＢ
Ｃ）のディクリメントを行う。以後、送信されてきたデ
ータをすべてバッファメモＩＪ １２に格納し終るまで
上記の動作をくり返す。もし、上記動作の途中で、受信
するデータの最大値を設定した受信バイトカウンタ（Ｒ
ＢＣ）の値が“０”となった場合は、受信動作を終了し
、ロン□グフレーム受信エラーを当該データ処理装置１
−１の主制御装置、例えばプロセッサに通知する。
の一致を検出すると、受信側のダイレクトメモリアクセ
ス回路１１−１に指令を出す。これを受けてダイレクト
メモリアクセス回路１１−１は受信データを格納するバ
ッファメモリ化の先頭アドレス（ＲＡＤ）を該バッファ
メモリ化に対して供給し、データバス１６より受信され
たデータを送信側のデータ処理装置１−ｉからストロー
ブバス１７を通して送られてきたデータストローブのタ
イミングでバッファメモリ化に格納する。その後、ダイ
レクトメモリアクセス回路１１−１内の先頭アドレス（
ＲＡＤ）のインクリメント、受信バイトカウンタ（ＲＢ
Ｃ）のディクリメントを行う。以後、送信されてきたデ
ータをすべてバッファメモＩＪ １２に格納し終るまで
上記の動作をくり返す。もし、上記動作の途中で、受信
するデータの最大値を設定した受信バイトカウンタ（Ｒ
ＢＣ）の値が“０”となった場合は、受信動作を終了し
、ロン□グフレーム受信エラーを当該データ処理装置１
−１の主制御装置、例えばプロセッサに通知する。
以上説明したように、本発明によれば、データ処理装置
間の通信を行なう場合、通信時に、通信データ長をタイ
ムスロット割当て回路に通知することにより、通信゛デ
ータ長に応じた可変長のタイムスロットがデータ処理装
置に割り付けられるだめ、無効なタイムスロットが各デ
ータ処理装置に与えられることなく、従ってデータ処理
装置間の伝送効率が高く、かつ応答時間の早い情報伝送
が可能となる。しかも、バス・アービタ回路が不用なた
め、データ処理装置の数が多い場合でも、少ないハード
ウェアで実現できる。
間の通信を行なう場合、通信時に、通信データ長をタイ
ムスロット割当て回路に通知することにより、通信゛デ
ータ長に応じた可変長のタイムスロットがデータ処理装
置に割り付けられるだめ、無効なタイムスロットが各デ
ータ処理装置に与えられることなく、従ってデータ処理
装置間の伝送効率が高く、かつ応答時間の早い情報伝送
が可能となる。しかも、バス・アービタ回路が不用なた
め、データ処理装置の数が多い場合でも、少ないハード
ウェアで実現できる。
第１図乃至第３図は従来の情報伝送方式を示す図、第４
図は本発明の一実施例を示す図、第５図は第４図の信号
の流れの一例を示す図である。 １−１・・・データ処理装置、９・・・タイムスロット
割当て回路、ＩＯ・・・送信側通信回路、１０−１・・
・送信側ダイレクトメモリアクセス回路、１０−２・・
・タイム゛スロット一致検出回路、１０−３・・・送信
アドレスレジスタ回路、１１・・・受信側通信回路、１
１−１・・・受信側ダイレクトメモリアクセス回路、１
１−２・・・アドレス一致検出回路、１２・・・バッフ
ァメモリ、１３・・・タイムスロットバス、１４・・・
パケット長ハス、１５・・・アドレス、バス、１６・・
・データバス、１７・・・ストローブバス。 代理人弁理士 鈴 木 誠 第１図 第２図 第３図
図は本発明の一実施例を示す図、第５図は第４図の信号
の流れの一例を示す図である。 １−１・・・データ処理装置、９・・・タイムスロット
割当て回路、ＩＯ・・・送信側通信回路、１０−１・・
・送信側ダイレクトメモリアクセス回路、１０−２・・
・タイム゛スロット一致検出回路、１０−３・・・送信
アドレスレジスタ回路、１１・・・受信側通信回路、１
１−１・・・受信側ダイレクトメモリアクセス回路、１
１−２・・・アドレス一致検出回路、１２・・・バッフ
ァメモリ、１３・・・タイムスロットバス、１４・・・
パケット長ハス、１５・・・アドレス、バス、１６・・
・データバス、１７・・・ストローブバス。 代理人弁理士 鈴 木 誠 第１図 第２図 第３図
Claims (1)
- １、複数のデータ処理装置を通信バスにより接続してな
るデータ通信システムにおいて、前記データ処理装置間
の情報伝送のために前記通信バスのタイムスロットを割
り当てるタイムスロット割当て回路を設け、該タイムス
ロット割当て回路は前記データ処理装置からの通信デー
タ長の通知を受は取ることにより、該通信データ長に対
応した可変のタイムスロット長を設定することを特徴と
する情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211819A JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211819A JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111456A true JPS58111456A (ja) | 1983-07-02 |
| JPH0337339B2 JPH0337339B2 (ja) | 1991-06-05 |
Family
ID=16612114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211819A Granted JPS58111456A (ja) | 1981-12-24 | 1981-12-24 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111456A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923652A (ja) * | 1982-07-29 | 1984-02-07 | Fujitsu Ltd | デ−タ転送処理方式 |
| JPS6133047A (ja) * | 1984-07-25 | 1986-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 多回線通信制御方法 |
| JPH05298246A (ja) * | 1992-04-17 | 1993-11-12 | Dainippon Screen Mfg Co Ltd | データの時分割転送装置 |
| JP2014238826A (ja) * | 2013-06-05 | 2014-12-18 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | パルス幅被変調信号を用いたセンサネットワーク |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515914A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Telegraph & Telephone | Tokibunkatsutagensetsuzokutsushinhoshiki |
| JPS5249708A (en) * | 1975-10-20 | 1977-04-21 | Nippon Telegr & Teleph Corp <Ntt> | Variable length data transmission system |
-
1981
- 1981-12-24 JP JP56211819A patent/JPS58111456A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS515914A (ja) * | 1974-07-03 | 1976-01-19 | Nippon Telegraph & Telephone | Tokibunkatsutagensetsuzokutsushinhoshiki |
| JPS5249708A (en) * | 1975-10-20 | 1977-04-21 | Nippon Telegr & Teleph Corp <Ntt> | Variable length data transmission system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923652A (ja) * | 1982-07-29 | 1984-02-07 | Fujitsu Ltd | デ−タ転送処理方式 |
| JPH0220027B2 (ja) * | 1982-07-29 | 1990-05-07 | Fujitsu Ltd | |
| JPS6133047A (ja) * | 1984-07-25 | 1986-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 多回線通信制御方法 |
| JPH05298246A (ja) * | 1992-04-17 | 1993-11-12 | Dainippon Screen Mfg Co Ltd | データの時分割転送装置 |
| JP2014238826A (ja) * | 2013-06-05 | 2014-12-18 | ザ・ボーイング・カンパニーＴｈｅＢｏｅｉｎｇ Ｃｏｍｐａｎｙ | パルス幅被変調信号を用いたセンサネットワーク |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0337339B2 (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0320607B1 (en) | Multiprocessor system featuring global data duplication | |
| US4485438A (en) | High transfer rate between multi-processor units | |
| US4737932A (en) | Processor | |
| US4030075A (en) | Data processing system having distributed priority network | |
| US4744023A (en) | Processor access control arrangement in a multiprocessor system | |
| US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
| JPS6024499B2 (ja) | 分散型多重デ−タ処理装置システム | |
| WO1982002442A1 (en) | Interrupt coupling and monitoring system | |
| KR20000053380A (ko) | 다양한 기능 모듈 접속용 포트 매니저 제어기 | |
| US4839800A (en) | Data processing system with a fast interrupt | |
| JPH08297632A (ja) | 分割トランザクション・バス・プロトコルを可能にするバスに対するアービトレーション方法及び装置 | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| KR100630071B1 (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
| JPS58111456A (ja) | 情報伝送方式 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JP2624989B2 (ja) | データ転送制御装置 | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| JP2545936B2 (ja) | バスインターフェースユニット | |
| JP2687987B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH03235152A (ja) | バス制御方式 | |
| US7117281B1 (en) | Circuit, system, and method for data transfer control for enhancing data bus utilization |