JP2576934B2 - メモリ−マップド割込み方式 - Google Patents
メモリ−マップド割込み方式Info
- Publication number
- JP2576934B2 JP2576934B2 JP5056490A JP5649093A JP2576934B2 JP 2576934 B2 JP2576934 B2 JP 2576934B2 JP 5056490 A JP5056490 A JP 5056490A JP 5649093 A JP5649093 A JP 5649093A JP 2576934 B2 JP2576934 B2 JP 2576934B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- request
- bus
- virtual
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はメモリ−マップド割込み
方式、より詳細には、コンピュ−タ機器において割込み
を行なうに当り、バス上のアドレス空間に割込み機能を
割り当てる方式であって、マルチＣＰＵシステム等にお
いては各バスマスタ−が同時に割込みを発生させること
ができ、且つ、バスマスタ−間で任意の相手を指定して
割込みをかけることが可能なメモリ−マップド割込み方
式に関するものである。
方式、より詳細には、コンピュ−タ機器において割込み
を行なうに当り、バス上のアドレス空間に割込み機能を
割り当てる方式であって、マルチＣＰＵシステム等にお
いては各バスマスタ−が同時に割込みを発生させること
ができ、且つ、バスマスタ−間で任意の相手を指定して
割込みをかけることが可能なメモリ−マップド割込み方
式に関するものである。
【０００２】
【従来の技術】従来バスを通した割込み機能は、専用的
に設けられた割込み信号を使用して行なわれていた。そ
のため、使用できる割込みレベルが専用の割込み信号の
線数によって制限されてしまい、割込みレベル数を多く
することは困難であった。また、複数のバスマスタ−間
で割込み信号を共有するため、マルチＣＰＵシステムに
おける割込みの使用においては大きな制限を受けざるを
得なかった。更に、従来の方式においては、複数のバス
マスタ−間で任意の相手を指定して割込みをかける手段
がなかった。
に設けられた割込み信号を使用して行なわれていた。そ
のため、使用できる割込みレベルが専用の割込み信号の
線数によって制限されてしまい、割込みレベル数を多く
することは困難であった。また、複数のバスマスタ−間
で割込み信号を共有するため、マルチＣＰＵシステムに
おける割込みの使用においては大きな制限を受けざるを
得なかった。更に、従来の方式においては、複数のバス
マスタ−間で任意の相手を指定して割込みをかける手段
がなかった。
【０００３】
【発明が解決しようとする課題】上述したように従来の
バスを通した割込み方式においては、使用できる割込み
レベルが専用の割込み信号の線数によって制限されるた
めに割込みレベル数を多くすることができず、複数のバ
スマスタ−間で割込み信号を共有するためにマルチＣＰ
Ｕシステムにおける使用には大きな制限があり、また、
複数のバスマスタ−間で任意の相手を指定して割込みを
かけることができないといった問題があった。そこで本
発明は、従来方式におけるこのような問題のない割込み
方式を提供することを課題とする。
バスを通した割込み方式においては、使用できる割込み
レベルが専用の割込み信号の線数によって制限されるた
めに割込みレベル数を多くすることができず、複数のバ
スマスタ−間で割込み信号を共有するためにマルチＣＰ
Ｕシステムにおける使用には大きな制限があり、また、
複数のバスマスタ−間で任意の相手を指定して割込みを
かけることができないといった問題があった。そこで本
発明は、従来方式におけるこのような問題のない割込み
方式を提供することを課題とする。
【０００４】
【課題を解決するための手段】本発明は、アドレスバス
上のアドレス空間に割込み用の空間を割り付け、前記割
込み用の空間に割込み要求元、割込み要求先、割込み要
求内容等を含んだ意味を割り付けることを特徴とする割
込み方式であり、各バスマスターにおけるＣＰＵとアド
レスバス間に、通常のバス制御回路の外に少なくともバ
ス上のアドレス信号を常時監視する仮想割込み監視回路
と、各バスマスターの番号を設定するためのバスマスタ
ー番号レジスタと、複数のバスマスターからの仮想割込
み要求を記録するリクエストレジスタと、各バスマスタ
ーから出された仮想割込み要求を要求先別に記録するビ
ジーレジスタと、前記割込要求内容を記録するベクター
レジスタと、対象とする仮想割込みを受け付けたことを
各バスマスター間で自動的に通知するための仮想ＡＣＫ
回路とを含む装置を介在させることにより、アドレスバ
スのみを使用して複数のバスマスターからの割込み要求
に自動的に応答し、且つ、要求を記録し、優先順位に従
って各バスマスターのＣＰＵに割込要求を引渡すことを
可能にしたメモリーマップド割込み方式、を以て上記課
題を解決した。好ましくは、前記割込み用空間に全バス
マスターに同時に割込みを発生させる意味付けをしたア
ドレスを更に含ませ、以て要求内容のデータを利用して
各バスマスター間で通信を行うことを可能にする。
上のアドレス空間に割込み用の空間を割り付け、前記割
込み用の空間に割込み要求元、割込み要求先、割込み要
求内容等を含んだ意味を割り付けることを特徴とする割
込み方式であり、各バスマスターにおけるＣＰＵとアド
レスバス間に、通常のバス制御回路の外に少なくともバ
ス上のアドレス信号を常時監視する仮想割込み監視回路
と、各バスマスターの番号を設定するためのバスマスタ
ー番号レジスタと、複数のバスマスターからの仮想割込
み要求を記録するリクエストレジスタと、各バスマスタ
ーから出された仮想割込み要求を要求先別に記録するビ
ジーレジスタと、前記割込要求内容を記録するベクター
レジスタと、対象とする仮想割込みを受け付けたことを
各バスマスター間で自動的に通知するための仮想ＡＣＫ
回路とを含む装置を介在させることにより、アドレスバ
スのみを使用して複数のバスマスターからの割込み要求
に自動的に応答し、且つ、要求を記録し、優先順位に従
って各バスマスターのＣＰＵに割込要求を引渡すことを
可能にしたメモリーマップド割込み方式、を以て上記課
題を解決した。好ましくは、前記割込み用空間に全バス
マスターに同時に割込みを発生させる意味付けをしたア
ドレスを更に含ませ、以て要求内容のデータを利用して
各バスマスター間で通信を行うことを可能にする。
【０００５】
【作用】アドレスのみを使用し、専用の割込み信号を使
うことなく、汎用のアドレス信号を使用して割込み機能
を実現できる。割込み用に割り当てる空間のアドレスの
ビットの意味に、割込み要求元、割込み要求先、割込み
要求内容の意味付けを行なうが、割込み要求先が割り当
ててあるため、任意のバスマスターを指定して割込みを
要求することが可能となる。また、要求元の情報も割り
当ててあるため、要求元ごとに要求を記録することが可
能となり、複数のバスマスターからの要求を受け付ける
ことも可能となる。
うことなく、汎用のアドレス信号を使用して割込み機能
を実現できる。割込み用に割り当てる空間のアドレスの
ビットの意味に、割込み要求元、割込み要求先、割込み
要求内容の意味付けを行なうが、割込み要求先が割り当
ててあるため、任意のバスマスターを指定して割込みを
要求することが可能となる。また、要求元の情報も割り
当ててあるため、要求元ごとに要求を記録することが可
能となり、複数のバスマスターからの要求を受け付ける
ことも可能となる。
【０００６】更に、要求内容を割り当ててあることによ
り、次のような機能を選択して実現できる。割込み発生
時の要因解析の時間を短くしたいシステムでは、要求内
容の値をベクタ−割込みのベクタ−番号として使用して
割込みを発生させることができる。これにより割込み要
求の判定をすることなく、高速に割込み処理を実行でき
る。割込み数を減らしたいシステムでは仮想割込みで１
つの割込みを発生させ、割込みの処理ル−チン内で、本
方式に係る装置に含まれるラストベクタ−レジスタ（割
込み要求内容の値）により処理内容を決定できる。
り、次のような機能を選択して実現できる。割込み発生
時の要因解析の時間を短くしたいシステムでは、要求内
容の値をベクタ−割込みのベクタ−番号として使用して
割込みを発生させることができる。これにより割込み要
求の判定をすることなく、高速に割込み処理を実行でき
る。割込み数を減らしたいシステムでは仮想割込みで１
つの割込みを発生させ、割込みの処理ル−チン内で、本
方式に係る装置に含まれるラストベクタ−レジスタ（割
込み要求内容の値）により処理内容を決定できる。
【０００７】
【実施例】本発明の好ましい実施例を添付図面に依拠し
て説明する。本発明に係る割込み方式においては、バス
上のアドレス空間に割込み用の空間が割り付けられ、そ
の空間のアドレスに割込み要求元、割込み要求先及び割
込み要求内容の意味付けが行なわれる（この方式を以下
「仮想割込み」という）。図１は一例としてバスマスタ
−７台までの１６ＭＢの空間を持つバス用の割当例を示
すものである。
て説明する。本発明に係る割込み方式においては、バス
上のアドレス空間に割込み用の空間が割り付けられ、そ
の空間のアドレスに割込み要求元、割込み要求先及び割
込み要求内容の意味付けが行なわれる（この方式を以下
「仮想割込み」という）。図１は一例としてバスマスタ
−７台までの１６ＭＢの空間を持つバス用の割当例を示
すものである。
【０００８】そこにおいては、アドレス０ＦＦＦＦ８０
００Ｈから０ＦＦＦＦＦＦＦＦＨまでが割込み用空間と
して割付けられており、バスマスタ−番号は１から７と
なっている。バスマスタ−番号０は特殊な番号であっ
て、全バスマスタ−に対する要求とされる。即ち、後に
詳述するように、本発明に係る方式を実現するために各
バスマスタ−に配備される装置（以下「本装置」とい
う）においてアドレス中の要求先部分が判定され、これ
が０であるときは、全バスマスタ−に対しての要求とし
て対応する割込みを発生させる。要求先部分が０でな
く、自分が割り当てられたバスマスタ−番号であるとき
は、要求内容に従った割込みを発生させる。要求先が０
でなく、且つ、自分のバスマスタ−番号でもないときは
無視することになる。
００Ｈから０ＦＦＦＦＦＦＦＦＨまでが割込み用空間と
して割付けられており、バスマスタ−番号は１から７と
なっている。バスマスタ−番号０は特殊な番号であっ
て、全バスマスタ−に対する要求とされる。即ち、後に
詳述するように、本発明に係る方式を実現するために各
バスマスタ−に配備される装置（以下「本装置」とい
う）においてアドレス中の要求先部分が判定され、これ
が０であるときは、全バスマスタ−に対しての要求とし
て対応する割込みを発生させる。要求先部分が０でな
く、自分が割り当てられたバスマスタ−番号であるとき
は、要求内容に従った割込みを発生させる。要求先が０
でなく、且つ、自分のバスマスタ−番号でもないときは
無視することになる。
【０００９】アドレス信号の内１から８迄のビットが割
込み要求デ−タに割り付けられ（Ｖｅｃｔｏｒ部）、９
から１１迄のビットが要求先バスマスタ−番号に割り付
けられ（Ｔｏ部）、また、１２から１４迄のビットが要
求元バスマスタ−番号に割り付けられている（Ｆｒｏｍ
部）。
込み要求デ−タに割り付けられ（Ｖｅｃｔｏｒ部）、９
から１１迄のビットが要求先バスマスタ−番号に割り付
けられ（Ｔｏ部）、また、１２から１４迄のビットが要
求元バスマスタ−番号に割り付けられている（Ｆｒｏｍ
部）。
【００１０】本装置はバスコントロ−ラ−内に組み込ま
れるか、バスの制御を奪い取れるように組み込まれる。
図２は本装置の構成例を示すブロック図で、バス１とＣ
ＰＵ２間に通常のバス制御回路３、仮想割込み監視回路
４、割込み発生回路５、仮想ＡＣＫ（アクノレッジ）回
路６及びブロ−ドキャスト監視回路７の回路とブロ−ド
キャストカウンタ８、並びに、リクエストレジスタ９、
ビジ−レジスタ１０、バスマスタ−番号レジスタ１１、
ベクタ−レジスタ１２、ラストベクタ−レジスタ１３、
ブロ−ドキャストベクタ−レジスタ１４、通信モ−ドレ
ジスタ１５の各レジスタ群を組み込んで成る。
れるか、バスの制御を奪い取れるように組み込まれる。
図２は本装置の構成例を示すブロック図で、バス１とＣ
ＰＵ２間に通常のバス制御回路３、仮想割込み監視回路
４、割込み発生回路５、仮想ＡＣＫ（アクノレッジ）回
路６及びブロ−ドキャスト監視回路７の回路とブロ−ド
キャストカウンタ８、並びに、リクエストレジスタ９、
ビジ−レジスタ１０、バスマスタ−番号レジスタ１１、
ベクタ−レジスタ１２、ラストベクタ−レジスタ１３、
ブロ−ドキャストベクタ−レジスタ１４、通信モ−ドレ
ジスタ１５の各レジスタ群を組み込んで成る。
【００１１】割込みを発生させたいバスマスタ−は、対
応する意味のアドレスをアクセスすることで、割込みの
要求を出す。仮想割込み監視回路４を介してバス１上の
アドレス信号を常時監視し、割込み機能に割り当てられ
た範囲のアドレスである場合には、意味付けされた内容
により割込みを発生させるか否かが決定され、適宜上述
したような割込み処理が行なわれる。
応する意味のアドレスをアクセスすることで、割込みの
要求を出す。仮想割込み監視回路４を介してバス１上の
アドレス信号を常時監視し、割込み機能に割り当てられ
た範囲のアドレスである場合には、意味付けされた内容
により割込みを発生させるか否かが決定され、適宜上述
したような割込み処理が行なわれる。
【００１２】バスマスタ−番号レジスタ１１は、各本装
置につきそれぞれのバスマスタ−番号を設定するための
ものである。リクエストレジスタ９は、本装置で受け付
けた複数のバスマスタ−からの仮想割込み要求を記録
し、参照可能にするためのものであり、ビジ−レジスタ
１０は、本装置を持つバスマスタ−から出された仮想割
込み要求を要求先別に記録し、参照可能にするためのも
のである。また、ベクタ−レジスタ１２には、アドレス
の要求内容部分が記録される。
置につきそれぞれのバスマスタ−番号を設定するための
ものである。リクエストレジスタ９は、本装置で受け付
けた複数のバスマスタ−からの仮想割込み要求を記録
し、参照可能にするためのものであり、ビジ−レジスタ
１０は、本装置を持つバスマスタ−から出された仮想割
込み要求を要求先別に記録し、参照可能にするためのも
のである。また、ベクタ−レジスタ１２には、アドレス
の要求内容部分が記録される。
【００１３】本発明に係る方式では、本装置を持つバス
マスタ−のＣＰＵ２が、本装置の対象とする仮想割込み
を受け付けたことを本装置間で自動的に通知するように
することで（仮想ＡＣＫ回路６）、プログラムの介在無
くして要求元に割込みが受け付けられたことを通知する
ことができるようにされる（以下この方式を「仮想ＡＣ
Ｋ」という）。そして、これにより割込みの受付完了を
通知された要求元は、自動的に受付完了通知のための割
込みを発生させることが可能である（この割込みを以下
「仮想ＡＣＫ割込み」という）。
マスタ−のＣＰＵ２が、本装置の対象とする仮想割込み
を受け付けたことを本装置間で自動的に通知するように
することで（仮想ＡＣＫ回路６）、プログラムの介在無
くして要求元に割込みが受け付けられたことを通知する
ことができるようにされる（以下この方式を「仮想ＡＣ
Ｋ」という）。そして、これにより割込みの受付完了を
通知された要求元は、自動的に受付完了通知のための割
込みを発生させることが可能である（この割込みを以下
「仮想ＡＣＫ割込み」という）。
【００１４】次に仮想割込み要求元バスマスタ−をＭ
from、仮想割込み要求先バスマスタ−をＭ toとして、
仮想割込みの動作シ−ケンスを説明する。 （１）Ｍ fromは、仮想割込み空間の要求元部分（Ｆｒ
ｏｍ部）をＭ fromの番号、要求先の部分（Ｔｏ部）を
Ｍ toの番号、要求内容の部分を要求する割込み内容に
した時のアドレスに書き込み要求を発行することで、仮
想割込み要求を発行する。 （２）Ｍ fromの本装置では、バス１のアドレス情報と
バスマスタ−番号レジスタ１１のバスマスタ−番号値か
ら、仮想割込み要求元であることを知り、内部のビジ−
レジスタ１０の仮想割込み要求中、ビットのＭ toに対
応するビットを“１”（busy）とする。
from、仮想割込み要求先バスマスタ−をＭ toとして、
仮想割込みの動作シ−ケンスを説明する。 （１）Ｍ fromは、仮想割込み空間の要求元部分（Ｆｒ
ｏｍ部）をＭ fromの番号、要求先の部分（Ｔｏ部）を
Ｍ toの番号、要求内容の部分を要求する割込み内容に
した時のアドレスに書き込み要求を発行することで、仮
想割込み要求を発行する。 （２）Ｍ fromの本装置では、バス１のアドレス情報と
バスマスタ−番号レジスタ１１のバスマスタ−番号値か
ら、仮想割込み要求元であることを知り、内部のビジ−
レジスタ１０の仮想割込み要求中、ビットのＭ toに対
応するビットを“１”（busy）とする。
【００１５】（３）Ｍ toの本装置では（２）と同様
に、バス１上のアドレス情報とバスマスタ−番号値から
仮想割込み要求先であることを知り、内部のリクエスト
レジスタ９のＭ fromに対応するビットを“１”（要求
待ち）とする。それと同時にバス１上のアドレスの要求
内容部分を、内部のＭ fromに対応するベクタ−レジス
タ１２にラッチして記録する。この時すでにＭ fromに
対応するリクエストレジスタ９のビットが“１”（要求
待ち）であれば、ベクタ−レジスタ１２にはラッチしな
いで無視する。なお、ベクタ−レジスタ１２は、各要求
元ごとに独立したものとなっている。 （４）Ｍ toの本装置は、要求待ちとなるとＣＰＵ２に
仮想割込み要求を発行する。 （５）ＣＰＵ２から応答が返ってくるまでに、他の要求
元からの仮想割込み要求があれば、（２）及び（３）の
動作で受け付けることができる。
に、バス１上のアドレス情報とバスマスタ−番号値から
仮想割込み要求先であることを知り、内部のリクエスト
レジスタ９のＭ fromに対応するビットを“１”（要求
待ち）とする。それと同時にバス１上のアドレスの要求
内容部分を、内部のＭ fromに対応するベクタ−レジス
タ１２にラッチして記録する。この時すでにＭ fromに
対応するリクエストレジスタ９のビットが“１”（要求
待ち）であれば、ベクタ−レジスタ１２にはラッチしな
いで無視する。なお、ベクタ−レジスタ１２は、各要求
元ごとに独立したものとなっている。 （４）Ｍ toの本装置は、要求待ちとなるとＣＰＵ２に
仮想割込み要求を発行する。 （５）ＣＰＵ２から応答が返ってくるまでに、他の要求
元からの仮想割込み要求があれば、（２）及び（３）の
動作で受け付けることができる。
【００１６】（６）Ｍ toでは、ＣＰＵ２から割込み応
答が返ってくると、その時点で要求待ちとなっている中
で優先度の高い要求元のベクタ−レジスタ１２の内容を
デ−タバスに出力する。同時にその値を内部のラストベ
クタ−レジスタ１３に記録し、リクエストレジスタ９の
対応するビットを“０”（要求無し）とする。 （７）Ｍ toの本装置はＣＰＵ２へ割込み要求を渡した
場合、渡した要求の要求元（Ｍ from）に仮想割込み要
求に対する割込み要求が実行されたことを知らせるため
に、（６）の動作と同時に仮想ＡＣＫサイクルを実行す
る。
答が返ってくると、その時点で要求待ちとなっている中
で優先度の高い要求元のベクタ−レジスタ１２の内容を
デ−タバスに出力する。同時にその値を内部のラストベ
クタ−レジスタ１３に記録し、リクエストレジスタ９の
対応するビットを“０”（要求無し）とする。 （７）Ｍ toの本装置はＣＰＵ２へ割込み要求を渡した
場合、渡した要求の要求元（Ｍ from）に仮想割込み要
求に対する割込み要求が実行されたことを知らせるため
に、（６）の動作と同時に仮想ＡＣＫサイクルを実行す
る。
【００１７】（８）Ｍ toの本装置は、仮想割込み要求
待ちの間、（４）〜（７）の動作を繰り返す。 （９）Ｍ fromの本装置は仮想ＡＣＫサイクルを受信す
ると、応答したバスマスタ−に対応するビジ−レジスタ
１０中の要求中、ビットを“０”（Not busy）にする。 （10）Ｍ fromの本装置は、内部レジスタ設定で仮想Ａ
ＣＫ割込みを実行するように設定されている場合、ボ−
ド上のＣＰＵ２に割込み要求を実行する。 （11）Ｍ fromのＣＰＵ２から割込み応答が返って来る
と、Ｍ fromの本装置は、仮想ＡＣＫ割込み用に設定さ
れた値をデ−タバスに出力する。同時に他のバスマスタ
−からの仮想割込み要求が発生している場合には、仮想
ＡＣＫ割込みを優先して処理する。
待ちの間、（４）〜（７）の動作を繰り返す。 （９）Ｍ fromの本装置は仮想ＡＣＫサイクルを受信す
ると、応答したバスマスタ−に対応するビジ−レジスタ
１０中の要求中、ビットを“０”（Not busy）にする。 （10）Ｍ fromの本装置は、内部レジスタ設定で仮想Ａ
ＣＫ割込みを実行するように設定されている場合、ボ−
ド上のＣＰＵ２に割込み要求を実行する。 （11）Ｍ fromのＣＰＵ２から割込み応答が返って来る
と、Ｍ fromの本装置は、仮想ＡＣＫ割込み用に設定さ
れた値をデ−タバスに出力する。同時に他のバスマスタ
−からの仮想割込み要求が発生している場合には、仮想
ＡＣＫ割込みを優先して処理する。
【００１８】上述したように、アドレス中の要求先部分
が判定され、これが０であるときは、全バスマスタ−間
で同期して同時に割込みを発生させることができる（以
下この方式を「ブロ−ドキャスト仮想割込み」とい
う）。いまブロ−ドキャスト仮想割込み要求元をＭ fr
om、ブロ−ドキャスト受け取り側をＭ to、として以後
の説明を行なう。ここでＭ toは要求元以外の全ての本
装置を搭載したバスマスタ−（複数可能）である。
が判定され、これが０であるときは、全バスマスタ−間
で同期して同時に割込みを発生させることができる（以
下この方式を「ブロ−ドキャスト仮想割込み」とい
う）。いまブロ−ドキャスト仮想割込み要求元をＭ fr
om、ブロ−ドキャスト受け取り側をＭ to、として以後
の説明を行なう。ここでＭ toは要求元以外の全ての本
装置を搭載したバスマスタ−（複数可能）である。
【００１９】（１）Ｍ fromは仮想割込み用アドレス空
間中の要求元、要求先を共に０としたアドレスへの書き
込みで、ブロ−ドキャスト仮想割込み要求を発行する。
要求内容部分は任意の値が可能である。 （２）Ｍ fromの本装置では、バス上のアドレス情報の
要求元、要求先部分が０であることからブロ−ドキャス
ト仮想割込み要求であることを知り、自分自身がバスマ
スタ−であることから発行元であることを知り、内部の
ブロ−ドキャスト仮想割込みモ−ドビットを“１”にす
る。
間中の要求元、要求先を共に０としたアドレスへの書き
込みで、ブロ−ドキャスト仮想割込み要求を発行する。
要求内容部分は任意の値が可能である。 （２）Ｍ fromの本装置では、バス上のアドレス情報の
要求元、要求先部分が０であることからブロ−ドキャス
ト仮想割込み要求であることを知り、自分自身がバスマ
スタ−であることから発行元であることを知り、内部の
ブロ−ドキャスト仮想割込みモ−ドビットを“１”にす
る。
【００２０】（３）Ｍ toの本装置は（２）と同様にバ
ス上のアドレス情報からブロ−ドキャスト仮想割込みで
あることを知り、内部のブロ−ドキャスト仮想割込みモ
−ドビットを“１”にする。同時に、ボ−ド上のＣＰＵ
２にＮＭＩ（ノンマスカブルインタラプト）割込み要求
を発行する。更に同時に、アドレス情報中の要求内容部
分をブロ−ドキャストベクタ−レジスタ１４に取り込
み、ブロ−ドキャストカウンタ８をインクリメントす
る。ただし、既にブロ−ドキャスト仮想割込みモ−ドビ
ットが“１”となっている場合には、新たなブロ−ドキ
ャスト仮想割込み要求は無視する。
ス上のアドレス情報からブロ−ドキャスト仮想割込みで
あることを知り、内部のブロ−ドキャスト仮想割込みモ
−ドビットを“１”にする。同時に、ボ−ド上のＣＰＵ
２にＮＭＩ（ノンマスカブルインタラプト）割込み要求
を発行する。更に同時に、アドレス情報中の要求内容部
分をブロ−ドキャストベクタ−レジスタ１４に取り込
み、ブロ−ドキャストカウンタ８をインクリメントす
る。ただし、既にブロ−ドキャスト仮想割込みモ−ドビ
ットが“１”となっている場合には、新たなブロ−ドキ
ャスト仮想割込み要求は無視する。
【００２１】（４）Ｍ to上のＣＰＵ２がＮＭＩ割込み
を受け付けてＮＭＩ処理を終了し、本装置のＮＭＩ要因
レジスタをクリアするとＮＭＩ要求信号出力を終了す
る。ただし、この時点では、ブロ−ドキャスト仮想割込
みモ−ドビットのクリアを行なわない。 （５）Ｍ to及びＭ from上のＣＰＵ２はブロ−ドキャ
スト仮想割込みを再度受付けたい場合には、ブロ−ドキ
ャスト仮想割込みモ−ドビットへ“０”を書き込む。
を受け付けてＮＭＩ処理を終了し、本装置のＮＭＩ要因
レジスタをクリアするとＮＭＩ要求信号出力を終了す
る。ただし、この時点では、ブロ−ドキャスト仮想割込
みモ−ドビットのクリアを行なわない。 （５）Ｍ to及びＭ from上のＣＰＵ２はブロ−ドキャ
スト仮想割込みを再度受付けたい場合には、ブロ−ドキ
ャスト仮想割込みモ−ドビットへ“０”を書き込む。
【００２２】また、要求元、要求先共に０の場合、ある
いは、要求元が０で要求先が自分のバスマスタ−番号に
一致する場合には、割込み要求内容部分をブロ−ドキャ
ストベクタ−レジスタ１４に記録し、受信カウントを１
増やす。この機能により、本装置を持つバスマスタ−間
で通信を行なうことができる。即ち、本装置を搭載した
ボ−ド上のＣＰＵ２は、仮想割込み通信を行いたい時に
は本装置上の通信モ−ドレジスタ１５を設定し、通信モ
−ドとする。通信モ−ド中の本装置は、仮想割込み空間
中の要求先が０で、要求元が自分自身以外で且つブロ−
ドキャスト仮想割込み以外の場合、アドレス情報中の要
求内容の部分をブロ−ドキャストベクタ−レジスタ１４
に取り込み、ブロ−ドキャストカウンタ８をインクリメ
ントする。
いは、要求元が０で要求先が自分のバスマスタ−番号に
一致する場合には、割込み要求内容部分をブロ−ドキャ
ストベクタ−レジスタ１４に記録し、受信カウントを１
増やす。この機能により、本装置を持つバスマスタ−間
で通信を行なうことができる。即ち、本装置を搭載した
ボ−ド上のＣＰＵ２は、仮想割込み通信を行いたい時に
は本装置上の通信モ−ドレジスタ１５を設定し、通信モ
−ドとする。通信モ−ド中の本装置は、仮想割込み空間
中の要求先が０で、要求元が自分自身以外で且つブロ−
ドキャスト仮想割込み以外の場合、アドレス情報中の要
求内容の部分をブロ−ドキャストベクタ−レジスタ１４
に取り込み、ブロ−ドキャストカウンタ８をインクリメ
ントする。
【００２３】発信したい場合は本装置を通信モ−ドに設
定した後、要求元を自分自身の番号要求先を０として、
要求内容部に送信デ−タを当てはめて得られるアドレス
への書込みで発信を行なう。一方、受信側ＣＰＵも本装
置を通信モ−ドに設定し、ブロ−ドキャストカウンタ８
を監視して変化したら、デ−タがブロ−ドキャストベク
タ−レジスタ１４に取り込まれたことを知ることがで
き、ブロ−ドキャストベクタ−レジスタ１４を読み出す
ことでデ−タを受け取ることができる。
定した後、要求元を自分自身の番号要求先を０として、
要求内容部に送信デ−タを当てはめて得られるアドレス
への書込みで発信を行なう。一方、受信側ＣＰＵも本装
置を通信モ−ドに設定し、ブロ−ドキャストカウンタ８
を監視して変化したら、デ−タがブロ−ドキャストベク
タ−レジスタ１４に取り込まれたことを知ることがで
き、ブロ−ドキャストベクタ−レジスタ１４を読み出す
ことでデ−タを受け取ることができる。
【００２４】
【発明の効果】本発明によれば、複数のバスマスタ−間
で１対１、あるいは、１つのバスマスタ−から他の全バ
スマスタ−に対して簡単に割込みを発生させることがで
き、このことにより、マルチＣＰＵシステムを構成した
ときに割込み信号線の数に制限されることなく柔軟に割
込みを掛け合うことが可能となる。また、ブロ−ドキャ
スト仮想割込みにより、マルチＣＰＵ構成のシステムの
デバッグをＣＰＵ間の同期を取りながら行なうことがで
きる。更に、バスマスタ−間における通信が可能で、マ
ルチＣＰＵ構成のデバッグ時にこれまで各ＣＰＵごとに
必要とされた通信用デバイスが不要となり、デバッグ用
の通信装置の著しい簡素化を可能とする。
で１対１、あるいは、１つのバスマスタ−から他の全バ
スマスタ−に対して簡単に割込みを発生させることがで
き、このことにより、マルチＣＰＵシステムを構成した
ときに割込み信号線の数に制限されることなく柔軟に割
込みを掛け合うことが可能となる。また、ブロ−ドキャ
スト仮想割込みにより、マルチＣＰＵ構成のシステムの
デバッグをＣＰＵ間の同期を取りながら行なうことがで
きる。更に、バスマスタ−間における通信が可能で、マ
ルチＣＰＵ構成のデバッグ時にこれまで各ＣＰＵごとに
必要とされた通信用デバイスが不要となり、デバッグ用
の通信装置の著しい簡素化を可能とする。
【図１】 本発明に係る方式におけるバス上のアドレス
空間の割当例を示す図である。
空間の割当例を示す図である。
【図２】 本発明に係る方式において用いる装置のブロ
ック図である。
ック図である。
１ バス ２ ＣＰＵ ３ バス制御回路 ４ 仮想割込み監視回路 ５ 割込み発生回路 ６ 仮想ＡＣＫ回路 ７ ブロ−ドキャスト監視回路 ８ ブロ−ドキャストカウンタ ９ リクエストレジスタ １０ ビジ−レジスタ １１ バスマスタ−番号レジスタ １２ ベクタ−レジスタ １３ ラストベクタ−レジスタ １４ ブロ−ドキャストベクタ−レジスタ １５ 通信モ−ドレジスタ
Claims (2)
- 【請求項１】 アドレスバス上のアドレス空間に割込み
用の空間を割り付け、前記割込み用の空間に割込み要求
元、割込み要求先、割込み要求内容等を含んだ意味を割
り付けることを特徴とする割込み方式であり、各バスマ
スターにおけるＣＰＵとアドレスバス間に、通常のバス
制御回路の外に少なくともバス上のアドレス信号を常時
監視する仮想割込み監視回路と、各バスマスターの番号
を設定するためのバスマスター番号レジスタと、複数の
バスマスターからの仮想割込み要求を記録するリクエス
トレジスタと、各バスマスターから出された仮想割込み
要求を要求先別に記録するビジーレジスタと、前記割込
要求内容を記録するベクターレジスタと、対象とする仮
想割込みを受け付けたことを各バスマスター間で自動的
に通知するための仮想ＡＣＫ回路とを含む装置を介在さ
せることにより、アドレスバスのみを使用して複数のバ
スマスターからの割込み要求に自動的に応答し、且つ、
要求を記録し、優先順位に従って各バスマスターのＣＰ
Ｕに割込要求を引渡すことを可能にしたメモリーマップ
ド割込み方式。 - 【請求項２】 前記割込み用空間に全バスマスターに同
時に割込みを発生させる意味付けをしたアドレスを更に
含ませ、以て要求内容のデータを利用して各バスマスタ
ー間で通信を行うことを可能にした請求項１記載のメモ
リーマップド割込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056490A JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056490A JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06250859A JPH06250859A (ja) | 1994-09-09 |
| JP2576934B2 true JP2576934B2 (ja) | 1997-01-29 |
Family
ID=13028540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056490A Expired - Fee Related JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576934B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496167A (ja) * | 1990-08-09 | 1992-03-27 | Oki Electric Ind Co Ltd | マルチプロセッサシステムの割込み方式 |
-
1993
- 1993-02-22 JP JP5056490A patent/JP2576934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06250859A (ja) | 1994-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257374A (en) | Bus flow control mechanism | |
| EP0317466A2 (en) | Reverse flow control mechanism and method | |
| JP2000181886A (ja) | デ―タ処理システムのための割込みア―キテクチャ | |
| JPH04257054A (ja) | チャネル間接続装置 | |
| JP2633900B2 (ja) | 共通バス制御方法 | |
| EP0317481B1 (en) | Remote storage management mechanism and method | |
| US5204954A (en) | Remote storage management mechanism and method | |
| EP0512685B1 (en) | Quadrature bus protocol for carrying out transactions in a computer system | |
| EP0317468A2 (en) | Bus flow control system | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH03150654A (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JP2727514B2 (ja) | 転送先ｉｄ指定回路 | |
| JPH08278953A (ja) | 計算機システムにおける排他制御方式 | |
| JPH05282242A (ja) | バス制御方式 | |
| JP2830780B2 (ja) | マルチプロセッサシステム | |
| JPH0844661A (ja) | 情報処理装置 | |
| JPS58111456A (ja) | 情報伝送方式 | |
| KR930005843B1 (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JP2503059B2 (ja) | 異種バス間接続装置 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH08339353A (ja) | マルチプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |