JP2830780B2 - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JP2830780B2
JP2830780B2 JP7174570A JP17457095A JP2830780B2 JP 2830780 B2 JP2830780 B2 JP 2830780B2 JP 7174570 A JP7174570 A JP 7174570A JP 17457095 A JP17457095 A JP 17457095A JP 2830780 B2 JP2830780 B2 JP 2830780B2
Authority
JP
Japan
Prior art keywords
cluster
address
memory access
access request
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7174570A
Other languages
English (en)
Other versions
JPH0926946A (ja
Inventor
浩一 ▲高▼山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7174570A priority Critical patent/JP2830780B2/ja
Publication of JPH0926946A publication Critical patent/JPH0926946A/ja
Application granted granted Critical
Publication of JP2830780B2 publication Critical patent/JP2830780B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特にプロセッサをクラスタ単位で管理する
マルチプロセッサシステムに関する。
【０００２】
【従来の技術】この種のマルチプロセッサシステムにお
いてメモリアクセスを行う場合、最も単純には全てのプ
ロセッサの各々が全てのアドレス空間に対するアドレス
変換テーブルを有して、各々個別にアドレス変換を行う
方法が考えられる。しかし、この場合、システム全体で
必要となるアドレス変換テーブルの総容量はプロセッサ
数の自乗に比例して増加してしまう、というメモリ容量
上の問題がある。
【０００３】また、複数のプロセッサが同一データ空間
にアクセスするような場合には、そのデータ空間に対応
するアドレス変換テーブルが複数のプロセッサに分散さ
れるため、そのアドレス変換テーブルの更新操作を複数
のプロセッサにまたがって行わなければならない、とい
うテーブル更新操作の複雑化という問題がある。
【０００４】一方、特開平１−２２９３３４号公報に
は、マルチプロセッサ構成の計算機システムにおいて、
複数のプロセッサから共有される主記憶領域に対するア
ドレス変換バッファのエントリを、該複数のプロセッサ
間で共有することにより、アドレス変換バッファのエン
トリの利用効率を高める技術が記載されている。この従
来技術をクラスタ構成のマルチプロセッサにおけるクラ
スタ内の各プロセッサに適用し、同一クラスタに属する
プロセッサ同士で重複するアドレス空間に対応するアド
レス変換テーブルを、そのプロセッサ間で共有するよう
に構成することにより、クラスタ内のアドレス変換テー
ブルの総容量を減少させることが考えられる。
【０００５】
【発明が解決しようとする課題】しかし、上述の従来の
改良技術では、クラスタ内のアドレス変換テーブルの総
容量は幾分小さくなるが、クラスタ数がプロセッサ数に
比例して増大するものである以上、プロセッサ数の自乗
に比例するという関係は改善しない。
【０００６】また、同一のデータ空間に対するアドレス
変換テーブルが異なったクラスタに分散されるという点
についても変化がなく、異なったクラスタ間にまたがっ
たテーブル更新操作の複雑化という問題も改善しない。
【０００７】さらに、クラスタ間を接続するネットワー
クにおいて、異なるクラスタからのメモリアクセス要求
同士が競合を生じることがあり、これによって後続の要
求を保留しなければならない場合がある。かかる場合に
は、クラスタ内の各プロセッサ間で要求の調停が必要と
なり、この調停制御が複雑になるという問題がある。
【０００８】本発明の目的は、上述のアドレス変換テー
ブルに係るメモリ容量上の問題を解決し、所要メモリ容
量の小さいマルチプロセッサシステムを提供することに
ある。
【０００９】また、本発明の他の目的は、上述のアドレ
ス変換テーブル更新操作の複雑化という問題を解決し、
簡単かつ高速にアドレス変換テーブルの更新操作を行う
マルチプロセッサシステムを提供することにある。
【００１０】さらに、本発明の他の目的は、クラスタ内
の各プロセッサ間の調停制御を高速かつ容易にすること
にある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、各々がメモリ
と少なくとも一つのプロセッサとを含む複数のクラスタ
と、これらクラスタの各々に接続されるデータ転送制御
装置と、これらデータ転送制御装置間を接続するネット
ワークとを含むマルチプロセッサシステムにおいて、前
記データ転送制御装置の各々は、その接続するクラスタ
に属するメモリのみについて論理アドレスから物理アド
レスへの変換を行う。
【００１２】また、本発明の他のマルチプロセッサシス
テムは、各々がメモリと少なくとも一つのプロセッサと
を含む複数のクラスタと、これらクラスタの各々に接続
されるデータ転送制御装置と、これらデータ転送制御装
置間を接続するネットワークとを含むマルチプロセッサ
システムにおいて、第１のクラスタに接続する第１のデ
ータ転送制御装置は、前記プロセッサからのメモリアク
セス要求を格納するバッファと、このバッファに格納さ
れるメモリアクセス要求に関する仮想アドレスを中間ア
ドレスに変換して、前記ネットワークを介して当該第２
のクラスタに接続する第２のデータ転送制御装置にメモ
リアクセス要求を送出するクラスタ変換手段を含み、前
記第２のデータ転送制御装置は、前記第１のデータ転送
制御装置からのメモリアクセス要求に係る物理アドレス
を生成して、この物理アドレスが指示する前記メモリに
アクセスするアドレス変換手段を含む。
【００１３】また、本発明の他のマルチプロセッサシス
テムは、各々がメモリと少なくとも一つのプロセッサと
を含む複数のクラスタと、これらクラスタの各々に接続
されるデータ転送制御装置と、これらデータ転送制御装
置間を接続するネットワークとを含むマルチプロセッサ
システムにおいて、第１のクラスタに接続する第１のデ
ータ転送制御装置は、前記プロセッサからのメモリアク
セス要求を格納するバッファと、このバッファに格納さ
れるメモリアクセス要求に関する仮想アドレスを中間ア
ドレスに変換して、第１のクラスタ以外に対するもので
ある場合には前記ネットワークを介して当該第２のクラ
スタに接続する第２のデータ転送制御装置にメモリアク
セス要求を送出するクラスタ変換手段を含み、前記第２
のデータ転送制御装置は、前記第１のデータ転送制御装
置からのメモリアクセス要求に係る物理アドレスを生成
して、この物理アドレスが指示する前記メモリにアクセ
スするアドレス変換手段を含む。
【００１４】また、本発明の他のマルチプロセッサシス
テムにおいて、前記仮想アドレスは、前記第１のクラス
タにおける前記プロセッサが実行しているジョブのロー
カルジョブ番号と、前記第２のクラスタの論理クラスタ
番号と、前記第２のクラスタ内の論理アドレスとを含
み、前記中間アドレスは、前記第２のクラスタにおける
ローカルジョブ番号と、前記第２のクラスタの物理クラ
スタ番号と、前記第２のクラスタ内の論理アドレスとを
含み、前記クラスタ変換手段は、前記第１のクラスタに
おけるローカルジョブ番号と前記第２のクラスタの論理
クラスタ番号とから、前記第２のクラスタにおけるロー
カルジョブ番号と前記第２のクラスタの物理クラスタ番
号とを生成して、前記第２のクラスタの物理クラスタ番
号の指示するクラスタが第１のクラスタと一致しなけれ
ば当該第２のクラスタにメモリアクセス要求を送出し、
前記ネットワークは前記第２のクラスタの物理クラスタ
番号に従って前記クラスタ変換手段からのメモリアクセ
ス要求を前記第２のクラスタに転送し、前記アドレス変
換手段は、前記第２のクラスタにおけるローカルジョブ
番号と、前記第２のクラスタ内の論理アドレスとから物
理アドレスを生成して、この物理アドレスが指示する前
記メモリにアクセスする。
【００１５】また、本発明の他のマルチプロセッサシス
テムにおいて、前記クラスタ変換手段は、前記第１のク
ラスタと前記第２のクラスタとが一致する場合には、前
記ネットワークを介さずに前記アドレス変換手段にメモ
リアクセス要求を伝える。
【００１６】また、本発明の他のマルチプロセッサシス
テムにおいて、前記アドレス変換手段は、各々のエント
リに物理アドレスを格納する複数のクラスタ変換テーブ
ルであって、その一つが前記第２のクラスタにおけるロ
ーカルジョブ番号によって識別され、その識別されたク
ラスタ変換テーブルが前記第２のクラスタ内の論理アド
レスによって索引されるクラスタ変換テーブルを含む。
【００１７】また、本発明の他のマルチプロセッサシス
テムにおいて、前記バッファは、前記プロセッサの各々
に対応して設けられた第１のバッファと、この第１のバ
ッファから入力される先入れ先出し型の第２のバッファ
とを含む。
【００１８】また、本発明の他のマルチプロセッサシス
テムにおいて、前記ネットワークは前記第２のクラスタ
を識別する前記物理クラスタ番号を含むメモリアクセス
要求を当該第２のクラスタに転送し、前記クラスタの各
々は、前記プロセッサからメモリアクセス要求を受け取
り、アクセス対象となるメモリを指示する第１のアドレ
スを前記第２のクラスタのクラスタ番号と第２のアドレ
スとに変換し、前記第２のクラスタのクラスタ番号と前
記第２のアドレスとを含むメモリアクセス要求を前記ネ
ットワークに送出する第１の変換手段と、この第１の変
換手段からのメモリアクセス要求を前記ネットワークを
介して受け取り、前記第２のアドレスを第２のクラスタ
に属するメモリを識別する第３のアドレスに変換する第
２のアドレス変換手段を含む。
【００１９】また、本発明の他のマルチプロセッサシス
テムにおいて、前記クラスタ変換手段は、前記第２のク
ラスタにおけるローカルジョブ番号と前記第２のクラス
タの物理クラスタ番号とからなるエントリを複数格納
し、前記第１のクラスタにおけるローカルジョブ番号と
前記第２のクラスタの論理クラスタ番号とにより索引さ
れるアドレス変換テーブルをさらに含む。
【００２０】また、本発明の他のマルチプロセッサシス
テムにおいて、前記第１のアドレスは第１のビット列と
第２のビット列とから構成され、前記第２のアドレスは
変換テーブル番号と前記第２のビット列とから構成さ
れ、前記第１のアドレス変換手段は、前記第１のビット
列を参照して転送先クラスタ番号と変換テーブル番号と
を生成し、前記第２のアドレス変換手段は、前記変換テ
ーブル番号により識別される変換テーブルを参照して前
記第２のビット列を前記第３のアドレスに変換する。
【００２１】
【作用】ネットワークを介してクラスタ外にメモリアク
セス要求を発行する場合、発行側のデータ転送制御装置
において相手クラスタの物理クラスタ番号を生成し、さ
らに相手側のデータ転送装置においてそのクラスタにお
ける物理アドレスを生成するため、発行側の各プロセッ
サにおけるアドレス変換は不要となる。これによりマル
チプロセッサシステム全体におけるアドレス変換テーブ
ルの占めるめもり容量が削減される。
【００２２】また、各クラスタに対応するデータ転送制
御装置においてアドレス変換を行うため、プロセッサ単
位でアドレス変換テーブルを備える必要がなく、テーブ
ル更新操作が簡素化される。
【００２３】さらに、各クラスタ内の複数のプロセッサ
から要求が発生した場合であっても、各データ転送制御
装置に設けたリクエストバッファに十分な空きエントリ
が確保できる限り、プロセッサの動作に待ちが生じな
い。
【００２４】
【実施例】次に本発明のマルチプロセッサシステムの一
実施例について図面を参照して詳細に説明する。
【００２５】図１を参照すると、本発明の一実施例であ
るマルチプロセッサシステムでは、Ｎ台のクラスタ１０
０のそれぞれにデータ転送制御装置２００が接続され、
このデータ転送制御装置２００同士をネットワーク３０
０で接続した構成を有している。クラスタ１００はそれ
ぞれ少なくとも１つのプロセッサを含んで構成される。
また、ネットワーク３００はあるデータ転送制御装置２
００から与えられた転送先に従って他のデータ転送制御
装置２００へメモリアクセス要求などの情報を伝達す
る。
【００２６】図２を参照すると、クラスタ１００の一つ
は、Ｍ台のプロセッサ１１０とメモリ１２０とを含んで
いる。プロセッサ１１０は、演算処理などを行うと共に
メモリへのアクセス要求を発行する。メモリ１２０は、
マルチプロセッサシステム全体のメモリ空間の一部を構
成するものである。各プロセッサ１１０は、メモリアク
セス要求を発行する際、自クラスタ内のメモリを対象す
るものか否かを判定する。自クラスタ内のメモリへのア
クセスであれば、メモリアクセス要求をメモリ１２０に
発行する。他クラスタのメモリを対象とする場合又は不
明な場合は、データ転送制御装置２００にメモリアクセ
ス要求を発行する。
【００２７】図３を参照すると、データ転送制御装置２
００は、クラスタ１００内の各プロセッサからのメモリ
アクセス要求を受け取るクラスタリクエスト受信バッフ
ァ２５０と、メモリアクセス要求を格納するリクエスト
バッファ２１０と、このリクエストバッファ２１０の入
出力の制御を行うバッファ制御回路２３０と、論理アド
レスを中間アドレスに変換するクラスタ変換回路２２０
と、他クラスタへのメモリアクセス要求を出力するクラ
スタリクエスト送信回路２６０と、他クラスタからのメ
モリアクセス要求を受け取るリモートリクエスト受信回
路２７０と、中間アドレスから物理アドレスに変換する
アドレス変換回路２４０と、メモリアクセス要求をクラ
スタ１００内のメモリ１２０に与えるリモートリクエス
ト送信回路２８０とを有している。
【００２８】クラスタリクエスト受信バッファ２５０
は、各プロセッサ１１０に対応して１つづつメモリアク
セス要求を保持するように構成される。従って、同一プ
ロセッサからの先行するメモリアクセス要求がクラスタ
リクエスト受信バッファ２５０に保持されている間は、
当該プロセッサは後続のメモリアクセス要求を送出する
ことができない。
【００２９】リクエストバッファ２１０は先入れ先出し
型のバッファであり、クラスタリクエスト受信バッファ
２５０からのメモリアクセス要求を逐一保持する。クラ
スタリクエスト受信バッファ２５０のいずれのメモリア
クセス要求をリクエストバッファ２１０に入力するか
は、いくつかの方法が考えられる。例えば、クラスタリ
クエスト受信バッファ２５０の各エントリに対して順番
に優先順位を与えるラウンドロビンとよばれる方法を採
用することができる。
【００３０】バッファ制御回路２３０は、リクエストバ
ッファ２１０に格納されるメモリアクセス要求の数を監
視し、格納できる残りメモリアクセス要求数がクラスタ
内のプロセッサの数よりも少なくなると、各プロセッサ
に対しメモリアクセス要求抑止信号を出力する。これに
より、各プロセッサは後続のメモリアクセス要求の発行
を保留する。また、バッファ制御回路２３０はネットワ
ーク３００からビジー信号を受け取るとリクエストバッ
ファ２１０からのメモリアクセス要求の出力を抑止す
る。このネットワーク３００におけるビジー信号は、ネ
ットワーク３００においてメモリアクセス要求同士の競
合が生じたことにより伝達されるものである。
【００３１】クラスタ変換回路２２０は、リクエストバ
ッファ２１０からのメモリアクセス要求を受け取り、こ
のメモリアクセス要求に係る仮想アドレス中の論理クラ
スタを物理クラスタに変換して、中間アドレスを生成す
る。また、クラスタ変換回路２２０は、アクセスすべき
メモリが自クラスタに含まれるか否かを判断して、他ク
ラスタであればネットワーク３００を介して他クラスタ
にメモリアクセス要求を送出し、自クラスタのメモリで
あればアドレス変換回路２４０にメモリアクセス要求を
送出する。
【００３２】アドレス変換回路２４０は、中間アドレス
が含む論理アドレスから物理アドレスを生成して、メモ
リ１２０にアクセス要求を伝える。
【００３３】尚、ここでは簡単のためメモリアクセス要
求を発行するパスのみを説明したが、メモリアクセス要
求がメモリからの読出しを行うものであれば、同様のネ
ットワークを介した戻りパスが必要である。
【００３４】各クラスタは単独で一つのジョブを実行す
ることもあれば、他のいくつかのクラスタと並列に同一
ジョブを実行することもある。また、各クラスタでは各
プロセッサが単独で一つのジョブを実行することもあれ
ば、クラスタ内の他のプロセッサと同時に同一ジョブを
実行することもある。従って、一つのクラスタによって
同時に複数のジョブが実行される場合がある。
【００３５】あるジョブが実行されている場合、このジ
ョブを実行している各クラスタにはそれぞれ異なる論理
クラスタ番号が付与される。この論理クラスタ番号は、
ジョブ毎に個別に付与されるため、ある物理クラスタ番
号に複数の異なる論理クラスタ番号が付与される場合が
ある。
【００３６】図４を参照すると、ジョブ割付けの具体例
として、ジョブ１は３つの物理クラスタ第０番、第１番
および第３番に割り付けられている。以下、この物理ク
ラスタ番号を「＃０」などと表す。このジョブ１が割り
付けられているクラスタの各々には第０〜２番の論理ク
ラスタ番号が付されている。以下、この論理クラスタ番
号を「＄０」などと表す。同様に、ジョブ２は物理クラ
スタ＃１〜７に割り付けられ、論理クラスタ＄０〜６と
して取り扱われる。また、ジョブ３は一つの物理クラス
タ＃１のみに割り付けられている。
【００３７】図４よりわかるように、各ジョブに対応す
る論理クラスタ番号は、同一物理クラスタ上の他のジョ
ブとは別個に付されるものであるため、物理クラスタ＃
３のように同一物理クラスタに対して同一の論理クラス
タ番号が付される場合もあれば、物理クラスタ＃１のよ
うに同一物理クラスタに対して異なる論理クラスタ番号
が付される場合もある。
【００３８】また、各クラスタではそのクラスタ内で実
行中の各ジョブに対してローカルジョブ番号を付与して
管理する。以下、このローカルジョブ番号を「％０」な
どと表す。このローカルジョブ番号は各クラスタにおい
て個別に付与されるものであるため、同一ジョブであっ
ても他のクラスタでは異なるローカルジョブ番号が付さ
れる場合がある。たとえば、図４の例ではジョブ２のロ
ーカルジョブ番号は％０、％１、％２または％４が付さ
れている。
【００３９】図２および図５を参照すると、プロセッサ
１１０はメモリアクセスを行う際、アクセスするアドレ
スとして仮想アドレスを指定する。この仮想アドレスは
図５（ａ）のように自ローカルジョブ番号３１、転送先
論理クラスタ番号３２およびクラスタ内アドレス３３か
らなる。プロセッサ１１０は、そのプロセッサが実行中
であるジョブに対応するローカルジョブ番号を保持する
（図示しない）レジスタを含み、これに基づき、自ロー
カルジョブ番号３１を生成する。また、上述のように論
理クラスタ番号は同一ジョブ内では一意に付与されてい
るため、転送先論理クラスタ番号３２は同一ジョブ内で
は一意にクラスタを識別する。クラスタ内アドレス３３
は、自ローカルジョブ番号３１および転送先論理クラス
タ番号３２から識別されるクラスタ内のアドレスを指示
する。
【００４０】図３を参照すると、あるクラスタ１００か
ら対応するデータ転送制御装置２００にメモリアクセス
要求が出力されると、その要求はクラスタリクエスト受
信バッファ２５０を介してリクエストバッファ２１０に
格納される。リクエストバッファ２１０は、メモリアク
セス要求が入力された順にクラスタ変換回路２２０に出
力していく。このとき、バッファ制御回路２３０は、ネ
ットワーク３００からビジー信号を受け取るとリクエス
トバッファ２１０からのメモリアクセス要求の出力を抑
止する。
【００４１】図３および図６を参照すると、クラスタ変
換回路２２０は、クラスタ変換テーブル２２１を有し、
仮想アドレスを中間アドレスに変換する。クラスタ変換
テーブル２２１は、リクエストバッファ２１０から受け
取った仮想アドレスの内、自ローカルジョブ番号３１お
よび転送先論理クラスタ番号３２によって索引される。
図６に示されるように、クラスタ変換テーブル２２１
は、相手ローカルジョブ番号および転送先物理クラスタ
番号の対を含むエントリを複数エントリ格納している。
転送先物理クラスタ番号は、当該メモリアクセスに係る
メモリを有するクラスタの物理クラスタ番号を示す。ま
た、相手ローカルジョブ番号は、当該クラスタにおける
ローカルジョブ番号を表す。
【００４２】図５および図６を参照すると、自ローカル
ジョブ番号３１と転送先論理クラスタ番号３２とを結合
したアドレスにより索引された相手ローカルジョブ番号
および転送先物理クラスタ番号はそれぞれ相手ローカル
ジョブ番号４１および転送先物理クラスタ番号４２とし
て図５（ｂ）の中間アドレスを構成する。クラスタ内ア
ドレス４３は仮想アドレスのクラスタ内アドレス３３と
同一である。
【００４３】図３を参照すると、このようにして生成さ
れた中間アドレスに基づき、クラスタリクエスト送信回
路２６０はメモリアクセス要求を発行する。このとき、
転送先物理クラスタ番号４２が他クラスタを示していれ
ば、当該メモリアクセス要求はネットワーク３００に対
して送出される。また、転送先物理クラスタ番号４２が
自クラスタを示していれば、当該メモリアクセス要求は
クラスタ内のアドレス変換器２４０に送られる。プロセ
ッサ１１０があらかじめクラスタ１００内のメモリアク
セスであることを認識していれば、データ転送制御装置
２００を介さずに、クラスタ１００内のメモリ１２０に
直接メモリアクセスを行う。しかし、仮想アドレスから
事前にクラスタ内のアクセスであるか否かが判別できな
い場合には、上記のように、データ転送制御装置２００
において折り返しが行われる。
【００４４】他クラスタへのメモリアクセス要求を受け
取ったネットワーク３００は、中間アドレス中の転送先
物理クラスタ番号４２に従って、該当するクラスタに当
該要求を転送する。これにより、リモートリクエスト受
信回路２７０はメモリアクセス要求を受け取る。このメ
モリアクセス要求は、中間アドレスの内、相手ローカル
ジョブ番号４１およびクラスタ内アドレス４３を含んで
いる。
【００４５】図３および図７を参照すると、ネットワー
ク３００を介してまたはクラスタ内のクラスタ変換回路
２２０からメモリアクセス要求を受け取ったアドレス変
換回路２４０は、中間アドレスを物理アドレスに変換す
る。アドレス変換回路２４０は、アドレス変換テーブル
２４１を有している。このアドレス変換テーブル２４１
は、相手ローカルジョブ番号４１およびクラスタ内アド
レス４３によって索引される。アドレス変換テーブル２
４１は、当該クラスタにおけるローカルジョブ毎に対応
した複数のテーブルからなる。そして、クラスタ内の論
理アドレスによって位置づけられる各エントリは、その
論理アドレスに対応する物理アドレスを格納している。
【００４６】このようにして生成された物理アドレス
は、当該メモリアクセス要求とともに、リモートリクエ
スト送信回路２８０によってクラスタ１００内のメモリ
１２０に伝えられる。
【００４７】図８を参照すると、本発明のマルチプロセ
ッサシステムの一実施例の動作が示される。図３および
図８を参照すると、あるクラスタ１００における一つの
プロセッサ１１０において、メモリアクセス要求の対象
となるメモリが他クラスタにあることが判明しもしくは
不明である場合には、クラスタリクエスト受信バッファ
２５０にメモリアクセス要求が発行される（ステップ８
０１）。このメモリアクセス要求には、アクセスすべき
アドレスとして仮想アドレスが指定される。メモリアク
セス要求はリクエストバッファ２１０に格納される（ス
テップ８０２）。メモリアクセス要求中の仮想アドレス
は、クラスタ変換回路２２０により中間アドレスに変換
される（ステップ８０３）。クラスタ変換回路２２０
は、中間アドレスに含まれる物理クラスタ番号が他クラ
スタを示していれば、メモリアクセス要求をクラスタリ
クエスト送信回路２６０を介してネットワーク３００に
送出する（ステップ８０４）。
【００４８】アドレス変換回路２４０は、ネットワーク
３００を介してまたはクラスタ内のクラスタ変換回路２
２０からメモリアクセス要求を受け取ると、アドレス変
換テーブル２４１を索引することにより、その中間アド
レスが含む論理アドレスを物理アドレスに変換する（ス
テップ８０５）。この物理アドレスはメモリ１２０への
アクセスに使用される（ステップ８０６）。
【００４９】なお、上記説明では、ステップ８０４にお
いて、クラスタ変換回路２２０が、中間アドレスに含ま
れる物理クラスタ番号を監視してネットワーク３００に
送出するか否かを判断しているが、この判断をせずにそ
のままネットワーク３００に送出するようにしてもよ
い。このメモリアクセス要求が自クラスタに対するもの
であれば、ネットワーク３００を介して再び自クラスタ
に戻ってくるので、機能上の問題は生じない。但し、ネ
ットワークを無駄に介することから性能に影響するおそ
れはあるが、クラスタ変換回路２２０自体の構成を簡単
にすることができるという点で有効である。
【００５０】このように、本発明の一実施例であるマル
チプロセッサシステムでは、アクセスすべきメモリ１２
０が存在するクラスタ１００に対応するデータ転送制御
装置２００内にのみそのアドレス変換テーブル２４１を
設けたことにより、マルチプロセッサシステム全体に必
要とされるアドレス変換テーブル２４１の総容量を削減
することができる。また、アドレス変換テーブル２４１
は、自ローカルジョブ番号３１および転送先論理クラス
タ番号３２または相手ローカルジョブ番号４１および転
送先物理クラスタ番号４２により一意に特定されるた
め、従来のように複数のアドレス変換テーブルを更新す
るような複雑な操作が不要となる。さらに、クラスタ内
の各プロセッサからのメモリアクセス要求をリクエスト
バッファ２１０に格納するようにしたことにより、各プ
ロセッサからの要求を容易に調停することができる。
【００５１】
【発明の効果】以上の説明で明らかなように、本発明に
よると、アクセスすべきメモリが存在するクラスタ内に
のみそのアドレス変換テーブルを設けたことにより、ア
ドレス変換テーブルの総容量を削減するという効果を有
する。
【００５２】また、アドレス変換テーブルがローカルジ
ョブ番号とクラスタ番号とにより一意に特定されるた
め、アドレス変換テーブルの更新に伴う操作が簡単化さ
れるという効果を有する。
【００５３】また、マルチプロセッサ内のクラスタ数が
増加してもアドレス変換テーブルの総容量を一定に保つ
ことが可能となる。
【００５４】さらに、クラスタ内の各プロセッサからの
要求を容易に調停することが可能となる。
【図面の簡単な説明】
【図１】本発明のマルチプロセッサシステムの一実施例
の構成を示すブロック図である。
【図２】本発明の一実施例におけるクラスタの構成を示
すブロック図である。
【図３】本発明の一実施例におけるデータ転送制御装置
の構成を示すブロック図である。
【図４】本発明の一実施例におけるジョブ割り付けの一
例を示す図である。
【図５】本発明の一実施例におけるアドレスの構成を示
す図である。
【図６】本発明の一実施例におけるクラスタ変換テーブ
ルの構成を示す図である。
【図７】本発明の一実施例におけるアドレス変換テーブ
ルの構成を示す図である。
【図８】本発明の一実施例のマルチプロセッサシステム
の動作を表す流れ図である。
【符号の説明】
１００ クラスタ １１０ プロセッサ １２０ メモリ ２００ データ転送制御装置 ２１０ リクエストバッファ ２２０ クラスタ変換回路 ２２１ クラスタ変換テーブル ２３０ バッファ制御回路 ２４０ アドレス変換回路 ２４１ アドレス変換テーブル ２５０ クラスタリクエスト受信バッファ ２６０ クラスタリクエスト送信回路 ２７０ リモートリクエスト受信回路 ２８０ リモートリクエスト送信回路 ３００ ネットワーク
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/163 G06F 12/10 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々がメモリと少なくとも一つのプロセ
    ッサとを含む複数のクラスタと、これらクラスタの各々
    に接続されるデータ転送制御装置と、これらデータ転送
    制御装置間を接続するネットワークとを含むマルチプロ
    セッサシステムにおいて、 第１のクラスタに接続する第１のデータ転送制御装置
    は、前記プロセッサからのメモリアクセス要求を格納す
    るバッファと、このバッファに格納されるメモリアクセ
    ス要求に関するアドレスとして論理クラスタ番号を含む
    仮想アドレスから物理クラスタ番号を含む中間アドレス
    へと変換して、そのメモリアクセス要求が第２のクラス
    タに対するものであれば前記ネットワークを介して当該
    第２のクラスタに接続する第２のデータ転送制御装置に
    メモリアクセス要求を送出するクラスタ変換手段とを含
    み、 前記第２のデータ転送制御装置は、前記第１のデータ転
    送制御装置からの前記中間アドレスからメモリアクセス
    要求に係る物理アドレスを生成して、この物理アドレス
    が指示する前記メモリにアクセスするアドレス変換手段
    を含むことを特徴とするマルチプロセッサシステム。
  2. 【請求項２】 前記クラスタ変換手段は、前記中間アド
    レスの変換によりメモリアクセス要求が第１のクラスタ
    以外に対するものである場合のみ当該メモリアクセス要
    求を前記ネットワークに送出することを特徴とする請求
    項１記載のマルチプロセッサシステム。
  3. 【請求項３】 前記仮想アドレスは、前記第１のクラス
    タにおける前記プロセッサが実行しているジョブのロー
    カルジョブ番号と、前記第２のクラスタの論理クラスタ
    番号と、前記第２のクラスタ内の論理アドレスとを含
    み、 前記中間アドレスは、前記第２のクラスタにおけるロー
    カルジョブ番号と、前記第２のクラスタの物理クラスタ
    番号と、前記第２のクラスタ内の論理アドレスとを含
    み、 前記クラスタ変換手段は、前記第１のクラスタにおける
    ローカルジョブ番号と前記第２のクラスタの論理クラス
    タ番号とから、前記第２のクラスタにおけるローカルジ
    ョブ番号と前記第２のクラスタの物理クラスタ番号とを
    生成して、前記第２のクラスタの物理クラスタ番号の指
    示するクラスタが第１のクラスタと一致しなければ当該
    第２のクラスタにメモリアクセス要求を送出し、 前記ネットワークは前記第２のクラスタの物理クラスタ
    番号に従って前記クラスタ変換手段からのメモリアクセ
    ス要求を前記第２のクラスタに転送し、 前記アドレス変換手段は、前記第２のクラスタにおける
    ローカルジョブ番号と、前記第２のクラスタ内の論理ア
    ドレスとから物理アドレスを生成して、この物理アドレ
    スが指示する前記メモリにアクセスすることを特徴とす
    る請求項１記載のマルチプロセッサシステム。
  4. 【請求項４】 前記クラスタ変換手段は、前記第１のク
    ラスタと前記第２のクラスタとが一致する場合には、前
    記ネットワークを介さずに前記アドレス変換手段にメモ
    リアクセス要求を伝えることを特徴とする請求項３記載
    のマルチプロセッサシステム。
  5. 【請求項５】 前記アドレス変換手段は、各々のエント
    リに物理アドレスを格納する複数のクラスタ変換テーブ
    ルであって、その一つが前記第２のクラスタにおけるロ
    ーカルジョブ番号によって識別され、その識別されたク
    ラスタ変換テーブルが前記第２のクラスタ内の論理アド
    レスによって索引されるクラスタ変換テーブルを含むこ
    とを特徴とする請求項３記載のマルチプロセッサシステ
    ム。
  6. 【請求項６】 前記バッファは、前記プロセッサの各々
    に対応して設けられた第１のバッファと、この第１のバ
    ッファから入力される先入れ先出し型の第２のバッファ
    とを含むことを特徴とする請求項１記載のマルチプロセ
    ッサシステム。
JP7174570A 1995-07-11 1995-07-11 マルチプロセッサシステム Expired - Lifetime JP2830780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7174570A JP2830780B2 (ja) 1995-07-11 1995-07-11 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7174570A JP2830780B2 (ja) 1995-07-11 1995-07-11 マルチプロセッサシステム

Publications (2)

Publication Number Publication Date
JPH0926946A JPH0926946A (ja) 1997-01-28
JP2830780B2 true JP2830780B2 (ja) 1998-12-02

Family

ID=15980876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7174570A Expired - Lifetime JP2830780B2 (ja) 1995-07-11 1995-07-11 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JP2830780B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110591U (ja) * 1982-01-22 1983-07-28 田口　幸吉 流体圧駆動自転車
US6823402B2 (en) * 2001-11-14 2004-11-23 Texas Instruments Incorporated Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
並列処理シンポジウムＪＳＰＰ’９３ 平成５年５月 Ｐ２４５−２５２ 松本尚 平木敬 「Ｍｅｍｏｒｙ−Ｂａｓｅｄ Ｐｒｏｃｅｓｓｏｒによる分散メモリ」

Also Published As

Publication number Publication date
JPH0926946A (ja) 1997-01-28

Similar Documents

Publication Publication Date Title
JP2625385B2 (ja) マルチプロセッサシステム
JP3344345B2 (ja) 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体
EP0817073B1 (en) A multiprocessing system configured to perform efficient write operations
US6353877B1 (en) Performance optimization and system bus duty cycle reduction by I/O bridge partial cache line write
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
JP4447892B2 (ja) マルチコア通信モジュールを組み入れたデータ通信システム及び方法
US6189062B1 (en) Apparatus and method for address translation in bus bridge devices
EP0497600B1 (en) Memory access method and apparatus
JPH1097513A (ja) マルチプロセッサ・コンピュータ・システム中のノード、及びマルチプロセッサ・コンピュータ・システム
KR970029121A (ko) 병렬처리 컴퓨터 시스템에서의 메모리 데이타경로 제어장치
JPS60160463A (ja) プロセツサシステム
JP2001184321A (ja) 主記憶共有型並列計算機及びそれに用いるノード制御装置
JP2002149592A (ja) ネットワーク上でのｐｃｉブリッジ
KR20180071967A (ko) 데이터 처리
US5958031A (en) Data transmitting/receiving device of a multiprocessor system and method therefor
CN115357416B (zh) 一种跨系统进行数据处理的方法及装置
US5204954A (en) Remote storage management mechanism and method
JPH05274252A (ja) コンピュータシステムにおけるトランザクション実行方法
JP2830780B2 (ja) マルチプロセッサシステム
JPH10187646A (ja) スプリット ｓｍｐ コンピュータ・システム
JPH08272754A (ja) マルチプロセッサシステム
JPH0589056A (ja) マルチプロセツサ通信方式およびマルチプロセツサ通信装置
JPH05290000A (ja) 並列計算機及びデータ交換制御装置
JP3307331B2 (ja) ネットワークファイルシステムのデータ転送方法
JP2576934B2 (ja) メモリ−マップド割込み方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825