JPH08272754A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH08272754A JPH08272754A JP7072592A JP7259295A JPH08272754A JP H08272754 A JPH08272754 A JP H08272754A JP 7072592 A JP7072592 A JP 7072592A JP 7259295 A JP7259295 A JP 7259295A JP H08272754 A JPH08272754 A JP H08272754A
- Authority
- JP
- Japan
- Prior art keywords
- cluster
- address
- request
- job
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 アドレス空間の仮想化を容易にし、プログラ
ミングの容易化、データアクセスの高速化を図る。 【構成】 ｎ個のクラスタ１００−１〜ｎを相互結合ネ
ットワークで結合して構成されるマルチプロセッサシス
テムにおいて、クラスタ１００−１〜ｎの各々は、ｍ個
のプロセッサ１１０−１〜ｍと、アドレス変換装置２０
０と、主記憶装置３００を含んで構成される。アドレス
変換装置２００は、プロセッサ１１０から与えられたメ
モリアクセスリクエストについて仮想アドレスをアドレ
ス変換し、他クラスタに対するメモリアクセスであれば
相互結合ネットワーク４００を介してそのクラスタに転
送する。仮想アドレスはジョブ番号を含み、マルチプロ
セッサシステム全体として一意に識別される。
ミングの容易化、データアクセスの高速化を図る。 【構成】 ｎ個のクラスタ１００−１〜ｎを相互結合ネ
ットワークで結合して構成されるマルチプロセッサシス
テムにおいて、クラスタ１００−１〜ｎの各々は、ｍ個
のプロセッサ１１０−１〜ｍと、アドレス変換装置２０
０と、主記憶装置３００を含んで構成される。アドレス
変換装置２００は、プロセッサ１１０から与えられたメ
モリアクセスリクエストについて仮想アドレスをアドレ
ス変換し、他クラスタに対するメモリアクセスであれば
相互結合ネットワーク４００を介してそのクラスタに転
送する。仮想アドレスはジョブ番号を含み、マルチプロ
セッサシステム全体として一意に識別される。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特に複数のプロセッサを含むクラスタを複
数有するマルチプロセッサシステムに関する。
テムに関し、特に複数のプロセッサを含むクラスタを複
数有するマルチプロセッサシステムに関する。
【０００２】
【従来の技術】従来この種の技術では、大きく分ける
と、共有メモリ型マルチプロセッサシステムと分散メモ
リ型マルチプロセッサシステムの２種類がある。共有メ
モリ型マルチプロセッサシステムでは、１つの主記憶装
置を複数のプロセッサが共有する構成を有する。また、
分散メモリ型マルチプロセッサシステムでは、各プロセ
ッサがローカルメモリを有し、このプロセッサとメモリ
のセットを複数接続して構成する。
と、共有メモリ型マルチプロセッサシステムと分散メモ
リ型マルチプロセッサシステムの２種類がある。共有メ
モリ型マルチプロセッサシステムでは、１つの主記憶装
置を複数のプロセッサが共有する構成を有する。また、
分散メモリ型マルチプロセッサシステムでは、各プロセ
ッサがローカルメモリを有し、このプロセッサとメモリ
のセットを複数接続して構成する。
【０００３】共有メモリシステムでは、どのプロセッサ
も同一主記憶装置にアクセスするため、各プロセッサは
同一のアドレス空間で管理され、各プロセッサ間での同
期を容易にとることができるという利点があるが、１つ
の資源に対して多数のプロセッサを接続することになる
ため、物理的な限界やスループットの限界等から、接続
できるプロセッサの数に限界がある。一方、分散メモリ
型マルチプロセッサシステムでは、プロセッサ間の接続
部分を工夫することにより、上述のような接続台数の制
限を緩和することが可能である。しかしこの場合、各プ
ロセッサ内に閉じたメモリアクセスは高速にアクセスで
きるが、プロセッサ間のスループットを高くすることが
困難なため、プロセッサ間におけるデータのやりとりが
発生するアプリケーションでの性能低下が大きい。
も同一主記憶装置にアクセスするため、各プロセッサは
同一のアドレス空間で管理され、各プロセッサ間での同
期を容易にとることができるという利点があるが、１つ
の資源に対して多数のプロセッサを接続することになる
ため、物理的な限界やスループットの限界等から、接続
できるプロセッサの数に限界がある。一方、分散メモリ
型マルチプロセッサシステムでは、プロセッサ間の接続
部分を工夫することにより、上述のような接続台数の制
限を緩和することが可能である。しかしこの場合、各プ
ロセッサ内に閉じたメモリアクセスは高速にアクセスで
きるが、プロセッサ間のスループットを高くすることが
困難なため、プロセッサ間におけるデータのやりとりが
発生するアプリケーションでの性能低下が大きい。
【０００４】そこで、上記２つのシステムの中間的なも
のとして、複数の共有メモリシステムを、相互結合ネッ
トワークで接続するクラスタ接続型マルチプロセッサシ
ステムが提案されている。
のとして、複数の共有メモリシステムを、相互結合ネッ
トワークで接続するクラスタ接続型マルチプロセッサシ
ステムが提案されている。
【０００５】
【発明が解決しようとする課題】上述の従来技術では、
マルチプロセッサシステムの共有メモリアクセスのため
のアドレス変換テーブルは、プロセッサ毎にジョブ毎に
行う必要があったため、ハードウェア資源を多く必要と
するという問題があった。また、アドレス変換テーブル
が各プロセッサ独立に管理を行う必要があるため、例え
ば複数のプロセッサで同一ジョブに属する異なる処理を
並列に行うような場合において、各プロセッサのアドレ
ス空間を一致させるための、ページテーブル等の、管理
が複雑になるといった問題があった。
マルチプロセッサシステムの共有メモリアクセスのため
のアドレス変換テーブルは、プロセッサ毎にジョブ毎に
行う必要があったため、ハードウェア資源を多く必要と
するという問題があった。また、アドレス変換テーブル
が各プロセッサ独立に管理を行う必要があるため、例え
ば複数のプロセッサで同一ジョブに属する異なる処理を
並列に行うような場合において、各プロセッサのアドレ
ス空間を一致させるための、ページテーブル等の、管理
が複雑になるといった問題があった。
【０００６】一方、クラスタ型マルチプロセッサシステ
ムでは、クラスタ間のメモリアクセス又は入出力アクセ
スが、例えばメッセージパッシングのような方式により
実現されることも多く、この通信にかかるオーバヘッド
が大きくなり、クラスタをまたがるデータのアクセスが
非常に低速かつ煩雑になるといった問題があった。
ムでは、クラスタ間のメモリアクセス又は入出力アクセ
スが、例えばメッセージパッシングのような方式により
実現されることも多く、この通信にかかるオーバヘッド
が大きくなり、クラスタをまたがるデータのアクセスが
非常に低速かつ煩雑になるといった問題があった。
【０００７】また、分散メモリ型等では、他プロセッサ
のメモリをアクセスする手段として、ソフトウェアを介
して通信によってデータのやりとりを行うか、アクセス
アドレスの一部をプロセッサ番号に置き換えてアクセス
するようなハードウェアを有するものもあるが、ジョブ
毎にアドレス空間を仮想化して、同一ジョブを実行する
各プロセッサからのアドレス空間の見え方を同一にする
ことが困難であった。
のメモリをアクセスする手段として、ソフトウェアを介
して通信によってデータのやりとりを行うか、アクセス
アドレスの一部をプロセッサ番号に置き換えてアクセス
するようなハードウェアを有するものもあるが、ジョブ
毎にアドレス空間を仮想化して、同一ジョブを実行する
各プロセッサからのアドレス空間の見え方を同一にする
ことが困難であった。
【０００８】本発明の目的は、複数のプロセッサまたは
複数のクラスタにまたがってジョブが実行される場合に
アドレス空間の仮想化を容易にすることにある。
複数のクラスタにまたがってジョブが実行される場合に
アドレス空間の仮想化を容易にすることにある。
【０００９】また、本発明の目的は、プログラミングを
容易にし、データのアクセスを高速にすることにある。
容易にし、データのアクセスを高速にすることにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、少なくとも一
つのプロセッサと主記憶装置とを各々含む複数のクラス
タを有するマルチプロセッサシステムにおいて、前記各
主記憶装置に対するアドレスとしてジョブ毎に異なる仮
想アドレスを付与する。
に本発明のマルチプロセッサシステムは、少なくとも一
つのプロセッサと主記憶装置とを各々含む複数のクラス
タを有するマルチプロセッサシステムにおいて、前記各
主記憶装置に対するアドレスとしてジョブ毎に異なる仮
想アドレスを付与する。
【００１１】また、本発明の他のマルチプロセッサシス
テムは、少なくとも一つのプロセッサとアドレス変換装
置と主記憶装置とを各々含む複数のクラスタを相互結合
ネットワークを介して結合するマルチプロセッサシステ
ムにおいて、前記プロセッサの各々は、実行中のジョブ
の識別番号を保持するジョブ識別番号レジスタを有して
仮想アドレスの一部として前記識別番号を出力し、前記
アドレス変換装置は、当該クラスタ内のプロセッサから
のメモリリクエストおよび当該クラスタ以外のクラスタ
からのメモリアクセスリクエストのいずれか一つについ
て、当該クラスタ内の主記憶装置に対するリクエストで
あるかまたは当該クラスタ以外のクラスタの主記憶装置
に対するリクエストであるかを判断して、当該クラスタ
内の主記憶装置に対するリクエストであれば前記仮想ア
ドレスを当該クラスタ内の主記憶装置の物理アドレスに
変換し、当該クラスタ以外のクラスタの主記憶装置に対
するリクエストであればそのアクセス先クラスタの番号
を生成して前記相互結合ネットワークに転送する。
テムは、少なくとも一つのプロセッサとアドレス変換装
置と主記憶装置とを各々含む複数のクラスタを相互結合
ネットワークを介して結合するマルチプロセッサシステ
ムにおいて、前記プロセッサの各々は、実行中のジョブ
の識別番号を保持するジョブ識別番号レジスタを有して
仮想アドレスの一部として前記識別番号を出力し、前記
アドレス変換装置は、当該クラスタ内のプロセッサから
のメモリリクエストおよび当該クラスタ以外のクラスタ
からのメモリアクセスリクエストのいずれか一つについ
て、当該クラスタ内の主記憶装置に対するリクエストで
あるかまたは当該クラスタ以外のクラスタの主記憶装置
に対するリクエストであるかを判断して、当該クラスタ
内の主記憶装置に対するリクエストであれば前記仮想ア
ドレスを当該クラスタ内の主記憶装置の物理アドレスに
変換し、当該クラスタ以外のクラスタの主記憶装置に対
するリクエストであればそのアクセス先クラスタの番号
を生成して前記相互結合ネットワークに転送する。
【００１２】本発明の他のマルチプロセッサシステム
は、少なくとも一つのプロセッサとアドレス変換装置と
主記憶装置とを各々含む複数のクラスタを相互結合ネッ
トワークを介して結合するマルチプロセッサシステムに
おいて、前記プロセッサの各々は、実行中のジョブの識
別番号を保持するジョブ識別番号レジスタを有して仮想
アドレスの一部として前記識別番号を出力し、前記アド
レス変換装置は、当該クラスタ内のプロセッサからのメ
モリリクエストおよび当該クラスタ以外のクラスタから
のメモリアクセスリクエストのいずれか一つを選択し、
当該クラスタ内の主記憶装置に対するリクエストである
かまたは当該クラスタ以外のクラスタの主記憶装置に対
するリクエストであるかを判断する競合調停回路と、当
該クラスタ内の主記憶装置に対するリクエストについて
前記仮想アドレスを当該クラスタ内の主記憶装置の物理
アドレスに変換して当該クラスタ内の主記憶装置にアク
セスするクラスタ内アドレス変換回路と、当該クラスタ
以外のクラスタの主記憶装置に対するリクエストであれ
ばそのアクセス先クラスタに一意に付与された物理クラ
スタ番号を生成してそのクラスタにリクエストを転送す
るクラスタ外アドレス変換回路とを含む。
は、少なくとも一つのプロセッサとアドレス変換装置と
主記憶装置とを各々含む複数のクラスタを相互結合ネッ
トワークを介して結合するマルチプロセッサシステムに
おいて、前記プロセッサの各々は、実行中のジョブの識
別番号を保持するジョブ識別番号レジスタを有して仮想
アドレスの一部として前記識別番号を出力し、前記アド
レス変換装置は、当該クラスタ内のプロセッサからのメ
モリリクエストおよび当該クラスタ以外のクラスタから
のメモリアクセスリクエストのいずれか一つを選択し、
当該クラスタ内の主記憶装置に対するリクエストである
かまたは当該クラスタ以外のクラスタの主記憶装置に対
するリクエストであるかを判断する競合調停回路と、当
該クラスタ内の主記憶装置に対するリクエストについて
前記仮想アドレスを当該クラスタ内の主記憶装置の物理
アドレスに変換して当該クラスタ内の主記憶装置にアク
セスするクラスタ内アドレス変換回路と、当該クラスタ
以外のクラスタの主記憶装置に対するリクエストであれ
ばそのアクセス先クラスタに一意に付与された物理クラ
スタ番号を生成してそのクラスタにリクエストを転送す
るクラスタ外アドレス変換回路とを含む。
【００１３】また、本発明の他のマルチプロセッサシス
テムにおいて、前記仮想空間は、前記ジョブ識別番号
と、ジョブ毎に前記クラスタに対して付与される論理ク
ラスタ番号と、論理アドレスの管理単位である部分空間
に付与される部分空間番号と、前記部分空間内のオフセ
ットアドレスとから成る仮想アドレスにより識別され、
前記クラスタ内アドレス変換回路は、前記物理アドレス
の一部を複数個格納し前記ジョブ識別番号と前記部分空
間番号との対により索引されるクラスタ内アドレス変換
テーブルを有し、前記クラスタ外アドレス変換回路は、
前記ジョブ識別番号と前記物理クラスタ番号との対を複
数個格納し前記ジョブ識別番号と前記論理クラスタ番号
との対により索引されるクラスタ外アドレス変換テーブ
ルを有する。
テムにおいて、前記仮想空間は、前記ジョブ識別番号
と、ジョブ毎に前記クラスタに対して付与される論理ク
ラスタ番号と、論理アドレスの管理単位である部分空間
に付与される部分空間番号と、前記部分空間内のオフセ
ットアドレスとから成る仮想アドレスにより識別され、
前記クラスタ内アドレス変換回路は、前記物理アドレス
の一部を複数個格納し前記ジョブ識別番号と前記部分空
間番号との対により索引されるクラスタ内アドレス変換
テーブルを有し、前記クラスタ外アドレス変換回路は、
前記ジョブ識別番号と前記物理クラスタ番号との対を複
数個格納し前記ジョブ識別番号と前記論理クラスタ番号
との対により索引されるクラスタ外アドレス変換テーブ
ルを有する。
【００１４】また、本発明の他のマルチプロセッサシス
テムにおいて、前記プロセッサは、当該クラスタ内の主
記憶装置に対するメモリアクセスリクエストを発行する
際にはクラスタ内アクセスである旨を示すように前記論
理クラスタ番号を置換し、前記競合調停回路は、他クラ
スタからのメモリアクセスリクエストについてクラスタ
内アクセスである旨を示すように前記論理クラスタ番号
を置換する。
テムにおいて、前記プロセッサは、当該クラスタ内の主
記憶装置に対するメモリアクセスリクエストを発行する
際にはクラスタ内アクセスである旨を示すように前記論
理クラスタ番号を置換し、前記競合調停回路は、他クラ
スタからのメモリアクセスリクエストについてクラスタ
内アクセスである旨を示すように前記論理クラスタ番号
を置換する。
【００１５】また、本発明の他のマルチプロセッサシス
テムにおいて、前記クラスタ外アドレス変換回路は、前
記部分空間番号を物理アドレスの一部に変換する。
テムにおいて、前記クラスタ外アドレス変換回路は、前
記部分空間番号を物理アドレスの一部に変換する。
【００１６】また、本発明の他のマルチプロセッサシス
テムにおいて、前記プロセッサは、クラスタ内アドレス
変換テーブルを有し、クラスタ内の主記憶装置にアクセ
スする際には物理アドレスを出力する。
テムにおいて、前記プロセッサは、クラスタ内アドレス
変換テーブルを有し、クラスタ内の主記憶装置にアクセ
スする際には物理アドレスを出力する。
【００１７】
【実施例】次に本発明のマルチプロセッサシステムの一
実施例について図面を参照して詳細に説明する。
実施例について図面を参照して詳細に説明する。
【００１８】図１を参照すると、本発明の一実施例であ
るマルチプロセッサシステムは、ｎ個のクラスタ１００
−１〜ｎを相互結合ネットワークで結合して構成されて
いる。このクラスタ１００−１〜ｎの各々は、ｍ個のプ
ロセッサ１１０−１〜ｍと、アドレス変換装置２００
と、主記憶装置３００を含んで構成され、それぞれアド
レス変換装置を介して相互結合ネットワーク４００と結
合される。
るマルチプロセッサシステムは、ｎ個のクラスタ１００
−１〜ｎを相互結合ネットワークで結合して構成されて
いる。このクラスタ１００−１〜ｎの各々は、ｍ個のプ
ロセッサ１１０−１〜ｍと、アドレス変換装置２００
と、主記憶装置３００を含んで構成され、それぞれアド
レス変換装置を介して相互結合ネットワーク４００と結
合される。
【００１９】プロセッサ１１０−１〜ｍの各々は、各プ
ロセッサで実行中のジョブ識別番号を保持するジョブ番
号レジスタ１１１と、メモリアクセスの際のジョブ内仮
想アドレスを保持するジョブ内仮想アドレスレジスタ１
１２とを含んでいる。メモリアクセスの際には、これら
ジョブ番号レジスタ１１１とジョブ内仮想アドレスレジ
スタ１１２とを結合して生成される仮想アドレスを信号
線１１９によりアドレス変換装置２００に与える。
ロセッサで実行中のジョブ識別番号を保持するジョブ番
号レジスタ１１１と、メモリアクセスの際のジョブ内仮
想アドレスを保持するジョブ内仮想アドレスレジスタ１
１２とを含んでいる。メモリアクセスの際には、これら
ジョブ番号レジスタ１１１とジョブ内仮想アドレスレジ
スタ１１２とを結合して生成される仮想アドレスを信号
線１１９によりアドレス変換装置２００に与える。
【００２０】図２を参照すると、アドレス変換装置２０
０は、当該クラスタ内のプロセッサ１１０−１〜ｍから
の仮想アドレス１１９−１〜ｍと相互結合ネットワーク
４００を介して他クラスタから与えられる仮想アドレス
２０９とを調停する競合調停回路２１０と、調停された
アドレスがクラスタ内のものであった場合にそのアドレ
スをクラスタ内の主記憶装置３００に対する物理アドレ
スに変換するクラスタ内アドレス変換回路２２０と、調
停されたアドレスがクラスタ外のものであった場合にそ
のアドレスをリモートアドレスに変換するクラスタ外ア
ドレス変換回路２３０とを含んでいる。
０は、当該クラスタ内のプロセッサ１１０−１〜ｍから
の仮想アドレス１１９−１〜ｍと相互結合ネットワーク
４００を介して他クラスタから与えられる仮想アドレス
２０９とを調停する競合調停回路２１０と、調停された
アドレスがクラスタ内のものであった場合にそのアドレ
スをクラスタ内の主記憶装置３００に対する物理アドレ
スに変換するクラスタ内アドレス変換回路２２０と、調
停されたアドレスがクラスタ外のものであった場合にそ
のアドレスをリモートアドレスに変換するクラスタ外ア
ドレス変換回路２３０とを含んでいる。
【００２１】競合調停回路２１０は、当該クラスタ内の
プロセッサ１１０−１〜ｍからの仮想アドレス１１９−
１〜ｍと相互結合ネットワーク４００を介して他クラス
タから与えられるリモートアドレス２０９との、計（ｍ
＋１）個のアドレスから一つのアドレスを選択する。こ
のアドレスの選択にあたっては、各アドレスに固定的に
優先順序を予め定めておく方法や、毎回優先順序を巡回
していく方法（一般に「ラウンドロビン」とよばれる）
等を使用することができる。このようにして選択された
アドレスは、当該クラスタ内の主記憶装置３００に対す
るものであればクラスタ内アドレス変換回路２２０に与
えられ、他クラスタの主記憶装置３００に対するもので
あればクラスタ外アドレス変換回路２３０に与えられ
る。クラスタ内であるかクラスタ外であるかは、以下に
説明するように論理クラスタ番号により判断できる。
プロセッサ１１０−１〜ｍからの仮想アドレス１１９−
１〜ｍと相互結合ネットワーク４００を介して他クラス
タから与えられるリモートアドレス２０９との、計（ｍ
＋１）個のアドレスから一つのアドレスを選択する。こ
のアドレスの選択にあたっては、各アドレスに固定的に
優先順序を予め定めておく方法や、毎回優先順序を巡回
していく方法（一般に「ラウンドロビン」とよばれる）
等を使用することができる。このようにして選択された
アドレスは、当該クラスタ内の主記憶装置３００に対す
るものであればクラスタ内アドレス変換回路２２０に与
えられ、他クラスタの主記憶装置３００に対するもので
あればクラスタ外アドレス変換回路２３０に与えられ
る。クラスタ内であるかクラスタ外であるかは、以下に
説明するように論理クラスタ番号により判断できる。
【００２２】図３を参照すると、各プロセッサから出力
される論理アドレスは、プロセッサにおいて実行中のジ
ョブを一意に識別するためのジョブ識別番号（ＪＩＤ：
JobIDentification number）と、アクセスすべき主記憶
装置の存在するクラスタの論理クラスタ番号（ＬＣＬ：
Local CLuster number）と、論理クラスタにおける部分
空間を識別する部分空間番号（ＰＳ：Partial Space nu
mber）と、部分空間内オフセットアドレス（ＯＡ：Offs
et Address）とから構成される。ジョブ識別番号は、プ
ロセッサ１１０内のジョブ番号レジスタ１１１に保持さ
れていたものであり、論理クラスタ番号、部分空間番号
および部分空間内オフセットアドレスから成るジョブ内
仮想アドレスは、ジョブ内仮想アドレスレジスタ１１２
に保持されていたものである。
される論理アドレスは、プロセッサにおいて実行中のジ
ョブを一意に識別するためのジョブ識別番号（ＪＩＤ：
JobIDentification number）と、アクセスすべき主記憶
装置の存在するクラスタの論理クラスタ番号（ＬＣＬ：
Local CLuster number）と、論理クラスタにおける部分
空間を識別する部分空間番号（ＰＳ：Partial Space nu
mber）と、部分空間内オフセットアドレス（ＯＡ：Offs
et Address）とから構成される。ジョブ識別番号は、プ
ロセッサ１１０内のジョブ番号レジスタ１１１に保持さ
れていたものであり、論理クラスタ番号、部分空間番号
および部分空間内オフセットアドレスから成るジョブ内
仮想アドレスは、ジョブ内仮想アドレスレジスタ１１２
に保持されていたものである。
【００２３】ジョブ識別番号は、マルチプロセッサシス
テム内で一意に付与される、各ジョブを識別するための
番号である。このジョブ識別番号を論理アドレスに組み
込むことによって、ジョブ毎に固有のアドレス空間を管
理することが可能となる。
テム内で一意に付与される、各ジョブを識別するための
番号である。このジョブ識別番号を論理アドレスに組み
込むことによって、ジョブ毎に固有のアドレス空間を管
理することが可能となる。
【００２４】論理クラスタ番号は、ジョブ毎に一意に付
与される、各クラスタを識別するための番号である。こ
れに対して、マルチプロセッサシステム内で一意に付与
される、各クラスタに物理的に与えられる番号を物理ク
ラスタ番号という。論理クラスタ番号により識別される
クラスタをいずれの物理クラスタに割り当てるかは、例
えばオペレーティングシステム等により行われる。
与される、各クラスタを識別するための番号である。こ
れに対して、マルチプロセッサシステム内で一意に付与
される、各クラスタに物理的に与えられる番号を物理ク
ラスタ番号という。論理クラスタ番号により識別される
クラスタをいずれの物理クラスタに割り当てるかは、例
えばオペレーティングシステム等により行われる。
【００２５】ここで、上記のようにして割り当てられた
論理クラスタについて、例外規則を設ける。すなわち、
通常は論理クラスタ番号として１以上の番号を割り当て
ておいて、プロセッサが自クラスタ内の主記憶装置に対
してアクセスする場合には実際の論理クラスタ番号の代
わりに論理クラスタ番号として”０”を付与することと
する。これにより、この論理クラスタ番号を参照するこ
とによってクラスタ内のアクセスであるか、クラスタ外
へのアクセスであるかをアドレス変換を経ることなく即
座に判断することができる。このような仮想アドレス付
与を行うことによって、仮想アドレス空間がクラスタ間
で一部重複するおそれがあるが、論理クラスタ番号が”
０”のものはクラスタ外に出さないように制御されるた
め、実際にアドレスの競合が発生するわけではない。ま
た、逆にクラスタ内のアクセスであるにも拘わらず論理
クラスタ番号”０”の置換を行わなかった場合には、ク
ラスタ外アドレス変換回路２３０から相互結合ネットワ
ーク４００を経て再びそのクラスタに戻ってきた際に、
論理クラスタ番号”０”の置換が行われるので、アクセ
スは確実に行われる。
論理クラスタについて、例外規則を設ける。すなわち、
通常は論理クラスタ番号として１以上の番号を割り当て
ておいて、プロセッサが自クラスタ内の主記憶装置に対
してアクセスする場合には実際の論理クラスタ番号の代
わりに論理クラスタ番号として”０”を付与することと
する。これにより、この論理クラスタ番号を参照するこ
とによってクラスタ内のアクセスであるか、クラスタ外
へのアクセスであるかをアドレス変換を経ることなく即
座に判断することができる。このような仮想アドレス付
与を行うことによって、仮想アドレス空間がクラスタ間
で一部重複するおそれがあるが、論理クラスタ番号が”
０”のものはクラスタ外に出さないように制御されるた
め、実際にアドレスの競合が発生するわけではない。ま
た、逆にクラスタ内のアクセスであるにも拘わらず論理
クラスタ番号”０”の置換を行わなかった場合には、ク
ラスタ外アドレス変換回路２３０から相互結合ネットワ
ーク４００を経て再びそのクラスタに戻ってきた際に、
論理クラスタ番号”０”の置換が行われるので、アクセ
スは確実に行われる。
【００２６】部分空間は、仮想空間を管理する単位とし
て設けられたものであり、オフセットアドレスの部分に
ついてはアドレス変換を経ないで物理アドレスの一部と
して使用することができる。
て設けられたものであり、オフセットアドレスの部分に
ついてはアドレス変換を経ないで物理アドレスの一部と
して使用することができる。
【００２７】図４を参照すると、クラスタ内アドレス変
換回路２２０は、競合調停回路２１０からのアドレス２
１２を保持するクラスタ内アクセスレジスタ２２３と、
クラスタ内アドレス変換テーブル２２２と、アドレス変
換後の物理アドレスを保持する物理アドレスレジスタ２
２４とを有している。クラスタ内アドレス変換テーブル
２２２は、物理アドレスの上位部分を複数エントリ有
し、ジョブ識別番号と部分空間番号とにより索引され
る。これにより、ジョブ識別番号と部分空間番号とから
なる仮想アドレスの一部分を物理アドレスの上位部分に
変換する。このようにして変換された物理アドレスの上
位部分とオフセットアドレスとを結合することにより物
理アドレスを形成することができる。この物理アドレス
は物理アドレスレジスタ２２４に保持されて、当該クラ
スタ内の主記憶装置３００へのアクセスに使用される。
換回路２２０は、競合調停回路２１０からのアドレス２
１２を保持するクラスタ内アクセスレジスタ２２３と、
クラスタ内アドレス変換テーブル２２２と、アドレス変
換後の物理アドレスを保持する物理アドレスレジスタ２
２４とを有している。クラスタ内アドレス変換テーブル
２２２は、物理アドレスの上位部分を複数エントリ有
し、ジョブ識別番号と部分空間番号とにより索引され
る。これにより、ジョブ識別番号と部分空間番号とから
なる仮想アドレスの一部分を物理アドレスの上位部分に
変換する。このようにして変換された物理アドレスの上
位部分とオフセットアドレスとを結合することにより物
理アドレスを形成することができる。この物理アドレス
は物理アドレスレジスタ２２４に保持されて、当該クラ
スタ内の主記憶装置３００へのアクセスに使用される。
【００２８】図５を参照すると、クラスタ外アドレス変
換回路２３０は、競合調停回路２１０からのアドレス２
１３を保持するクラスタ外アクセスレジスタ２３３と、
クラスタ外アドレス変換テーブル２３２と、リモートア
ドレスを保持するリモートアドレスレジスタ２３４とを
有している。リモートアドレスとは、当該アドレスによ
り指示される主記憶装置を有するクラスタにおける仮想
アドレスをいう。但し、図３における仮想アドレスが論
理クラスタ番号を有するのに対し、リモートアドレスレ
ジスタ２３４に保持されるリモートアドレスは物理クラ
スタ番号（ＰＣＬ）を含む。この物理クラスタ番号は信
号線２３８により相互結合ネットワーク４００に与えら
れ、信号線２３９による他のアドレス部分を当該物理ク
ラスタ番号により指示されるクラスタに転送される。転
送先のクラスタでは、論理クラスタ番号の部分が”０”
の仮想アドレスとして、このリモートアドレスを取り扱
うこととする。これにより、他クラスタから転送された
リクエストは必ずクラスタ外アドレス変換回路２３０で
はなくクラスタ内アドレス変換回路２２０に入力される
ことになる。
換回路２３０は、競合調停回路２１０からのアドレス２
１３を保持するクラスタ外アクセスレジスタ２３３と、
クラスタ外アドレス変換テーブル２３２と、リモートア
ドレスを保持するリモートアドレスレジスタ２３４とを
有している。リモートアドレスとは、当該アドレスによ
り指示される主記憶装置を有するクラスタにおける仮想
アドレスをいう。但し、図３における仮想アドレスが論
理クラスタ番号を有するのに対し、リモートアドレスレ
ジスタ２３４に保持されるリモートアドレスは物理クラ
スタ番号（ＰＣＬ）を含む。この物理クラスタ番号は信
号線２３８により相互結合ネットワーク４００に与えら
れ、信号線２３９による他のアドレス部分を当該物理ク
ラスタ番号により指示されるクラスタに転送される。転
送先のクラスタでは、論理クラスタ番号の部分が”０”
の仮想アドレスとして、このリモートアドレスを取り扱
うこととする。これにより、他クラスタから転送された
リクエストは必ずクラスタ外アドレス変換回路２３０で
はなくクラスタ内アドレス変換回路２２０に入力される
ことになる。
【００２９】クラスタ外アドレス変換テーブル２３２
は、リモートアドレスの上位部分を複数エントリ有し、
ジョブ識別番号と論理クラスタ番号とにより索引され
る。これにより、ジョブ識別番号と論理クラスタ番号と
からなる仮想アドレスの一部分をリモートアドレスの上
位部分に変換する。部分空間番号と部分空間内オフセッ
トアドレスについてはそのままリモートアドレスの下位
部分として使用される。
は、リモートアドレスの上位部分を複数エントリ有し、
ジョブ識別番号と論理クラスタ番号とにより索引され
る。これにより、ジョブ識別番号と論理クラスタ番号と
からなる仮想アドレスの一部分をリモートアドレスの上
位部分に変換する。部分空間番号と部分空間内オフセッ
トアドレスについてはそのままリモートアドレスの下位
部分として使用される。
【００３０】次に、本発明のマルチプロセッサシステム
の上記一実施例の動作について図面を参照して説明す
る。
の上記一実施例の動作について図面を参照して説明す
る。
【００３１】図１、図２および図６を参照すると、クラ
スタ＃１のプロセッサ％１から発行されたメモリアクセ
スリクエストは、クラスタ＃１内の他のプロセッサから
のリクエストや他クラスタからのリクエストとの競合に
関して、アドレス変換装置２００内の競合調停装置２１
０により調停される（ステップ６０１）。調停の結果そ
のリクエストが選択されると、アドレス変換装置２００
では、そのリクエストがクラスタ内の主記憶装置に対す
るものかクラスタ外の主記憶装置に対するものかが判断
される（ステップ６０２）。すなわち、そのリクエスト
の仮想アドレスの論理クラスタ番号が”０”であればク
ラスタ内へのアクセスであり、”０”でなければクラス
タ外であると判断される。
スタ＃１のプロセッサ％１から発行されたメモリアクセ
スリクエストは、クラスタ＃１内の他のプロセッサから
のリクエストや他クラスタからのリクエストとの競合に
関して、アドレス変換装置２００内の競合調停装置２１
０により調停される（ステップ６０１）。調停の結果そ
のリクエストが選択されると、アドレス変換装置２００
では、そのリクエストがクラスタ内の主記憶装置に対す
るものかクラスタ外の主記憶装置に対するものかが判断
される（ステップ６０２）。すなわち、そのリクエスト
の仮想アドレスの論理クラスタ番号が”０”であればク
ラスタ内へのアクセスであり、”０”でなければクラス
タ外であると判断される。
【００３２】ステップ６０２によりクラスタ外へのリク
エストであると判断されたものとすると、クラスタ外ア
ドレス変換回路２３０は、そのリクエストの論理アドレ
スをリモートアドレスに変換する（ステップ６０３）。
この結果、物理クラスタがクラスタ＃３であったとする
と、そのリクエストは、相互結合ネットワーク４００を
介してクラスタ＃３に転送される（ステップ６０４）。
エストであると判断されたものとすると、クラスタ外ア
ドレス変換回路２３０は、そのリクエストの論理アドレ
スをリモートアドレスに変換する（ステップ６０３）。
この結果、物理クラスタがクラスタ＃３であったとする
と、そのリクエストは、相互結合ネットワーク４００を
介してクラスタ＃３に転送される（ステップ６０４）。
【００３３】メモリアクセスリクエストを受け取ったク
ラスタ＃３では、クラスタ＃３内のプロセッサからのリ
クエストとの競合に関して、アドレス変換装置２００内
の競合調停装置２１０により調停される（ステップ６０
５）。調停の結果そのリクエストが選択されると、論理
クラスタ番号が”０”となっていることからクラスタ内
へのリクエストであると判断して、クラスタ内アドレス
変換回路２２０は、そのリクエストの論理アドレスを物
理アドレスに変換する（ステップ６０６）。これによ
り、所望の主記憶装置へのアクセスを行うことができる
（ステップ６０７）。当該アクセスが読み出しである場
合には、リクエストが供給されたパスを遡ってアクセス
元のクラスタにリードデータが供給される。
ラスタ＃３では、クラスタ＃３内のプロセッサからのリ
クエストとの競合に関して、アドレス変換装置２００内
の競合調停装置２１０により調停される（ステップ６０
５）。調停の結果そのリクエストが選択されると、論理
クラスタ番号が”０”となっていることからクラスタ内
へのリクエストであると判断して、クラスタ内アドレス
変換回路２２０は、そのリクエストの論理アドレスを物
理アドレスに変換する（ステップ６０６）。これによ
り、所望の主記憶装置へのアクセスを行うことができる
（ステップ６０７）。当該アクセスが読み出しである場
合には、リクエストが供給されたパスを遡ってアクセス
元のクラスタにリードデータが供給される。
【００３４】もし、クラスタ＃１のプロセッサ％１から
発行されたメモリアクセスリクエストが、クラスタ＃１
内の主記憶装置へのアクセスであった場合には、競合調
停後（ステップ６０１）、クラスタ内アドレス変換回路
２２０が、そのリクエストの論理アドレスを物理アドレ
スに変換して（ステップ６０６）、主記憶装置３００へ
のアクセスが行われる（ステップ６０７）。
発行されたメモリアクセスリクエストが、クラスタ＃１
内の主記憶装置へのアクセスであった場合には、競合調
停後（ステップ６０１）、クラスタ内アドレス変換回路
２２０が、そのリクエストの論理アドレスを物理アドレ
スに変換して（ステップ６０６）、主記憶装置３００へ
のアクセスが行われる（ステップ６０７）。
【００３５】このように、本発明の一実施例であるマル
チプロセッサシステムによれば、各クラスタ１００を識
別する番号をジョブ毎に別個に論理クラスタ番号ＬＣＬ
として設けたことにより、仮想アドレスから物理アドレ
スへの変換を容易にし、プログラミングの容易化やデー
タアクセスの高速化を図ることができる。すなわち、１
つのジョブを複数のタスクに分割して各々のタスクを並
列に処理するような場合、物理的にはクラスタ間をまた
がって散在しているデータであっても論理アドレスとし
ては１つの空間内にあるものとして管理することができ
る。しかも、クラスタ内のアクセスに関しては論理クラ
スタ番号を”０”としておくことにより、アドレス変換
を経ずに主記憶装置へアクセスすることができる。
チプロセッサシステムによれば、各クラスタ１００を識
別する番号をジョブ毎に別個に論理クラスタ番号ＬＣＬ
として設けたことにより、仮想アドレスから物理アドレ
スへの変換を容易にし、プログラミングの容易化やデー
タアクセスの高速化を図ることができる。すなわち、１
つのジョブを複数のタスクに分割して各々のタスクを並
列に処理するような場合、物理的にはクラスタ間をまた
がって散在しているデータであっても論理アドレスとし
ては１つの空間内にあるものとして管理することができ
る。しかも、クラスタ内のアクセスに関しては論理クラ
スタ番号を”０”としておくことにより、アドレス変換
を経ずに主記憶装置へアクセスすることができる。
【００３６】なお、上記実施例ではクラスタ外アドレス
変換回路２３０においてはリモートアドレスを得るよう
に構成しているが、部分空間番号をも変換して物理アド
レスを直接得るように構成することもできる。この場
合、クラスタ間に跨ってアドレス変換テーブルの管理を
行わなければならず、管理が煩雑となるが、アクセス先
クラスタにおけるクラスタ内アドレステーブルが不要に
なるという利点がある。また、上記実施例ではクラスタ
内の各プロセッサから、クラスタ内主記憶装置へのアク
セスはアドレス変換ユニットで一元化されてアクセスさ
れるような構成になっているが、クラスタ内のアクセス
に関しては各プロセッサでアドレス変換テーブルの写し
を備えることにより、直接主記憶装置にアクセスするよ
うに構成することもできる。
変換回路２３０においてはリモートアドレスを得るよう
に構成しているが、部分空間番号をも変換して物理アド
レスを直接得るように構成することもできる。この場
合、クラスタ間に跨ってアドレス変換テーブルの管理を
行わなければならず、管理が煩雑となるが、アクセス先
クラスタにおけるクラスタ内アドレステーブルが不要に
なるという利点がある。また、上記実施例ではクラスタ
内の各プロセッサから、クラスタ内主記憶装置へのアク
セスはアドレス変換ユニットで一元化されてアクセスさ
れるような構成になっているが、クラスタ内のアクセス
に関しては各プロセッサでアドレス変換テーブルの写し
を備えることにより、直接主記憶装置にアクセスするよ
うに構成することもできる。
【００３７】
【発明の効果】以上の説明で明らかなように、本発明に
よると、論理クラスタ番号をジョブ毎に別個に設け、自
クラスタへのアクセスの際には論理クラスタ番号を”
０”と置換しておくことにより、仮想アドレスから物理
アドレスへの変換を容易にし、プログラミングの容易化
やデータアクセスの高速化を図ることができる。
よると、論理クラスタ番号をジョブ毎に別個に設け、自
クラスタへのアクセスの際には論理クラスタ番号を”
０”と置換しておくことにより、仮想アドレスから物理
アドレスへの変換を容易にし、プログラミングの容易化
やデータアクセスの高速化を図ることができる。
【図１】本発明のマルチプロセッサシステムの一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の一実施例のマルチプロセッサシステム
におけるアドレス変換装置の構成を示すブロック図であ
る。
におけるアドレス変換装置の構成を示すブロック図であ
る。
【図３】本発明における仮想アドレスの一例を示す図で
ある。
ある。
【図４】本発明の一実施例のマルチプロセッサシステム
におけるクラスタ内アドレス変換回路の構成を示すブロ
ック図である。
におけるクラスタ内アドレス変換回路の構成を示すブロ
ック図である。
【図５】本発明の一実施例のマルチプロセッサシステム
におけるクラスタ外アドレス変換回路の構成を示すブロ
ック図である。
におけるクラスタ外アドレス変換回路の構成を示すブロ
ック図である。
【図６】本発明の一実施例のマルチプロセッサシステム
の動作を表す図である。
の動作を表す図である。
１００ クラスタ １１０ プロセッサ １１１ ジョブ番号レジスタ １１２ 仮想アドレスレジスタ ２００ アドレス変換装置 ２１０ 競合調停回路 ２２０ クラスタ内アドレス変換回路 ２２２ クラスタ内アドレス変換テーブル ２２３ クラスタ内アクセスレジスタ ２２４ 物理アドレスレジスタ ２３０ クラスタ外アドレス変換回路 ２３２ クラスタ外アドレス変換テーブル ２３３ クラスタ外アドレス変換レジスタ ２３４ リモートアドレスレジスタ ３００ 主記憶装置 ４００ 相互結合ネットワーク
Claims (5)
- 【請求項１】 少なくとも一つのプロセッサと主記憶装
置とを各々含む複数のクラスタを有するマルチプロセッ
サシステムにおいて、前記各主記憶装置に対するアドレ
スとしてジョブ毎に異なる仮想アドレスを付与すること
を特徴とするマルチプロセッサシステム。 - 【請求項２】 少なくとも一つのプロセッサとアドレス
変換装置と主記憶装置とを各々含む複数のクラスタを相
互結合ネットワークを介して結合するマルチプロセッサ
システムにおいて、 前記プロセッサの各々は、実行中のジョブの識別番号を
保持するジョブ識別番号レジスタを有して仮想アドレス
の一部として前記識別番号を出力し、 前記アドレス変換装置は、当該クラスタ内のプロセッサ
からのメモリリクエストおよび当該クラスタ以外のクラ
スタからのメモリアクセスリクエストのいずれか一つに
ついて、当該クラスタ内の主記憶装置に対するリクエス
トであるかまたは当該クラスタ以外のクラスタの主記憶
装置に対するリクエストであるかを判断して、当該クラ
スタ内の主記憶装置に対するリクエストであれば前記仮
想アドレスを当該クラスタ内の主記憶装置の物理アドレ
スに変換し、当該クラスタ以外のクラスタの主記憶装置
に対するリクエストであればそのアクセス先クラスタの
番号を生成して前記相互結合ネットワークに転送するこ
とを特徴とするマルチプロセッサシステム。 - 【請求項３】 少なくとも一つのプロセッサとアドレス
変換装置と主記憶装置とを各々含む複数のクラスタを相
互結合ネットワークを介して結合するマルチプロセッサ
システムにおいて、 前記プロセッサの各々は、実行中のジョブの識別番号を
保持するジョブ識別番号レジスタを有して仮想アドレス
の一部として前記識別番号を出力し、 前記アドレス変換装置は、 当該クラスタ内のプロセッサからのメモリリクエストお
よび当該クラスタ以外のクラスタからのメモリアクセス
リクエストのいずれか一つを選択し、当該クラスタ内の
主記憶装置に対するリクエストであるかまたは当該クラ
スタ以外のクラスタの主記憶装置に対するリクエストで
あるかを判断する競合調停回路と、 当該クラスタ内の主記憶装置に対するリクエストについ
て前記仮想アドレスを当該クラスタ内の主記憶装置の物
理アドレスに変換して当該クラスタ内の主記憶装置にア
クセスするクラスタ内アドレス変換回路と、 当該クラスタ以外のクラスタの主記憶装置に対するリク
エストであればそのアクセス先クラスタに一意に付与さ
れた物理クラスタ番号を生成してそのクラスタにリクエ
ストを転送するクラスタ外アドレス変換回路とを含むこ
とを特徴とするマルチプロセッサシステム。 - 【請求項４】 前記仮想空間は、前記ジョブ識別番号
と、ジョブ毎に前記クラスタに対して付与される論理ク
ラスタ番号と、論理アドレスの管理単位である部分空間
に付与される部分空間番号と、前記部分空間内のオフセ
ットアドレスとから成る仮想アドレスにより識別され、 前記クラスタ内アドレス変換回路は、前記物理アドレス
の一部を複数個格納し前記ジョブ識別番号と前記部分空
間番号との対により索引されるクラスタ内アドレス変換
テーブルを有し、 前記クラスタ外アドレス変換回路は、前記ジョブ識別番
号と前記物理クラスタ番号との対を複数個格納し前記ジ
ョブ識別番号と前記論理クラスタ番号との対により索引
されるクラスタ外アドレス変換テーブルを有することを
特徴とする請求項３記載のマルチプロセッサシステム。 - 【請求項５】 前記プロセッサは、当該クラスタ内の主
記憶装置に対するメモリアクセスリクエストを発行する
際にはクラスタ内アクセスである旨を示すように前記論
理クラスタ番号を置換し、 前記競合調停回路は、他クラスタからのメモリアクセス
リクエストについてクラスタ内アクセスである旨を示す
ように前記論理クラスタ番号を置換することを特徴とす
る請求項４記載のマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7072592A JP2780662B2 (ja) | 1995-03-30 | 1995-03-30 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7072592A JP2780662B2 (ja) | 1995-03-30 | 1995-03-30 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272754A true JPH08272754A (ja) | 1996-10-18 |
| JP2780662B2 JP2780662B2 (ja) | 1998-07-30 |
Family
ID=13493829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7072592A Expired - Fee Related JP2780662B2 (ja) | 1995-03-30 | 1995-03-30 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780662B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321899B1 (ko) * | 1996-12-06 | 2002-06-24 | 미야구치 가오루 | 통합정보통신시스템 |
| US7149815B1 (en) | 1996-12-06 | 2006-12-12 | The Distribution Systems Research Institute | Integrated information communication system using internet protocol |
| WO2007080718A1 (ja) * | 2006-01-16 | 2007-07-19 | Sony Corporation | ブリッジ、情報処理装置、情報処理システムおよびグローバルアドレス管理方法 |
| WO2007105373A1 (ja) * | 2006-03-10 | 2007-09-20 | Sony Corporation | ブリッジ、情報処理システムおよびアクセス制御方法 |
-
1995
- 1995-03-30 JP JP7072592A patent/JP2780662B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321899B1 (ko) * | 1996-12-06 | 2002-06-24 | 미야구치 가오루 | 통합정보통신시스템 |
| US7149815B1 (en) | 1996-12-06 | 2006-12-12 | The Distribution Systems Research Institute | Integrated information communication system using internet protocol |
| US7693187B2 (en) | 1996-12-06 | 2010-04-06 | Miyaguchi Research Co., Ltd. | Integrated information communication system using internet protocol |
| WO2007080718A1 (ja) * | 2006-01-16 | 2007-07-19 | Sony Corporation | ブリッジ、情報処理装置、情報処理システムおよびグローバルアドレス管理方法 |
| WO2007105373A1 (ja) * | 2006-03-10 | 2007-09-20 | Sony Corporation | ブリッジ、情報処理システムおよびアクセス制御方法 |
| US8185683B2 (en) | 2006-03-10 | 2012-05-22 | Sony Corporation | Bridge, information processing system, and access control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2780662B2 (ja) | 1998-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3687990B2 (ja) | メモリアクセス機構 | |
| US6295584B1 (en) | Multiprocessor computer system with memory map translation | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| US20140286350A1 (en) | Switching Method | |
| US7827331B2 (en) | IO adapter and data transferring method using the same | |
| US5857080A (en) | Apparatus and method for address translation in bus bridge devices | |
| JP2000181878A (ja) | 共有メモリ型ベクトル処理システムとその制御方法及びベクトル処理の制御プログラムを格納する記憶媒体 | |
| JPH01200467A (ja) | 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 | |
| JPH04257054A (ja) | チャネル間接続装置 | |
| JP2633900B2 (ja) | 共通バス制御方法 | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| JP6668993B2 (ja) | 並列処理装置及びノード間通信方法 | |
| US4591971A (en) | Method and apparatus for parallel processing of digital signals using multiple independent signal processors | |
| JP2780662B2 (ja) | マルチプロセッサシステム | |
| JPH04354038A (ja) | アドレス変換レジスタ制御方式 | |
| US10481951B2 (en) | Multi-queue device assignment for application groups | |
| KR950012734B1 (ko) | 컴퓨터 시스템 | |
| JP2906819B2 (ja) | 並列計算機及びデータ交換制御装置 | |
| WO2012127534A1 (ja) | バリア同期方法、バリア同期装置及び演算処理装置 | |
| JP2830780B2 (ja) | マルチプロセッサシステム | |
| JPH03238539A (ja) | メモリアクセス制御装置 | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| KR100198808B1 (ko) | 저장용 미디어간의 직접 자료 복사 방법 | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |