JPH01147763A - 端末集信装置の入出力制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は端末機とホストコンピュータを結合する端末集
信装置に係り、特に、端末集信装置内に設けられた複数
の周辺入出力装置とメモリとの間のデータ転送における
入出力制御方式に関するものである。

［従来の技術］ 主制御装置をマイクロプロセッサとし、そのバスに主記
憶装置を含め複数の周辺入出力装置を接続する構成をと
るシステムにおいては、各周辺入出力装置に対する処理
要求度・自由度が近年ますます増大し、そのため装置特
性に応じた個別制御回路、制御ソフトウェアが必要にな
ると共に１重負荷時においてもＣＰＵバス効率、転送効
率を劣化させることなく、またＣＰＵ処理能力について
も許容値を満足させなければいけない等、システム構築
上の制限や要求が厳しくなる傾向にある。

そこで従来、上記諸条件を満足したシステムを提供すべ
く、ＤＭＡ　（ダイレクトメモリアクセス）転送効率向
上の為に転送要求に応じてバスを分離したり、装置内に
データバッファとしてローカルメモリを設け、不要転送
データを削減し、バス効率を劣化させない等の改善が行
われている。

尚、この種の方式として関連するものには例えば特開昭
６０−８６６５１号公報、同６１−９４１６７号公報等
が挙げられる。

［発明が解決しようとする問題点コ 上記従来技術は、バスを分離したり、ローカルメモリを
設置したりといった手段により、同時アクセスを可能と
することや不要データ転送の排除といった点については
言及しているが、バス分離やローカルメモリへの転送に
よるオーバヘッドについては配慮がされておらず、また
専用装置・ソフトウェアが必要となる等の問題もある。

本発明の目的は、データ入出力を効率良く行うことがで
き、しかも高負荷時や転送集中時においてもオーバヘッ
ドが少なく、専用装置や専用ソフトウェアが不要な端末
集信装置の入出力制御方式を提供することにある。

［問題点を解決するための手段］ 上記目的は、端末集信装置内蔵のマイクロプロセッサの
バスに周辺入出力装置を接続すると共に、複数チャネル
を有するＤＭＡＣ（ダイレクトメモリアクセスコントロ
ーラ）の各チャネルに割付け、バスを介してのメモリと
のデータ入出力は共通の制御論理で行い、また、他のＩ
／Ｏデバイスとのバス獲得競合はデイジ−チエイニング
、ＤＭＡ転送リクエストモードはサイクルスチールモー
ドで制御することで転送集中時においてもＣＰＵバス効
率、転送密度を保障し、更にＤＭＡ転送終了時の割込レ
ベルによりチャネル対応に処理優先度を設定することで
、達成される。

［作用］ 周辺入出力装置をＤＭＡＣのチャネルに論理的に独立に
接続することにより、他チャネルの動作に影響を受けず
、特別な回路や処理を必要とせずに複数チャネル多重入
出力が可能となる。また周辺入出力装置とメモリ間のデ
ータ入出力は共通の制御論理で管理することにより、デ
ータ入出力実行部のソフトウェアの互換性が図れる。

次に、バスマスタ権の獲得はデイジ−チエイニングによ
り行い、またＤＭＡ転送リクエストモードはサイクルス
チールモードとすることで、ＣＰＵのバス保有時間が保
障され、ＤＭＡＣの各チャネルの転送密度に有意差が生
じない。この為、バス獲得競合時や転送集中時において
もＣＰＵバス効率や特定チャネルの転送密度の劣化を抑
制できる。

更に、チャネルの動作状態を相互に依存せず管理し、必
要に応じてＤＭＡ転送終了時の割込レベルによりチャネ
ル対応に優先度を設定するので、サービス条件、トラヒ
ック条件に対して柔軟に適応可能となる。

［実施例コ 以下、本発明の一実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る端末集信装置のシステ
ムブロック図である。第１図において１はＣＰＵ　（中
央処理装置）であり、本システムの場合１６、ビットマ
イクロプロセッサを使用している。このＣＰＵＩには、
システムバス２を介して、主メモリ３と、Ｉ／Ｏデバイ
ス４（例えばフロッピディスクコントローラ等）と、複
数チャネル制御可能なりＭＡＣ６を搭載したＤＭＡ制御
部５と、更に主メモリ３との間でＤＭＡによりデータ転
送を行う周辺入出力装置群７が接続されており、ＤＭＡ
Ｃ６の各チャネルと周辺入出力装置群７とは各々制御線
８で接続されている。本実施例では、主メモリ３内に格
納された第４図のフローチャートに示すプログラムに基
づき、ＤＭＡＣ６のチャネル対応に割付けられた周辺入
出力装置７と主メモリ３の間でＤＭＡによるデータ入出
力を行う。

第２図は上記機能を実現する機能ブロック図である。以
下、第２図を基に本発明の一実施例を説明する。

第２図によれば、主メモリ３内に格納されたプログラム
の実行中にＤＭＡ転送事象が発生すると、システムバス
２を介しバス制御部／Ｏ７経由でＤＭＡ制御部５に対し
てＤＭＡ転送要求を行うと共に、周辺入出力装置（具体
的には図における通信処理ユニット／Ｏ８９回線制御ユ
ニット／Ｏ９．メディア変換ユニット１／Ｏ等のデバイ
スコントローラ）に対して同様に入出力実行要求を行う
、その結果、周辺入出力装置／Ｏ８．／Ｏ９．１／Ｏは
ＤＭＡＣ６のチャネル経由でＣＰＵＩに対してバス確保
要求（Ｂ　Ｒ）を行い、ＣＰＵＩは現行バスサイクル終
了後にバス専有許可（Ｂ　Ｇ）でこれに応答してシステ
ムバス２をＤＭＡＣ６に移譲する。こうしてバス専有権
ヲ得た（バスマスタとなった）ＤＭＡＣ６は、該当チャ
ネルの転送情報レジスタの内容に基づき転送方向に従い
転送元アドレスから転送語数分だけ転送先アドレスにＤ
ＭＡ転送を行う。

上記の如く、バス２とメモリ３を分担する周辺入出力装
置／Ｏ８．／Ｏ９．１／ＯをＤＭＡＣ６の各チャネルに
割付け、各チャネル相互に独立した制御レジスタにデー
タの入出力に必要な情報をプログラムにより設定後、他
チャネルの動作状態に依存せずに転送要求を可能とする
。これにより、各周辺入出力装置／Ｏ８．／Ｏ９．１／
Ｏと主メモリ３間のＤＭＡ転送が独立にしかも共通な論
理で制御可能となる。また、ＤＭＡＣ６の各チャネルの
プライオリティも必要に応じてＤＭＡＣ６のレジスタに
設定でき、チャネル選択権の決定にチャネル間で優先度
を持たすことが可能となる（同一プライオリティにセッ
トされた複数のチャネルがある場合の優先権の決定はラ
ウントロピン方式で行われる。）。

一方１本実施例の端末集信装置内にはＤＭＡＣ６の他に
もバスマスタとなり得るＩ／Ｏデバイス４がバス２に接
続されている（第１図参照）ので、これらのＩ／Ｏデバ
イス４とのバス獲得競合は、デイジ−チェーンコントロ
ーラ／Ｏ６によりチエイニングされることによって制御
される。即ち、ＤＭＡＣ：６と他の工／○デバイス４の
バス確保要求が重なっても、チエイニング順序に従いラ
ウントロピンにＣＰＵＩに対してバス獲得要求が行われ
るようにする。これにより、低順位の゛工／○デバイス
４についてもバス保有密度が保障され、バースト的に各
デバイス（図示せず）がバス確保要求をしたような場合
でも、ＣＰＵＩのバス効率が極端に低下するようなこと
はない。

また、ＤＭＡＣ６に対するＤＭＡ転送リクエストモード
はサイクルスチールモードを指定する。

これは第３図に示す様に、ＣＰＵのバス専有許可に対し
て１回のＤＭＡ転送を行う。即ちＣＰＵのバスサイクル
の間に１バスサイクルだけＤＭＡ転送を割込ませるもの
である。これにより、ＤＭＡＣ６はＤＭＡサイクル終了
時、ＣＰＵＩに対して必ずバス開放することになり、Ｄ
ＭＡＣ６のバス専有時間が保障される（ＣＰＵＩはＤＭ
ＡＣ６のバス専有時間を監視し、チエツクアウト時はＤ
ＭＡＣ６のステータスに反映させると共に強制的にＤＭ
ＡＣ６からバス２を開放する。）。このサイクルスチー
ルモード転送によれば各チャネルの転送密度に有意差を
生じさせず、また各チャネルのトラヒックモデル、転送
容量から導かれる最適なバスリクエスト間隔をとること
により、特定チャネルの転送効率の劣化を抑制できる。

次にＤＭＡ転送終了時の動作について説明する。

ＤＭＡＣ６の転送カウンタの内容によりＤＭＡ転送終了
を検出すると、各周辺入出力装置毎にシステム割込制御
部１１１にその旨を通知してＣＰＵＩに対し割込むこと
により、プログラムを実行しているＣＰＵＩにＤＭＡ転
送終了をＤＭＡＣ６のチャネル対応に認識させる。これ
により、ＣＰＵＩは転送起動時チャネル番号で周辺入出
力装置を認識したのと同様に割込ベクタ番号を周辺入出
力装置に対応させればよく、他チャネルの動作状態を意
識する必要はなく、複数チャネルの入出力に際しての制
限事項も特に生ずることはない。また、割込レベルを周
辺入出力装置毎にあらかじめ設定することにより通信処
理、回線制御、メディア変換の各入出力処理に優先度を
設けることができ、サービス条件、トラヒック条件への
柔軟な対応が可能となる。具体的に本実施例では、上記
条件のシステム環境を考慮した上で、周辺入出力装置と
して厳しい実時間処理が要求される回線制御ユニット、
通信処理ユニットの優先度を高くし、接続ノードが端末
集信装置内で閉じており、比較的実時間性は許容される
メディア変換ユニットを低プライオリティに置いている
。

第４図に本実施例の端末集信装置における入出力実行プ
ログラムのフローチャートを示す。該プログラムはこれ
まで説明した周辺入出力装置とのデータ転送に関与する
もので、以下第４図に基づき動作を説明する。

送信（第４図（ａ））、即ちデータ転送方向が主メモリ
３から周辺入出力装置７　（／Ｏ８，／Ｏ９，１／Ｏ）
への場合、送信事象発生の旨を業務プログラムから通知
された実行管理プログラムによりステップ２０１で該プ
ログラムが”起動される。次にステップ２０２で業務プ
ログラムから引継いだチャネル番号に従って転送情報ア
ドレス、転送方向等の必要情報をＤＭＡＣ６のレジスタ
に設定し、ステップ２０３でＤＭＡＣ６に起動をかける
。この際、本実施例によれば複数ブロック転送をアレイ
チエイニングで行うことによりプログラムオーバヘッド
の軽減を図っている。以下複数ブロック転送時の動作を
第５図を基に先に説明する。

第５図に示す様に主メモリ３内のアドレスＡから語数ａ
、アドレスＢから語数ｂ、アドレスＣから語数Ｃの転送
ブロック３０４をＩ／Ｏデバイス３０５に連続転送する
場合、ＣＰＵＩがアレイリスト３０３及び転送情報テー
ブル３０２を作成し、ＣＭＤ：送信、ＣＮ：チャネル番
号に従ってＤＭＡＣ６の該当チャネルのＢＡＲ（ベース
アドレスレジスタ）３０８にアレイリストと先頭アドレ
ス、ＢＴＣ（ベース転送カウンタ）３１１に転送ブロッ
ク数（図の例では３ブロツク）を設定してからＤＭＡＣ
Ｇに対して起動をかける。この際、周辺入出力装置の転
送エリアがメモリ上に存在する場合はＤＡＲ（デバイス
アドレスレジスタ）３０９にそのアドレスを設定後、Ｄ
ＭＡＣ６を起動する。尚、第５図中破線矢印はＣＰＵＩ
が設定し、実線矢印はＤＭＡＣ６がＢＡＲ３０ｇに基づ
き設定・更新する。また、÷はメモリ間転送時にＣＰＵ
Ｉが設定し、÷÷はＤＭＡＣ６が更新することを示す。

こうして必要レジスタが設定された後、Ｉ／Ｏデバイス
４からＤＭＡ転送起動がかかると、ＤＭＡＣ６はＢＡＲ
３０８の内容、即ちアレイリスト先頭アドレスからメモ
リアドレスＡｔｃＭＡＲ（メモリアドレスレジスタ）３
０７に、転送語数ａをＭＴＣ（メモリ転送カウンタ）３
１ｏにそれぞれ読取り、ＢＡＲ３０ｇの内容を更新後、
Ｂ　Ｔ　Ｃ３１１内の転送ブロック数を１減算して転送
を開始する。このデータブロックの転送が終了すると、
またＢＡＲ３０８の内容を参照し、ＭＡＲ３０７とＭＴ
Ｃ３／Ｏを更新して次のデータブロックの転送を行う。

以下同様にしてＢＴＣ３１１の値が０になるまで順次チ
エイン動作を繰返す。このようにして非連続な複数のデ
ータブロックを転送する場合でも、プログラムでアレイ
リストを作成することにより、１回の転送起動で複数ブ
ロックの転送が可能となり、オーバヘッド軽減や、資源
管理の効率化が図れる。

第４図のフローチャートの説明に戻る。ステップ２０３
でＤＭＡＣ起動後、ステータレジスタリードによりステ
ップ２０４でＤＭＡＣ６の活性化をチエツクし、エラー
発生時はりトライを行う。ＤＭＡＣ６が正常に起動され
ると、ステップ２０５で周辺入出力装置７に対して入出
力実行要求を行い、ＤＭＡ転送が開始され、ステップ２
０６で転送終了待ち状態となる。この状態で他チャネル
からのデータ転送要求があれば受付けられる。また、チ
ャネルの状態管理も、対応の入出力実行プログラムが他
のチャネルの動作状態に影響を受けることなく管理可能
で、自由にデータ転送が行えることになる。その後、デ
ータ転送終了時にその旨を周辺入出力装置からの割込で
通知を受けると、ステップ２０７で再び実行管理プログ
ラムより起動される。

続いて、ＤＭＡＣ６の動作を凍結させる為、ステップ２
０８でＤＭＡＣ６を７ボートし１次にステップ２０９で
ＤＭＡＣ６のステータス及びデバイスのステータスを読
取り、ステップ２／Ｏで転送の正常動作をチエツクし、
エラー発生時にはりトライを行う。正常にデータ転送が
終了した場合はステップ２１１で実行を終了し、次転送
要求待ち状態となり、１回のデータ転送が完了する。

同様に、受信（第４図（ｂ））、即ち転送方向が周辺入
出力装置７から主メモリ３への場合は、まず周辺入出力
装置７から受信起動割込がかかり、実行管理プログラム
からステップ２１２で入出力実行プログラムが起動され
、その旨を業務管理プログラムに通知する。その後、業
務プログラムよりの転送要求で、送信の場合と同様に、
ステップ２１３においてＤＭＡＣ６のレジスタを設定し
、ステップ２１４でＤＭＡＣ６を起動し、ステップ２１
５でＤＭＡＣの活性化をチエツクし、ステップ２１６で
周辺入出力装置に入出力実行要求を行ってＤＭＡ転送が
開始され、ステップ２１７で転送終了待ち状態となる。

その後、転送が終了すると、割込によりステップ２１８
で起動され、ステップ２１９でＤＭＡＣ６の動作を凍結
させ、ステップ２２０でＤＭＡＣ６のステータスとデバ
イスのステータスを読取るという一連の処理を実行する
。最後にステップ２２１で転送の正常動作をチエツクす
るが、エラー発生時には周辺入出力装置に対してステッ
プ２２２で再送要求を行った後は正常終了の場合と同様
ステップ２２３でデータ転送完了となる。

このようにして、入出力実行プログラムは周辺入出力装
置をＤＭＡＣの独立したチャネルとして管理することに
よって、その制御論理はチャネル間で共通化が図れ、ま
た複数チャネルの多重入出力や複数ブロックの転送につ
いても特別の処理を要さず実現可能となり、オーバヘッ
ドの軽減が図れる。

以上説明した様に、本実施例によれば、データ入出力を
ＤＭＡ転送で制御可能という共通の装置特性を有する周
辺入出力装置をチャネル相互に独立した制御レジスタを
有するＤＭＡＣ６のチャネル配下に接続し、共通の論理
でデータの入出力制御を行うことにより、周辺入出力装
置対応のハードウェアの削減が図れると共に、ユニット
の増減によるハードウェア及びソフトウェアの増大が最
小限となり、また転送容量が変更されてもハードウェア
、ソフトウェア共に変更を要さないという効果がある。

更に、バスマスタ権の獲得はディジｉチエイニングした
上でＣＰＵＩに要求し、転送リクエストモードはサイク
ルスチールモードとすることでＣＰＵＩのバス保有時間
が保障され、ＤＭＡＣ６を含む各デバイスのバス保有密
度、ＤＭＡＣ６の各チャネルの転送密度に有意差を生ず
ることがない為、バス獲得競合時でもＣＰＵＩのバス効
率が低下することはなく、ＤＭＡＣ６の転送効率につい
ても特定チャネルが劣化することはない。

また、入出力実行プログラムについても、周辺入出力装
置をＤＭＡＣ６のチャネルとして管理し、転送起動時は
チャネル番号、転送終了時は割込ベクタ番号で認識する
ことにより、チャネル間で制御論理の共通化が図れ、互
換性があり簡易なソフトウェアプロダクトが実現できる
。更に多重入出力処理や複数ブロック転送についても特
別な処理を必要とせず、また必要に応じてチャネル間に
優先度を与えることにより、サービス条件に適応したオ
ーバヘッドの軽減された性能の優れたシステムの実現が
可能となる。

［発明の効果］ 以上説明した様に本発明によれば、ＤＭＡＣのチャネル
対応に周辺入出力装置を独立に接続する構成として各チ
ャネルを共通の制御論理で管理することにより、データ
入出力が効率良くなされ、しかも高負荷時や転送集中時
においてもオーバヘッドが少なく、好適なシステム処理
能力を維持したデータ入出力制御方式が実現できる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る端末集信装置のシステ
ムブロック図、第２図はデータ入出力機能ブロック図、
第３図はサイクルスチールモード動作概念図、第４図（
ａＬ　（ｂ）は入出力実行プログラムフローチャート、
第５図は複数ブロック転送の概略説明図である。 １・・・中央処理装置、２・・・システムバス、３・・
・主記憶装置、４・・・入出力デバイス、５・・・ＤＭ
Ａ制御部、６・・・ＤＭＡＣ１７・・・周辺入出力装置
群、８・・・制御線。 代理人　弁理士　　秋　本　正　実 第１図 ■ 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、端末機とホストコンピュータを結合し、通信処理、
   回線制御、メディア変換を担務し、マイクロプロセッサ
   を主制御装置として構成される端末集信装置において、
   マイクロプロセッサとバス及びメモリを分担する通信処
   理装置、回線制御装置、メディア変換装置等の周辺入出
   力装置群を複数チャネルを有するダイレクトメモリアク
   セスコントローラに論理的に独立に接続してデータの入
   出力を行い、転送に関しての制御論理はチャネル間で共
   通化し、ダイレクトメモリアクセスコントローラや他の
   Ｉ／Ｏデバイスの長時間のバス専有を避けるバス制御ロ
   ジックとし、チャネルの動作状態は相互に依存すること
   なく管理して必要に応じてチャネル対応に優先度を設け
   ることを特徴とする端末集信装置の入出力制御方式。