JPH0142011B2 - - Google Patents
Info
- Publication number
- JPH0142011B2 JPH0142011B2 JP57041579A JP4157982A JPH0142011B2 JP H0142011 B2 JPH0142011 B2 JP H0142011B2 JP 57041579 A JP57041579 A JP 57041579A JP 4157982 A JP4157982 A JP 4157982A JP H0142011 B2 JPH0142011 B2 JP H0142011B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- subchannel
- address
- register
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004891 communication Methods 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 101001044908 Cairina moschata Chymotrypsin inhibitor Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明は複数プロセツサ間の通信方式に係わ
り、特に複数のプロセツサ間のタスク間で直接デ
ータ転送を可能にする通信方式に関するものであ
る。
り、特に複数のプロセツサ間のタスク間で直接デ
ータ転送を可能にする通信方式に関するものであ
る。
第１図および第２図に従来のプロセツサ間通信
方式の一例を示す。第１図はループ状伝送路１６
に、それぞれプロセツサ間接続装置１４を介して
複数のプロセツサ（こゝでは、プロセツサ１０，
１１のみを示す）を相互接続する方式であり、第
２図はそれぞれプロセツサ間接続装置１５を介し
て複数のプロセツサを直接ループ状に相互接続す
る方式である。なお、１２はタスク、１３は通信
用バツフア、１７はサブチヤネルを示す。
方式の一例を示す。第１図はループ状伝送路１６
に、それぞれプロセツサ間接続装置１４を介して
複数のプロセツサ（こゝでは、プロセツサ１０，
１１のみを示す）を相互接続する方式であり、第
２図はそれぞれプロセツサ間接続装置１５を介し
て複数のプロセツサを直接ループ状に相互接続す
る方式である。なお、１２はタスク、１３は通信
用バツフア、１７はサブチヤネルを示す。
第１図の方式では、例えばプロセツサ１０の各
タスク１２からの送信データは、送信元／送信先
プロセツサアドレス、サブチヤネルアドレスとと
もに一担通信用バツフア１３に著積される。そし
て、プロセツサ間接続装置１４が空状態で、バツ
フア１３に送信データがある場合、プロセツサ１
０はバツフア１３内から一つの送信データを取り
出し、プロセツサ間接続装置１４に対して、その
窓口であるサブチヤネル１７を通して送信要求を
行う。送信データはプロセツサ間接続装置１４、
ループ状伝送路１６を経由して送信先プロセツサ
１１の通信用バツフア１３に蓄積される。送信先
プロセツサ１１は該データ内の送信先タスク番号
にもとずき、該当タスク１２を起動し、該タスク
１２は該当データ作業領域にデータを読み込む。
これから分かるように、第１図の方式の欠点は、
プロセツサ間通信のためのソフトウエアのサポー
トが煩雑で、通信オーバヘツドが大きくなること
である。
タスク１２からの送信データは、送信元／送信先
プロセツサアドレス、サブチヤネルアドレスとと
もに一担通信用バツフア１３に著積される。そし
て、プロセツサ間接続装置１４が空状態で、バツ
フア１３に送信データがある場合、プロセツサ１
０はバツフア１３内から一つの送信データを取り
出し、プロセツサ間接続装置１４に対して、その
窓口であるサブチヤネル１７を通して送信要求を
行う。送信データはプロセツサ間接続装置１４、
ループ状伝送路１６を経由して送信先プロセツサ
１１の通信用バツフア１３に蓄積される。送信先
プロセツサ１１は該データ内の送信先タスク番号
にもとずき、該当タスク１２を起動し、該タスク
１２は該当データ作業領域にデータを読み込む。
これから分かるように、第１図の方式の欠点は、
プロセツサ間通信のためのソフトウエアのサポー
トが煩雑で、通信オーバヘツドが大きくなること
である。
次に第２図の方式では、基本的動作は第１図と
同様であるが、一つのプロセツサ間接続装置１５
に複数の論理パスを設け、これを送信元と送信先
のタスク間のパスに対応づけることにより、タス
ク間の直接データ転送を可能にして、通信オーバ
ヘツドの削減をはかつている。しかし、第２図の
方式の欠点は、ｎ台のプロセツサ間で通信しよう
とすると、ｎ（ｎ−１）／２個のプロセツサ間接
続装置が必要となり、コスト高で拡張性、柔軟性
に欠けることである。
同様であるが、一つのプロセツサ間接続装置１５
に複数の論理パスを設け、これを送信元と送信先
のタスク間のパスに対応づけることにより、タス
ク間の直接データ転送を可能にして、通信オーバ
ヘツドの削減をはかつている。しかし、第２図の
方式の欠点は、ｎ台のプロセツサ間で通信しよう
とすると、ｎ（ｎ−１）／２個のプロセツサ間接
続装置が必要となり、コスト高で拡張性、柔軟性
に欠けることである。
本発明はこれらの欠点を除去するため、プロセ
ツサ間接続装置に多重通信機能、および送信先プ
ロセツサアドレス、送信先サブチヤネルアドレス
設定機能を持たせて、複数のプロセツサ間のタス
ク間での直接データ転送を経済的に実現するもの
である。以下、本発明を図面により詳細に説明す
る。
ツサ間接続装置に多重通信機能、および送信先プ
ロセツサアドレス、送信先サブチヤネルアドレス
設定機能を持たせて、複数のプロセツサ間のタス
ク間での直接データ転送を経済的に実現するもの
である。以下、本発明を図面により詳細に説明す
る。
第３図に本発明によるプロセツサ間通信方式の
構成例を示す。第３図において、プロセツサ１
８，１９内の各タスク１２はサブチヤネル１７と
１対１に対応づけられている。一方、プロセツサ
間接続装置２０はチヤネルインタフエース２１に
よりプロセツサ１８，１９に接続され、該プロセ
ツサ間接続装置２０内には、各サブチヤネル対応
に送信先プロセツサアドレス、送信先サブチヤネ
ルアドレス、各サブチヤネルの状態を記憶する機
能が具備されている。このプロセツサ間接続装置
２０を介して、複数のプロセツサがループ状伝送
路１６により相互に接続されている。
構成例を示す。第３図において、プロセツサ１
８，１９内の各タスク１２はサブチヤネル１７と
１対１に対応づけられている。一方、プロセツサ
間接続装置２０はチヤネルインタフエース２１に
よりプロセツサ１８，１９に接続され、該プロセ
ツサ間接続装置２０内には、各サブチヤネル対応
に送信先プロセツサアドレス、送信先サブチヤネ
ルアドレス、各サブチヤネルの状態を記憶する機
能が具備されている。このプロセツサ間接続装置
２０を介して、複数のプロセツサがループ状伝送
路１６により相互に接続されている。
従来のプロセツサ間接続方式において、通信オ
ーバヘツド、接続コストが大きくなる原因は、プ
ロセツサ間接続装置が多重通信機能と送信元／送
信先プロセツサアドレス指定機能を合せ持つてい
なかつたためである。この対策として、通信の都
度、送信先プロセツサアドレス、サブチヤネルア
ドレスを指定する方法、あるいは、プロセツサ間
接続装置にサブチヤネル対応の送信先プロセツサ
アドレス、サブチヤネルアドレスを設定、記憶す
る機能を設ける方法などが考えられる。このう
ち、前者の方法は、通信の都度、アドレス指定す
るため、ソフトウエアオーバヘツドが大きくなる
こと、および、パスの設定処理と転送処理が分離
できないなどの問題がある。そこで、本発明は後
者の方法を実現するものであり、具体的には、プ
ロセツサ間接続装置２０に次の機能を持たせる。
ーバヘツド、接続コストが大きくなる原因は、プ
ロセツサ間接続装置が多重通信機能と送信元／送
信先プロセツサアドレス指定機能を合せ持つてい
なかつたためである。この対策として、通信の都
度、送信先プロセツサアドレス、サブチヤネルア
ドレスを指定する方法、あるいは、プロセツサ間
接続装置にサブチヤネル対応の送信先プロセツサ
アドレス、サブチヤネルアドレスを設定、記憶す
る機能を設ける方法などが考えられる。このう
ち、前者の方法は、通信の都度、アドレス指定す
るため、ソフトウエアオーバヘツドが大きくなる
こと、および、パスの設定処理と転送処理が分離
できないなどの問題がある。そこで、本発明は後
者の方法を実現するものであり、具体的には、プ
ロセツサ間接続装置２０に次の機能を持たせる。
(i) 送信先アドレスを設定する指令を受付け、該
Ｉ／Ｏアドレス（該サブチヤネルアドレス）に
対応した記憶域に送信先プロセツサアドレス、
送信先サブチヤネルアドレスを設定し、該サブ
チヤネルをアドレス設定状態にする。
Ｉ／Ｏアドレス（該サブチヤネルアドレス）に
対応した記憶域に送信先プロセツサアドレス、
送信先サブチヤネルアドレスを設定し、該サブ
チヤネルをアドレス設定状態にする。
(ii) チヤネルからデータ転送依頼を受けると、指
定サブチヤネルアドレスに対応した記憶域から
送信先プロセツサアドレス、送信先サブチヤネ
ルアドレスを読み出し、送信フレームを組立
て、ループ状伝送路へ該データを送出する。も
し、記憶域にアドレスが設定されていない場
合、チヤネルにエラーを報告する。
定サブチヤネルアドレスに対応した記憶域から
送信先プロセツサアドレス、送信先サブチヤネ
ルアドレスを読み出し、送信フレームを組立
て、ループ状伝送路へ該データを送出する。も
し、記憶域にアドレスが設定されていない場
合、チヤネルにエラーを報告する。
(iii) ループ状伝送路から、フレームを受信する
と、フレーム内で指定される送信先サブチヤネ
ルアドレスに対応した記憶領域の状態情報をチ
エツクし、受信可能ならば、チヤネルの該サブ
チヤネルアドレスに対してデータの受信を要求
する。もし、受信が不可能ならば、その旨送信
元へ報告する。
と、フレーム内で指定される送信先サブチヤネ
ルアドレスに対応した記憶領域の状態情報をチ
エツクし、受信可能ならば、チヤネルの該サブ
チヤネルアドレスに対してデータの受信を要求
する。もし、受信が不可能ならば、その旨送信
元へ報告する。
第４図は本発明を適用したプロセツサ間接続装
置の一実施例であり、Ｉ／Ｏインタフエース制御
部２０１、入出力データ（IOD）レジスタ２０
２、コマンド（CMD）レジスタ２０３、デバイ
ス状態（DSB）レジスタ２０４、装置制御部２
０５、サブチヤネルテーブル２０６、データリン
ク制御部２０８、指示（IR）レジスタ１０９、
データバツフア２１０、報告（SR）レジスタ２
１１などで構成される。以下、第５図の通信例に
もとづき、第４図の動作を中心に「設定動作」、
「転送動作」の順に説明する。なお、第５図にお
いて、左端のHOSTは第３図のプロセツサ１８
に、PCI＃Ａは該プロセツサ１８と接続されてい
るプロセツサ間接続装置２０に、また、右端の
HOSTは第３図のプロセツサ１９に、PCI＃Ｂは
該プロセツサ１９と接続されているプロセツサ間
接続装置２０に対応するものとする。
置の一実施例であり、Ｉ／Ｏインタフエース制御
部２０１、入出力データ（IOD）レジスタ２０
２、コマンド（CMD）レジスタ２０３、デバイ
ス状態（DSB）レジスタ２０４、装置制御部２
０５、サブチヤネルテーブル２０６、データリン
ク制御部２０８、指示（IR）レジスタ１０９、
データバツフア２１０、報告（SR）レジスタ２
１１などで構成される。以下、第５図の通信例に
もとづき、第４図の動作を中心に「設定動作」、
「転送動作」の順に説明する。なお、第５図にお
いて、左端のHOSTは第３図のプロセツサ１８
に、PCI＃Ａは該プロセツサ１８と接続されてい
るプロセツサ間接続装置２０に、また、右端の
HOSTは第３図のプロセツサ１９に、PCI＃Ｂは
該プロセツサ１９と接続されているプロセツサ間
接続装置２０に対応するものとする。
HOSTプロセツサからのＩ／Ｏアドレス
（＃ｉ）に対するパス設定指令（例えばSETココ
マンド）を受付けたプロセツサ間接続装置（PCI
＃Ａ）は、Ｉ／Ｏインタフエース制御部２０１に
よりチヤネルからＩ／Ｏアドレスおよび動作指令
が送られてきたことを知ると、Ｉ／Ｏアドレスは
IODレジスタ２０２に、動作指令はCMDレジス
タ２２３に設定し、起動結果をDSBレジスタ２
０４に設定してチヤネルに封告する。装置制御部
２０５はCMDレジスタ２０３の内容をデコード
してパス設定指令であることを知ると、IODレジ
スタ２０２により、送信先プロセツサアドレス
（DPCI）、サブチヤネルアドレス（DSBC）及び
状態情報を設定するサブチヤネルテーブル２０６
のアドレスを算出し、チヤネルから送られてくる
該当アドレス＃Ｂ，＃ｊの受信準備を行う。送信
先プロセツサアドレス（DPCI）、サブチヤネルア
ドレス（BSBC）およびパス設定表示のサブチヤ
ネルテーブル２０６への設定が正常に終ると、
DSBレジスタ２０４にチヤネル終了（CE）、デバ
イス終了（DE）を設定して、チヤネルへパス設
定動作が正常に終了したことを報告する。第５図
におけるPCI＃Ｂに対しても、同様にしてパスが
設定される。
（＃ｉ）に対するパス設定指令（例えばSETココ
マンド）を受付けたプロセツサ間接続装置（PCI
＃Ａ）は、Ｉ／Ｏインタフエース制御部２０１に
よりチヤネルからＩ／Ｏアドレスおよび動作指令
が送られてきたことを知ると、Ｉ／Ｏアドレスは
IODレジスタ２０２に、動作指令はCMDレジス
タ２２３に設定し、起動結果をDSBレジスタ２
０４に設定してチヤネルに封告する。装置制御部
２０５はCMDレジスタ２０３の内容をデコード
してパス設定指令であることを知ると、IODレジ
スタ２０２により、送信先プロセツサアドレス
（DPCI）、サブチヤネルアドレス（DSBC）及び
状態情報を設定するサブチヤネルテーブル２０６
のアドレスを算出し、チヤネルから送られてくる
該当アドレス＃Ｂ，＃ｊの受信準備を行う。送信
先プロセツサアドレス（DPCI）、サブチヤネルア
ドレス（BSBC）およびパス設定表示のサブチヤ
ネルテーブル２０６への設定が正常に終ると、
DSBレジスタ２０４にチヤネル終了（CE）、デバ
イス終了（DE）を設定して、チヤネルへパス設
定動作が正常に終了したことを報告する。第５図
におけるPCI＃Ｂに対しても、同様にしてパスが
設定される。
転送動作は、プロセツサ相互でREA／WRITE
のマツチングおよびタイミングの同期を取る同期
動作と、同期後のデータ転送動作からなる。こゝ
で、データはPCI＃ＡからPCI＃Ｂへ転送される
とする。
のマツチングおよびタイミングの同期を取る同期
動作と、同期後のデータ転送動作からなる。こゝ
で、データはPCI＃ＡからPCI＃Ｂへ転送される
とする。
まず、PCI＃Ｂ側のHOSTプロセツサ上のタス
クは、対応サブチヤネルにCNWT（Ｒ）コマンド
の先行読込み指令を行い、PCI＃Ａ側のHOSTプ
ロセツサのタスクは、転送要求が発生した時点
で、対応サブチヤネルにCNWT（Ｗ）コマンドの
書込み要求を行う。
クは、対応サブチヤネルにCNWT（Ｒ）コマンド
の先行読込み指令を行い、PCI＃Ａ側のHOSTプ
ロセツサのタスクは、転送要求が発生した時点
で、対応サブチヤネルにCNWT（Ｗ）コマンドの
書込み要求を行う。
CNWT（Ｒ）コマンドが発行されると、PCI
＃ＢのCMDレジスタ２０３にCNWT（Ｒ）コマ
ンドが入り、指定サブチヤネルアドレス＃ｊが
IODレジスタ２０２に設定される。装置制御部２
０５はIODレジスタ２０２で指定されるサブチヤ
ネルテーブル２０６の状態領域（STA）２０７
をチエツクして、それが空で、送信先アドレスが
設定された状態ならば、READ要求があつたこ
とを設定し、DSBレジスタ２０４にチヤネル終
了（CE）表示を行い、Ｉ／Ｏインタフエース制
御部２０１に報告動作を行うよう指示する。
＃ＢのCMDレジスタ２０３にCNWT（Ｒ）コマ
ンドが入り、指定サブチヤネルアドレス＃ｊが
IODレジスタ２０２に設定される。装置制御部２
０５はIODレジスタ２０２で指定されるサブチヤ
ネルテーブル２０６の状態領域（STA）２０７
をチエツクして、それが空で、送信先アドレスが
設定された状態ならば、READ要求があつたこ
とを設定し、DSBレジスタ２０４にチヤネル終
了（CE）表示を行い、Ｉ／Ｏインタフエース制
御部２０１に報告動作を行うよう指示する。
次にPCI＃ＡにCNWT（Ｗ）コマンドが発行さ
れると、上記と同様にして、CMDレジスタ２０
３にCNWT（Ｗ）が、IODレジスタ２０２に＃ｉ
が設定される。装置制御部２０５はIODレジスタ
２０２で指定されるサブチヤネルテーブル２０６
のSTA２０７をチエエツクして、空で送信先ア
ドレスが設定された状態ならば、WRITE要求が
あつたことを該テーブル２０６に登録するととも
に、データリンク制御部２０８への指示レジスタ
２０９にCNWT（Ｗ）要求を設定する。データリ
ンク制御部２０８は、該指示レジスタ２０９、
IODレジスタ２０２、サブチヤネルテーブル２０
６の情報にもとづき、第５図の送信要求フレーム
３０１を組立て、ループ状伝送路１６へ送出する
とともに、DSBレジスタ２０４にチヤネル終了
（CE）表示を行ない、Ｉ／Ｏインタフエース制御
部２０１に報告動作を行うよう指示する。
れると、上記と同様にして、CMDレジスタ２０
３にCNWT（Ｗ）が、IODレジスタ２０２に＃ｉ
が設定される。装置制御部２０５はIODレジスタ
２０２で指定されるサブチヤネルテーブル２０６
のSTA２０７をチエエツクして、空で送信先ア
ドレスが設定された状態ならば、WRITE要求が
あつたことを該テーブル２０６に登録するととも
に、データリンク制御部２０８への指示レジスタ
２０９にCNWT（Ｗ）要求を設定する。データリ
ンク制御部２０８は、該指示レジスタ２０９、
IODレジスタ２０２、サブチヤネルテーブル２０
６の情報にもとづき、第５図の送信要求フレーム
３０１を組立て、ループ状伝送路１６へ送出する
とともに、DSBレジスタ２０４にチヤネル終了
（CE）表示を行ない、Ｉ／Ｏインタフエース制御
部２０１に報告動作を行うよう指示する。
送信要求フレーム３０１を受信したPCI＃Ｂの
データリンク制御部２０８は、該フレームをデー
タバツフア２１０にバツフアリングして、フレー
ム内の送信先サブチヤネルアドレス＃ｊをIODレ
ジスタ２０２に、CNWT（Ｗ）要求を報告レジス
タ２１１に入れる。装置制御部２０５は該IODレ
ジスタ２０２で指定されるサブチヤネルテーブル
２０６の状態領域（STA）２０７に登録されて
いる状態情報がREAD表示で、送信先プロセツ
サアドレス、サブチヤネルアドレスと一致する
と、同期が取れたことを自プロセツサに報告する
ため、DSBレジスタ２０４にデバイス終了
（DE）表示を行う。また、相手プロセツサにも同
様の通知を行うために指示レジスタ２０９に同期
表示（Ｍ）を行い、第５図の３０２で示す同期報
告フレーム３０２をPCI＃Ａに送出するようにデ
ータリンク制御部２０８に指示する。データリン
ク制御部２０８は転送制御部２１２にフレーム構
成に必要なデータ要求を行い、フレームを組立て
ながら、ループ状伝送路１６へ送出する。
データリンク制御部２０８は、該フレームをデー
タバツフア２１０にバツフアリングして、フレー
ム内の送信先サブチヤネルアドレス＃ｊをIODレ
ジスタ２０２に、CNWT（Ｗ）要求を報告レジス
タ２１１に入れる。装置制御部２０５は該IODレ
ジスタ２０２で指定されるサブチヤネルテーブル
２０６の状態領域（STA）２０７に登録されて
いる状態情報がREAD表示で、送信先プロセツ
サアドレス、サブチヤネルアドレスと一致する
と、同期が取れたことを自プロセツサに報告する
ため、DSBレジスタ２０４にデバイス終了
（DE）表示を行う。また、相手プロセツサにも同
様の通知を行うために指示レジスタ２０９に同期
表示（Ｍ）を行い、第５図の３０２で示す同期報
告フレーム３０２をPCI＃Ａに送出するようにデ
ータリンク制御部２０８に指示する。データリン
ク制御部２０８は転送制御部２１２にフレーム構
成に必要なデータ要求を行い、フレームを組立て
ながら、ループ状伝送路１６へ送出する。
同期フレームを受信したPCI＃Ａのデータリン
ク制御部２０８は、該フレームをデータバツフア
２１０にバツフアリングし、送信先アドレスを
IODレジスタ２０２に、同期表示（Ｍ）を報告レ
ジスタ２１１に設定する。装置制御部２０５は、
同期報を受けたことを自プロセツサへ報告するた
め、DSBレジスタ２０４にデバイス終了（DE）
を設定してＩ／Ｏインタフエース制御部２０１へ
報告動作を指示する。
ク制御部２０８は、該フレームをデータバツフア
２１０にバツフアリングし、送信先アドレスを
IODレジスタ２０２に、同期表示（Ｍ）を報告レ
ジスタ２１１に設定する。装置制御部２０５は、
同期報を受けたことを自プロセツサへ報告するた
め、DSBレジスタ２０４にデバイス終了（DE）
を設定してＩ／Ｏインタフエース制御部２０１へ
報告動作を指示する。
次に各PCIに対してチヤネルからコマンドチエ
ンが指示が行なわれ、PCI＃ＡにはWRITEコマ
ンドが、又、PCI＃ＢにはREADコマンドが送ら
れてくる。PCI＃ＡのＩ／Ｏインタフエース制御
部２０１は、コマンドチエン起動により送られて
きたコマンド及びIODアドレスをCMDレジスタ
２０３及びIODレジスタ２０２に設定する。装置
制御部２０５は、IODレジスタ２０２で指定され
るサブチヤネルテーブル２０６のSTA２０７を
チエツクして、パスが設定されており、WRITE
系で同期が完了していると、起動が正常に行なわ
れたことを示すため、DSBレジスタ２０４にオ
ール“０”を設定してＩ／Ｏインタフエース制御
部２０１に報告動作を指示し、WRITEデータの
転送動作に移行する。転送制御部２１２は、チヤ
ネルから送られてきたデータをデータバツフア２
１０へバツフアリングする。また、データリンク
制御部２０８は指示レジスタ２０９、IODレジス
タ２０２、サブチヤネルテーブル２０６、データ
バツフア２１０の情報により、第５図で示すデー
タフレーム３０３を組立て、ループ状伝送路１６
へ送出する。
ンが指示が行なわれ、PCI＃ＡにはWRITEコマ
ンドが、又、PCI＃ＢにはREADコマンドが送ら
れてくる。PCI＃ＡのＩ／Ｏインタフエース制御
部２０１は、コマンドチエン起動により送られて
きたコマンド及びIODアドレスをCMDレジスタ
２０３及びIODレジスタ２０２に設定する。装置
制御部２０５は、IODレジスタ２０２で指定され
るサブチヤネルテーブル２０６のSTA２０７を
チエツクして、パスが設定されており、WRITE
系で同期が完了していると、起動が正常に行なわ
れたことを示すため、DSBレジスタ２０４にオ
ール“０”を設定してＩ／Ｏインタフエース制御
部２０１に報告動作を指示し、WRITEデータの
転送動作に移行する。転送制御部２１２は、チヤ
ネルから送られてきたデータをデータバツフア２
１０へバツフアリングする。また、データリンク
制御部２０８は指示レジスタ２０９、IODレジス
タ２０２、サブチヤネルテーブル２０６、データ
バツフア２１０の情報により、第５図で示すデー
タフレーム３０３を組立て、ループ状伝送路１６
へ送出する。
PCI＃ＢのＩ／Ｏインタフエース制御部２０１
も同様にして、コマンドチエイン起動で送られて
きたコマンド及びIODアドレスをCMDレジスタ
２０３及びIODレジスタ２０２に設定する。装置
制御部２０５は、IODレジスタ２０２で指定され
るサブチヤネルテーブル２０６のSTA２０７を
チエツクして、パスが設定されており、READ
系で同期が完了していると、起動が正常に行なわ
れたことを示すため、DSBレジスタ２０４にオ
ール“０”を設定してＩ／Ｏインタフエース制御
部２０１に起動報告動作を指示し、READデー
タの受信動作に移行する。ループ伝送路１６から
データフレーム３０３を受信したデータリンク制
御部２０８は、該フレームの送信先サブチヤネル
アドレスをIODレジスタ２０２に、データ転送で
あることを報告レジスタ２１１に設定し、受信フ
レームをデータバツフア２１０にバツフアリング
する。装置制御部２０５はIODレジスタ２０２で
指定されるサブチヤネルテーブル２０６をチエツ
クし、状態領域（STM）２０７にパス設定表示、
READ系、同期完了表示がなされており、送信
先プロセツサアドレス、サブチヤネルアドレスが
受信フレームで指定されたものと一致していれ
ば、データ受信動作終了後、正常終了報告をする
ため、DSBレジスタ２０４にチヤネル終了
（CE）、デバイス終了（DE）表示を行い、Ｉ／Ｏ
インタフエース制御部２０１に報告動作を指示す
る。これと同時に、装置制御部２０５は正常にデ
ータを受信したことを相手プロセツサに報告する
ため指示レジスタ２０９にACK表示を行い、デ
ータリンク制御部２０８は第５図で示すACKフ
レーム３０４を相手プロセツサへ送るよう指示す
る。ACKの送出を完了すると、サブチヤネルテ
ーブル２０６の対応アドレス部の状態領域
（STA）２０７を初期のパス設定状態にもどす。
も同様にして、コマンドチエイン起動で送られて
きたコマンド及びIODアドレスをCMDレジスタ
２０３及びIODレジスタ２０２に設定する。装置
制御部２０５は、IODレジスタ２０２で指定され
るサブチヤネルテーブル２０６のSTA２０７を
チエツクして、パスが設定されており、READ
系で同期が完了していると、起動が正常に行なわ
れたことを示すため、DSBレジスタ２０４にオ
ール“０”を設定してＩ／Ｏインタフエース制御
部２０１に起動報告動作を指示し、READデー
タの受信動作に移行する。ループ伝送路１６から
データフレーム３０３を受信したデータリンク制
御部２０８は、該フレームの送信先サブチヤネル
アドレスをIODレジスタ２０２に、データ転送で
あることを報告レジスタ２１１に設定し、受信フ
レームをデータバツフア２１０にバツフアリング
する。装置制御部２０５はIODレジスタ２０２で
指定されるサブチヤネルテーブル２０６をチエツ
クし、状態領域（STM）２０７にパス設定表示、
READ系、同期完了表示がなされており、送信
先プロセツサアドレス、サブチヤネルアドレスが
受信フレームで指定されたものと一致していれ
ば、データ受信動作終了後、正常終了報告をする
ため、DSBレジスタ２０４にチヤネル終了
（CE）、デバイス終了（DE）表示を行い、Ｉ／Ｏ
インタフエース制御部２０１に報告動作を指示す
る。これと同時に、装置制御部２０５は正常にデ
ータを受信したことを相手プロセツサに報告する
ため指示レジスタ２０９にACK表示を行い、デ
ータリンク制御部２０８は第５図で示すACKフ
レーム３０４を相手プロセツサへ送るよう指示す
る。ACKの送出を完了すると、サブチヤネルテ
ーブル２０６の対応アドレス部の状態領域
（STA）２０７を初期のパス設定状態にもどす。
PCI＃Ａもデータ送信後、PCI＃ＢからACKフ
レーム３０４を受信すると、装置制御部２０５
は、IODレジスタ２０２の内容と受信ACKフレ
ーム３０３の送信先アドレスが一致しているかチ
エツクする。該アドレスが一致していて、ACK
フレームから設定された報告レジスタ２１１の内
容が正常終了ならば、正常終了したことを自プロ
セツサに報告するため、DSBレジスタ２０４に
チヤネル終了（CE）、デバイス終了（DE）を設
定して、Ｉ／Ｏインタフエース制御部２０１に報
告動作を指示する。また、サブチヤネルテーブル
２０６の対応アドレス部の状態領域（STA）２
０７を初期のパス設定状態にもどす。
レーム３０４を受信すると、装置制御部２０５
は、IODレジスタ２０２の内容と受信ACKフレ
ーム３０３の送信先アドレスが一致しているかチ
エツクする。該アドレスが一致していて、ACK
フレームから設定された報告レジスタ２１１の内
容が正常終了ならば、正常終了したことを自プロ
セツサに報告するため、DSBレジスタ２０４に
チヤネル終了（CE）、デバイス終了（DE）を設
定して、Ｉ／Ｏインタフエース制御部２０１に報
告動作を指示する。また、サブチヤネルテーブル
２０６の対応アドレス部の状態領域（STA）２
０７を初期のパス設定状態にもどす。
以上説明したように、本発明によれば、複数プ
ロセツサ間のタスク間でパスの設定が可能なた
め、タスク間で直接データ転送できる利点があ
る。また、通信の都度通信パスを設定する必要が
ないので、ソフトウエアオーバヘツドを削減でき
る利点があり、通信の都度通信パスの設定を行つ
ていない従来ユーザプログラムに対して互換をと
りやすい。
ロセツサ間のタスク間でパスの設定が可能なた
め、タスク間で直接データ転送できる利点があ
る。また、通信の都度通信パスを設定する必要が
ないので、ソフトウエアオーバヘツドを削減でき
る利点があり、通信の都度通信パスの設定を行つ
ていない従来ユーザプログラムに対して互換をと
りやすい。
第１図及び第２図は従来のプロセツサ間通信方
式の一例を示す図、第３図は本発明のプロセツサ
間通信方式の一実施例を示す図、第４図は本発明
を適用したプロセツサ間接続装置の具体的構成例
を示す図、第５図は本発明方式による通信例を示
す図である。 １２……タスク、１６……ループ状伝送路、１
７……サブルーチン、１８，１９……プロセツ
サ、２０……プロセツサ間接続装置、２０１……
Ｉ／Ｏインタフエース制御部、２０５……装置制
御部、２０６……サブチヤネルテーブル、２０８
……データリンク制御部、２１０……データバツ
フア。
式の一例を示す図、第３図は本発明のプロセツサ
間通信方式の一実施例を示す図、第４図は本発明
を適用したプロセツサ間接続装置の具体的構成例
を示す図、第５図は本発明方式による通信例を示
す図である。 １２……タスク、１６……ループ状伝送路、１
７……サブルーチン、１８，１９……プロセツ
サ、２０……プロセツサ間接続装置、２０１……
Ｉ／Ｏインタフエース制御部、２０５……装置制
御部、２０６……サブチヤネルテーブル、２０８
……データリンク制御部、２１０……データバツ
フア。
Claims (1)
- １ 複数のプロセツサを伝送路により相互接続し
た情報処理システムにおいて、前記プロセツサと
前記伝送路の間にプロセツサ間接続装置を設置
し、該プロセツサ間接続装置に、前記プロセツサ
の入出力動作を司どるチヤネルの多重動作の単位
であるサブチヤネル対応に通信パスを設定するた
めの送信先プロセツサアドレス、送信先サブチヤ
ネルアドレスおよび該パス設定状態を記憶する記
憶手段と、前記チヤネルからあるサブチヤネルへ
の転送要求を受付け、前記記憶手段の該当サブチ
ヤネルから送信先プロセツサアドレス、送信先サ
ブチヤネルアドレスを読出す手段と、前記読出し
た情報にもとづいて送信フレームを組立て、伝送
路へ送出する手段と、伝送路からフレームを受信
し、該フレーム中で指定されたチヤネル内のサブ
チヤネルへ受信フレームを送信する手段を設け、
複数プロセツサ間の指定サブチヤネル同志で直接
データの送受信を行うことを特徴とするプロセツ
サ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041579A JPS58158732A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57041579A JPS58158732A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158732A JPS58158732A (ja) | 1983-09-21 |
| JPH0142011B2 true JPH0142011B2 (ja) | 1989-09-08 |
Family
ID=12612349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57041579A Granted JPS58158732A (ja) | 1982-03-16 | 1982-03-16 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01178242A (ja) * | 1988-01-08 | 1989-07-14 | Toshiba Corp | 寝台高さ表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272053A (ja) * | 1985-09-25 | 1987-04-02 | Nec Corp | プロセツサユニツト |
| DE69129842T2 (de) * | 1990-09-28 | 1998-12-03 | Fujitsu Ltd., Kawasaki, Kanagawa | Nachrichtensteuersystem in einem datenübertragungssystem |
| JP2512849B2 (ja) * | 1990-09-28 | 1996-07-03 | 富士通株式会社 | デ―タ通信システムのメッセ―ジ制御方式 |
| US5410650A (en) * | 1990-09-28 | 1995-04-25 | Fujitsu Limited | Message control system for data communication system |
| JP2512847B2 (ja) * | 1990-09-28 | 1996-07-03 | 富士通株式会社 | デ―タ通信システムのメッセ―ジ制御方式 |
-
1982
- 1982-03-16 JP JP57041579A patent/JPS58158732A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01178242A (ja) * | 1988-01-08 | 1989-07-14 | Toshiba Corp | 寝台高さ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158732A (ja) | 1983-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562533A (en) | Data communications system to system adapter | |
| US4041472A (en) | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means | |
| US5613068A (en) | Method for transferring data between processors on a network by establishing an address space for each processor in each other processor's | |
| JP3165022B2 (ja) | コンピュータ・システム及びメッセージ転送方法 | |
| JPS63255759A (ja) | 制御システム | |
| JPS6115263A (ja) | 処理装置間指令転送制御方式 | |
| JPH0142011B2 (ja) | ||
| KR920004771B1 (ko) | 작업 관련 메세지 흐름 제어방법 및 통신 관리 장치 | |
| GB2086625A (en) | Disc intercommunication system | |
| JPS636893B2 (ja) | ||
| JPH08221355A (ja) | 多重プロセッサシステム | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2853607B2 (ja) | ジョブ間通信システム | |
| JP2627355B2 (ja) | データ通信方式 | |
| JPS6266359A (ja) | プロセツサ間通信方式 | |
| JP2751879B2 (ja) | プロセッサ間通信方式 | |
| JPS6217879Y2 (ja) | ||
| JPH0544053B2 (ja) | ||
| JPS6362779B2 (ja) | ||
| JPH06149753A (ja) | セマフォ制御方法 | |
| JPS6028459B2 (ja) | デ−タ伝送方式 | |
| JPH0416816B2 (ja) | ||
| JPS61262876A (ja) | マルチプロセツサシステム | |
| JPH0471224B2 (ja) |