JP2001156733A - 高速スロット割当方法及び方式 - Google Patents
高速スロット割当方法及び方式Info
- Publication number
- JP2001156733A JP2001156733A JP33676399A JP33676399A JP2001156733A JP 2001156733 A JP2001156733 A JP 2001156733A JP 33676399 A JP33676399 A JP 33676399A JP 33676399 A JP33676399 A JP 33676399A JP 2001156733 A JP2001156733 A JP 2001156733A
- Authority
- JP
- Japan
- Prior art keywords
- data
- allocation
- slot
- pointer
- slot allocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1682—Allocation of channels according to the instantaneous demands of the users, e.g. concentrated multiplexers, statistical multiplexers
Abstract
(57)【要約】
【課題】 スロット割当の順序制御構成をハードウェア
化し高速処理を可能とする高速スロット割当方法及び方
式を提供する。 【解決手段】 ＴＤＭＡ方式またはＴＤＭＡ／ＴＤＤ方
式の無線基地局におけるスロット割当方式において、ス
ロット割当要求に対してデータテーブル２６およびポイ
ンタテーブル２５による順序制御を行う。データテーブ
ル２６には、送受信データのスロットの割当要求時にス
ロットの割当制御データを生成して記憶し、ポインタテ
ーブル２５には前記割当制御データのアドレスのポイン
タ値を記憶し、送受信時及び端末局へのスロット割当情
報生成時に前記ポインタテーブル２５を参照してポイン
タ順に前記データテーブル２６の割当制御データを読み
出すことにより、送受信データの送受信の順序制御を行
う。
化し高速処理を可能とする高速スロット割当方法及び方
式を提供する。 【解決手段】 ＴＤＭＡ方式またはＴＤＭＡ／ＴＤＤ方
式の無線基地局におけるスロット割当方式において、ス
ロット割当要求に対してデータテーブル２６およびポイ
ンタテーブル２５による順序制御を行う。データテーブ
ル２６には、送受信データのスロットの割当要求時にス
ロットの割当制御データを生成して記憶し、ポインタテ
ーブル２５には前記割当制御データのアドレスのポイン
タ値を記憶し、送受信時及び端末局へのスロット割当情
報生成時に前記ポインタテーブル２５を参照してポイン
タ順に前記データテーブル２６の割当制御データを読み
出すことにより、送受信データの送受信の順序制御を行
う。
Description
【０００１】
【発明が属する技術分野】本発明は、ＴＤＭＡ方式また
はＴＤＭＡ／ＴＤＤ方式の無線基地局における高速スロ
ット割当に関し、特に、順序制御構成を設けた高速スロ
ット割当方法及び方式に関する。
はＴＤＭＡ／ＴＤＤ方式の無線基地局における高速スロ
ット割当に関し、特に、順序制御構成を設けた高速スロ
ット割当方法及び方式に関する。
【０００２】
【従来の技術】従来のスロット割当方式を図６を参照し
て説明する。従来のスロット割当方式は、スロット割当
受付部６１と、スロット割当計数部６２と、割当制御デ
ータ生成及び順序制御部６３とからなるスロット割当制
御部６４と、割当テーブル６５とから構成されている。
て説明する。従来のスロット割当方式は、スロット割当
受付部６１と、スロット割当計数部６２と、割当制御デ
ータ生成及び順序制御部６３とからなるスロット割当制
御部６４と、割当テーブル６５とから構成されている。
【０００３】スロット割当受付部６１は、割当条件を示
す情報および割当要求信号を受け取り、スロット割当計
数部６２において割当余裕を確認して割当応答を送出す
ると共に、割当制御データ生成及び順序制御部６３へ割
当命令を送出する。
す情報および割当要求信号を受け取り、スロット割当計
数部６２において割当余裕を確認して割当応答を送出す
ると共に、割当制御データ生成及び順序制御部６３へ割
当命令を送出する。
【０００４】割当制御データ生成及び順序制御部６３
は、割当命令を受け取り、ここで送信すべきフレームの
順序になるよう割当テーブル６５に割当制御データを書
き込む。
は、割当命令を受け取り、ここで送信すべきフレームの
順序になるよう割当テーブル６５に割当制御データを書
き込む。
【０００５】
【発明が解決しようとする課題】従来のスロット割当方
式においては、割当制御データ生成及び順序制御部６３
において、スロット割当順序の並び替えにメモリスワッ
プによる並び替え等を行う等、割当制御データの並び替
えも含めた処理を行う構成をとっていたため、処理が非
常に複雑となり、ハードウェアで構成することが非常に
困難であるという問題があった。
式においては、割当制御データ生成及び順序制御部６３
において、スロット割当順序の並び替えにメモリスワッ
プによる並び替え等を行う等、割当制御データの並び替
えも含めた処理を行う構成をとっていたため、処理が非
常に複雑となり、ハードウェアで構成することが非常に
困難であるという問題があった。
【０００６】また、割当制御データ生成および順序制御
部６３をたとえハードウェアで構成しても、順序制御の
ための複雑な論理回路が必要となり、高速処理を行うこ
とが不可能であるという点でも問題があった。
部６３をたとえハードウェアで構成しても、順序制御の
ための複雑な論理回路が必要となり、高速処理を行うこ
とが不可能であるという点でも問題があった。
【０００７】（発明の目的）本発明の目的は、順序制御
部を独立に設けてハードウェア化し、高速処理を可能と
する高速スロット割当方法及び方式を提供することにあ
る。
部を独立に設けてハードウェア化し、高速処理を可能と
する高速スロット割当方法及び方式を提供することにあ
る。
【０００８】本発明の他の目的は、伝送データが可変長
かつ高速な通信システムに対しても、高速にスロット割
当を行うことができる高速スロット割当方法及び方式を
提供することにある。
かつ高速な通信システムに対しても、高速にスロット割
当を行うことができる高速スロット割当方法及び方式を
提供することにある。
【０００９】
【課題を解決するための手段】本発明は、ＴＤＭＡフレ
ームを微細なスロットに分割し、送信または受信すべき
単位データを複数のスロットに割り当て、またその割り
当てスケジューリングを伝送信号の到着に応じて行う、
デマンドアサイン型のダイナミックＴＤＭＡ方式または
ダイナミックＴＤＭＡ／ＴＤＤ方式の無線基地局装置に
おいて、伝送データが可変長かつ高速な通信システムに
対しても、高速にスロット割当を行うことのできる方式
を実現したことを特徴としている。つまり、本発明の高
速スロット割当方法は、ＴＤＭＡ方式またはＴＤＭＡ／
ＴＤＤ方式の無線基地局におけるスロット割当方法にお
いて、送受信データのスロットの割当要求時に、スロッ
トの割当制御データを生成して記憶するデータテーブル
と、前記割当制御データのアドレスのポインタ値を記憶
するポインタテーブルとを用いて、送受信時及び端末局
へのスロット割当情報生成時に前記ポインタテーブルを
参照してポインタ順に前記データテーブルの割当制御デ
ータを読み出すことにより、送受信データの送受信の順
序制御を行うことを特徴とする。また、データテーブル
に記憶される割当制御データには、各スロット割当単位
毎に、少なくとも割当先の端末アドレス、基地局の送受
信データのデータ格納メモリのアドレス先頭位置および
割当スロット数を含むこと、更に、ポインタテーブルに
記憶されるデータは、あらかじめ定められたＴＤＭＡス
ロットの割当法則に従って順番付けられたデータテーブ
ルのアドレスのポインタ値であり、前記ポインタ値はＴ
ＤＭＡスロットの割当どおりの順序に読み出されること
を特徴とする。
ームを微細なスロットに分割し、送信または受信すべき
単位データを複数のスロットに割り当て、またその割り
当てスケジューリングを伝送信号の到着に応じて行う、
デマンドアサイン型のダイナミックＴＤＭＡ方式または
ダイナミックＴＤＭＡ／ＴＤＤ方式の無線基地局装置に
おいて、伝送データが可変長かつ高速な通信システムに
対しても、高速にスロット割当を行うことのできる方式
を実現したことを特徴としている。つまり、本発明の高
速スロット割当方法は、ＴＤＭＡ方式またはＴＤＭＡ／
ＴＤＤ方式の無線基地局におけるスロット割当方法にお
いて、送受信データのスロットの割当要求時に、スロッ
トの割当制御データを生成して記憶するデータテーブル
と、前記割当制御データのアドレスのポインタ値を記憶
するポインタテーブルとを用いて、送受信時及び端末局
へのスロット割当情報生成時に前記ポインタテーブルを
参照してポインタ順に前記データテーブルの割当制御デ
ータを読み出すことにより、送受信データの送受信の順
序制御を行うことを特徴とする。また、データテーブル
に記憶される割当制御データには、各スロット割当単位
毎に、少なくとも割当先の端末アドレス、基地局の送受
信データのデータ格納メモリのアドレス先頭位置および
割当スロット数を含むこと、更に、ポインタテーブルに
記憶されるデータは、あらかじめ定められたＴＤＭＡス
ロットの割当法則に従って順番付けられたデータテーブ
ルのアドレスのポインタ値であり、前記ポインタ値はＴ
ＤＭＡスロットの割当どおりの順序に読み出されること
を特徴とする。
【００１０】本発明の高速スロット割当方式は、ＴＤＭ
Ａ方式またはＴＤＭＡ／ＴＤＤ方式の無線基地局におけ
る高速スロット割当方式において、送受信データのスロ
ットの割当要求を送受信するスロット割当受付部と、ス
ロットの割当制御データを生成して出力する割当制御デ
ータ生成部と、前記割当制御データを記憶するデータテ
ーブルと、前記データテーブルに記憶された前記割当制
御データのアドレスのポインタ値を記憶するポインタテ
ーブルと、前記データテーブルへの割当制御データの記
憶時に当該割当制御データを解析して割当制御データの
記憶アドレスのポインタ値を生成して前記ポインタテー
ブルに記憶するとともに、送受信時及び端末局へのスロ
ット割当情報生成時に前記ポインタテーブルを参照して
ポインタ順に前記データテーブルから前記割当制御デー
タを読み出しスロットを割り当てる送受信データの送受
信の順序制御を行う順序制御部とを有することを特徴と
する。また、基地局の送受信データのデータ格納メモリ
を有し、割当制御データ生成部は、各スロット割当単位
毎に、少なくとも割当先の端末アドレス、データ格納メ
モリのアドレス先頭位置および割当スロット数を含む割
当制御データを生成すること、及び、順序制御部は、あ
らかじめ定められたＴＤＭＡスロットの割当法則に従っ
て順番付けられたデータテーブルのアドレスのポインタ
値をポインタテーブルに記憶し、ＴＤＭＡスロットの割
当どおりの順序で前記ポインタ値を読み出すことを特徴
とする。
Ａ方式またはＴＤＭＡ／ＴＤＤ方式の無線基地局におけ
る高速スロット割当方式において、送受信データのスロ
ットの割当要求を送受信するスロット割当受付部と、ス
ロットの割当制御データを生成して出力する割当制御デ
ータ生成部と、前記割当制御データを記憶するデータテ
ーブルと、前記データテーブルに記憶された前記割当制
御データのアドレスのポインタ値を記憶するポインタテ
ーブルと、前記データテーブルへの割当制御データの記
憶時に当該割当制御データを解析して割当制御データの
記憶アドレスのポインタ値を生成して前記ポインタテー
ブルに記憶するとともに、送受信時及び端末局へのスロ
ット割当情報生成時に前記ポインタテーブルを参照して
ポインタ順に前記データテーブルから前記割当制御デー
タを読み出しスロットを割り当てる送受信データの送受
信の順序制御を行う順序制御部とを有することを特徴と
する。また、基地局の送受信データのデータ格納メモリ
を有し、割当制御データ生成部は、各スロット割当単位
毎に、少なくとも割当先の端末アドレス、データ格納メ
モリのアドレス先頭位置および割当スロット数を含む割
当制御データを生成すること、及び、順序制御部は、あ
らかじめ定められたＴＤＭＡスロットの割当法則に従っ
て順番付けられたデータテーブルのアドレスのポインタ
値をポインタテーブルに記憶し、ＴＤＭＡスロットの割
当どおりの順序で前記ポインタ値を読み出すことを特徴
とする。
【００１１】具体的には、ＣＰＵ、データ格納メモリ、
メモリ制御部、スロット割当制御部を備え、スロット割
当制御部は、スロット割当受付部と、スロット割当計数
部と、割当制御データ生成部と、データテーブルと、ポ
インタテーブルと、順序制御部とから構成され、スロッ
ト割当受付部は、割当条件を示す情報及び送信または受
信すべきデータについて信データの蓄積等によるスロッ
ト割当の要求信号をＣＰＵ及びメモリ制御部より受け取
り、スロット割当計数部において割当条件にもとづく必
要スロット数を計算した上、スロット割当の余裕を確認
して、余裕がある場合は割当制御データ生成部に割当命
令を送出し、割当制御データ生成部は、データの送受信
に必要なスロット割当情報を割当制御データとして生成
し、前記割当制御データをデータテーブルに記憶し、順
序制御部は、前記データテーブルに記憶された前記割当
制御データのアドレスのポインタ値をポインタテーブル
に記憶し、送受信時及び端末局へのスロット割当情報生
成時に前記ポインタテーブルを参照してポインタ順に前
記データテーブルの割当制御データを読み出し、割当制
御データのスロット割当情報に従って、データ格納メモ
リから送出すべきデータを取り出して送信し、またデー
タ格納メモリに対して受信データの蓄積を行うと共に、
制御用スロットを使用して端末局にスロット割当情報を
知らせる送受信データの送受信の順序制御を行う。
メモリ制御部、スロット割当制御部を備え、スロット割
当制御部は、スロット割当受付部と、スロット割当計数
部と、割当制御データ生成部と、データテーブルと、ポ
インタテーブルと、順序制御部とから構成され、スロッ
ト割当受付部は、割当条件を示す情報及び送信または受
信すべきデータについて信データの蓄積等によるスロッ
ト割当の要求信号をＣＰＵ及びメモリ制御部より受け取
り、スロット割当計数部において割当条件にもとづく必
要スロット数を計算した上、スロット割当の余裕を確認
して、余裕がある場合は割当制御データ生成部に割当命
令を送出し、割当制御データ生成部は、データの送受信
に必要なスロット割当情報を割当制御データとして生成
し、前記割当制御データをデータテーブルに記憶し、順
序制御部は、前記データテーブルに記憶された前記割当
制御データのアドレスのポインタ値をポインタテーブル
に記憶し、送受信時及び端末局へのスロット割当情報生
成時に前記ポインタテーブルを参照してポインタ順に前
記データテーブルの割当制御データを読み出し、割当制
御データのスロット割当情報に従って、データ格納メモ
リから送出すべきデータを取り出して送信し、またデー
タ格納メモリに対して受信データの蓄積を行うと共に、
制御用スロットを使用して端末局にスロット割当情報を
知らせる送受信データの送受信の順序制御を行う。
【００１２】（作用）割当制御データを記憶したデータ
テーブルを、ポインタテーブルからのポインター値によ
り参照するように構成して、スロット割当順序の並び替
えに割当制御データ自体のメモリスワップによる並び替
え等を行う必要をなくし、可変長で高速なデータに対し
ても、高速なスロット割当を可能とする。また、データ
テーブルおよびポインタテーブルによる順序制御を行う
構成により、データテーブルおよびポインタテーブル等
をハードウェアで構成することを可能とし一層の高速化
を可能とする。
テーブルを、ポインタテーブルからのポインター値によ
り参照するように構成して、スロット割当順序の並び替
えに割当制御データ自体のメモリスワップによる並び替
え等を行う必要をなくし、可変長で高速なデータに対し
ても、高速なスロット割当を可能とする。また、データ
テーブルおよびポインタテーブルによる順序制御を行う
構成により、データテーブルおよびポインタテーブル等
をハードウェアで構成することを可能とし一層の高速化
を可能とする。
【００１３】
【発明の実施の形態】次に、本発明の高速スロット割当
方法及び方式の一実施の形態について説明する。
方法及び方式の一実施の形態について説明する。
【００１４】（構成の説明）図１は、ＴＤＭＡフレーム
を微細なスロットに分割し、送信または受信すべき単位
データを複数のスロットに割り当て、またその割り当て
スケジューリングを伝送信号の到着に応じて行う、デマ
ンドアサイン型のダイナミックＴＤＭＡ方式またはダイ
ナミックＴＤＭＡ／ＴＤＤ方式の無線基地局装置におい
て適用される本実施の形態の全体構成を示す図であり、
スロット割当制御部を用いて構成するＴＤＭＡ／ＴＤＤ
スケジューリングおよびフレーミング機能の全体構成を
示す図である。
を微細なスロットに分割し、送信または受信すべき単位
データを複数のスロットに割り当て、またその割り当て
スケジューリングを伝送信号の到着に応じて行う、デマ
ンドアサイン型のダイナミックＴＤＭＡ方式またはダイ
ナミックＴＤＭＡ／ＴＤＤ方式の無線基地局装置におい
て適用される本実施の形態の全体構成を示す図であり、
スロット割当制御部を用いて構成するＴＤＭＡ／ＴＤＤ
スケジューリングおよびフレーミング機能の全体構成を
示す図である。
【００１５】バスにそれぞれ接続されたスロット割当制
御部１１と、ＴＤＭＡ／ＴＤＤフレーミング部１２と、
メモリ制御部１３と、データ格納メモリ１４と、ＣＰＵ
１５と、ＲＯＭ１６と、ＲＡＭ１７とから構成される。
各部の機能概要は以下のとおりである。
御部１１と、ＴＤＭＡ／ＴＤＤフレーミング部１２と、
メモリ制御部１３と、データ格納メモリ１４と、ＣＰＵ
１５と、ＲＯＭ１６と、ＲＡＭ１７とから構成される。
各部の機能概要は以下のとおりである。
【００１６】ＣＰＵ１５は、ソフトウェアプログラムに
より動作し、メモリ制御、ＴＤＭＡ／ＴＤＤのスケジュ
ーリング、フレーミング及びスロット割当要求等を行
う。
より動作し、メモリ制御、ＴＤＭＡ／ＴＤＤのスケジュ
ーリング、フレーミング及びスロット割当要求等を行
う。
【００１７】ＲＯＭ１６は、上記ソフトウェアプログラ
ムが格納されており、ＣＰＵ１５でのプログラムの実行
に合わせて読み出される。また、ＲＡＭ１７は上記ソフ
トウェアプログラムを実行する際の実行領域として使用
されるメモリである。
ムが格納されており、ＣＰＵ１５でのプログラムの実行
に合わせて読み出される。また、ＲＡＭ１７は上記ソフ
トウェアプログラムを実行する際の実行領域として使用
されるメモリである。
【００１８】データ格納メモリ１４はハードウェアメモ
リで構成され、端末へ送信するデータおよび端末から受
信したデータを蓄積するメモリである。
リで構成され、端末へ送信するデータおよび端末から受
信したデータを蓄積するメモリである。
【００１９】メモリ制御部１３はハードウェアで構成さ
れ、端末へ送信するデータおよび端末から受信したデー
タのデータ格納メモリ１４に対する書き込み及び読み出
しを行うためのメモリ制御を行う。
れ、端末へ送信するデータおよび端末から受信したデー
タのデータ格納メモリ１４に対する書き込み及び読み出
しを行うためのメモリ制御を行う。
【００２０】スロット割当制御部１１は、ハードウェア
で構成され、送信または受信すべきデータについてスロ
ット割当の要求信号をメモリ制御部１３およびＣＰＵ１
５より受け取り、スロット割当を行い、送受信のＴＤＭ
Ａ動作を制御する情報および端末局に割当を知らせる情
報をＴＤＭＡ／ＴＤＤフレーミング部１２へ送出する。
で構成され、送信または受信すべきデータについてスロ
ット割当の要求信号をメモリ制御部１３およびＣＰＵ１
５より受け取り、スロット割当を行い、送受信のＴＤＭ
Ａ動作を制御する情報および端末局に割当を知らせる情
報をＴＤＭＡ／ＴＤＤフレーミング部１２へ送出する。
【００２１】ＴＤＭＡ／ＴＤＤフレーミング部１２はハ
ードウェアで構成され、スロット割当制御部１１で生成
された後述のポインタテーブルから、データテーブルを
参照して、スロット割当情報を端末局へ通知するととも
に、スロット割当情報によりモデム部へのＴＤＭＡ／Ｔ
ＤＤの送受信の制御動作を行う。
ードウェアで構成され、スロット割当制御部１１で生成
された後述のポインタテーブルから、データテーブルを
参照して、スロット割当情報を端末局へ通知するととも
に、スロット割当情報によりモデム部へのＴＤＭＡ／Ｔ
ＤＤの送受信の制御動作を行う。
【００２２】図２は、図１に示すスロット割当制御部１
１の詳細な構成を示す図である。図２において、スロッ
ト割当受付部２１は、図１に示すＣＰＵ１５から割当条
件を示す情報を受け取り、メモリ制御部１３から送信デ
ータの蓄積に基づく送信の割当要求信号を受け取り、ま
た、ＣＰＵ１５から受信の割当要求信号を受け取り、前
記割当条件にもとづく必要スロット数を計算した上、割
当スロット数を計数しスロット割当数を管理しているス
ロット割当計数部２２においてスロット割当の余裕を確
認して、余裕がある場合は割当要求を受け付けたことを
示す割当応答を送出すると共に、割当制御データ生成部
２３へ割当命令を送出する。
１の詳細な構成を示す図である。図２において、スロッ
ト割当受付部２１は、図１に示すＣＰＵ１５から割当条
件を示す情報を受け取り、メモリ制御部１３から送信デ
ータの蓄積に基づく送信の割当要求信号を受け取り、ま
た、ＣＰＵ１５から受信の割当要求信号を受け取り、前
記割当条件にもとづく必要スロット数を計算した上、割
当スロット数を計数しスロット割当数を管理しているス
ロット割当計数部２２においてスロット割当の余裕を確
認して、余裕がある場合は割当要求を受け付けたことを
示す割当応答を送出すると共に、割当制御データ生成部
２３へ割当命令を送出する。
【００２３】割当制御データ生成部２３は、前記割当命
令を受け取り、必要スロット数、該当するデータのデー
タ格納メモリのアドレス等を含む割当制御データを生成
して蓄積しておき、これを順序制御部２４に対する開始
タイミングの開始合図によりデータテーブル２６へ転送
する。
令を受け取り、必要スロット数、該当するデータのデー
タ格納メモリのアドレス等を含む割当制御データを生成
して蓄積しておき、これを順序制御部２４に対する開始
タイミングの開始合図によりデータテーブル２６へ転送
する。
【００２４】順序制御部２４は、開始タイミングの開始
合図によって転送されたデータテーブル２６の情報を解
析し、あらかじめ定められたＴＤＭＡスロットの割当法
則に従って、データテーブル２６のアドレスを示すアド
レスポインタを並べたポインタテーブル２５を生成す
る。ポインタテーブル２５は、データテーブル２６とと
もに基地局の送受信制御と端末局へのスロット割当情報
の生成に使用される。
合図によって転送されたデータテーブル２６の情報を解
析し、あらかじめ定められたＴＤＭＡスロットの割当法
則に従って、データテーブル２６のアドレスを示すアド
レスポインタを並べたポインタテーブル２５を生成す
る。ポインタテーブル２５は、データテーブル２６とと
もに基地局の送受信制御と端末局へのスロット割当情報
の生成に使用される。
【００２５】データテーブル２６は、各スロット割当単
位毎に、割り当てる情報のタイプ、割当先の端末アドレ
ス、基地局から送信すべき図１のデータ格納メモリ１４
のアドレス先頭位置および割当スロット数を含むように
構成される。データテーブル２６は、順序制御部２４に
よるポインタテーブル２５の作成時と、ＴＤＭＡ／ＴＤ
Ｄフレーミング部１２による実際の送受信制御と端末局
へのスロット割当情報生成時に読み出される。
位毎に、割り当てる情報のタイプ、割当先の端末アドレ
ス、基地局から送信すべき図１のデータ格納メモリ１４
のアドレス先頭位置および割当スロット数を含むように
構成される。データテーブル２６は、順序制御部２４に
よるポインタテーブル２５の作成時と、ＴＤＭＡ／ＴＤ
Ｄフレーミング部１２による実際の送受信制御と端末局
へのスロット割当情報生成時に読み出される。
【００２６】ポインタテーブル２５は、順序制御部２４
により、あらかじめ定められたＴＤＭＡスロットの割当
法則に従って順番付けられ、データテーブル２６のアド
レスをポインタ値として書きこまれ、ＴＤＭＡスロット
の割当どおりの順序にポインタ値を取り出すことのでき
るよう構成される。
により、あらかじめ定められたＴＤＭＡスロットの割当
法則に従って順番付けられ、データテーブル２６のアド
レスをポインタ値として書きこまれ、ＴＤＭＡスロット
の割当どおりの順序にポインタ値を取り出すことのでき
るよう構成される。
【００２７】以上詳細に実施の形態の構成を述べたが、
図１に示すＣＰＵ１５、ＲＡＭ１７およびＲＯＭ１６等
のハードウェア、メモリ制御部１３、データ格納メモリ
１４およびＴＤＭＡ／ＴＤＤフレーミング部１２は、当
業者にとってよく知られており、また本発明とは直接関
係しないので、その詳細な構成は省略する。
図１に示すＣＰＵ１５、ＲＡＭ１７およびＲＯＭ１６等
のハードウェア、メモリ制御部１３、データ格納メモリ
１４およびＴＤＭＡ／ＴＤＤフレーミング部１２は、当
業者にとってよく知られており、また本発明とは直接関
係しないので、その詳細な構成は省略する。
【００２８】また、スロット割当制御部１１は、全体を
ハードウェアで構成する例で説明したが、一部ソフトウ
ェアで構成しても順序制御部２４、データテーブル２６
およびポインタテーブル２５をハードウェアで構成する
ことが可能であり、従来の構成より高速処理が実現可能
である。
ハードウェアで構成する例で説明したが、一部ソフトウ
ェアで構成しても順序制御部２４、データテーブル２６
およびポインタテーブル２５をハードウェアで構成する
ことが可能であり、従来の構成より高速処理が実現可能
である。
【００２９】（動作の説明）次に、図２に示すスロット
割当制御部の動作を図３に示すフローチャートを使用し
て説明する。図３（ａ）はスロット割当要求受付制御の
フローチャートを示す図であり、図３（ｂ）はスロット
割当順序制御のフローチャートを示す図である。
割当制御部の動作を図３に示すフローチャートを使用し
て説明する。図３（ａ）はスロット割当要求受付制御の
フローチャートを示す図であり、図３（ｂ）はスロット
割当順序制御のフローチャートを示す図である。
【００３０】図３（ａ）に示すスロット割当要求受付制
御においては、割当要求がスロット割当受付部２１に与
えられると（ｓ１、２）、スロット割当計数処理（ｓ
３）によりスロット割当の余裕を確認し、余裕があれば
（ｓ４、５）割当要求を受け付ける（ｓ６）と共に、割
当制御データ生成部２３で割当制御データの生成を行
い、各スロット割当単位毎に、割当制御データとして、
割り当てる情報のタイプ、割当先の端末アドレス、基地
局から送信すべきデータのデータ格納メモリの先頭位置
および割当スロット数等を蓄積する（ｓ７）。
御においては、割当要求がスロット割当受付部２１に与
えられると（ｓ１、２）、スロット割当計数処理（ｓ
３）によりスロット割当の余裕を確認し、余裕があれば
（ｓ４、５）割当要求を受け付ける（ｓ６）と共に、割
当制御データ生成部２３で割当制御データの生成を行
い、各スロット割当単位毎に、割当制御データとして、
割り当てる情報のタイプ、割当先の端末アドレス、基地
局から送信すべきデータのデータ格納メモリの先頭位置
および割当スロット数等を蓄積する（ｓ７）。
【００３１】また、図３（ｂ）に示すスロット割当順序
制御においては、順序制御の開始タイミング（ｓ８、
９）の信号をもとに、上記スロット割当要求受付制御に
より生成した前記割当制御データを、例として図４に示
すようなデータテーブルへ転送し（ｓ１０）、順序制御
部２４によりデータテーブル２６にある割当制御データ
をあらかじめ定められたＴＤＭＡフレーム構築の法則に
従い、割当順に送出できるよう、例として図５に示すよ
うなポインタテーブル２５に割当順にデータテーブル２
６のアドレスのポインタ値として書き込む（ｓ１１）。
この動作を順序制御の終了まで繰り返す（ｓ１２、１
３）。
制御においては、順序制御の開始タイミング（ｓ８、
９）の信号をもとに、上記スロット割当要求受付制御に
より生成した前記割当制御データを、例として図４に示
すようなデータテーブルへ転送し（ｓ１０）、順序制御
部２４によりデータテーブル２６にある割当制御データ
をあらかじめ定められたＴＤＭＡフレーム構築の法則に
従い、割当順に送出できるよう、例として図５に示すよ
うなポインタテーブル２５に割当順にデータテーブル２
６のアドレスのポインタ値として書き込む（ｓ１１）。
この動作を順序制御の終了まで繰り返す（ｓ１２、１
３）。
【００３２】ここで、ポインタテーブル２５としては、
ＴＤＭＡの割当どおりの順序にポインタ値が並ぶよう、
ポインタ値を挿入して、挿入点以下のポインタ値をすべ
て後ろにシフトする、シフトレジスタを使用する等によ
り構成できる。
ＴＤＭＡの割当どおりの順序にポインタ値が並ぶよう、
ポインタ値を挿入して、挿入点以下のポインタ値をすべ
て後ろにシフトする、シフトレジスタを使用する等によ
り構成できる。
【００３３】以上のようにスロット割当制御部における
スロット割当順序の並び替えにおいて、データテーブル
およびポインタテーブルによる順序制御を行う構成とし
たことにより、割当制御データを記憶したデータテーブ
ルを、ポインタテーブルからのポインター値により参照
することにより、割当制御データを読み出し、ＴＤＭＡ
／ＴＤＤフレーミング部は、その割当制御データのスロ
ット割当情報に従ってメモリ制御部へデータ転送要求を
送出し、データ格納メモリから送出すべきデータを取り
出して送信し、またデータ格納メモリに対して受信すべ
きデータの蓄積を行うと共に、制御用スロットを使用し
て端末局にスロット割当情報を知らせる。この場合、送
信または受信すべきデータが可変長で高速なデータであ
っても、スロット割当が可能である。本方式により順序
制御をハードウェアで構成することが容易となり高速動
作が実現できる。
スロット割当順序の並び替えにおいて、データテーブル
およびポインタテーブルによる順序制御を行う構成とし
たことにより、割当制御データを記憶したデータテーブ
ルを、ポインタテーブルからのポインター値により参照
することにより、割当制御データを読み出し、ＴＤＭＡ
／ＴＤＤフレーミング部は、その割当制御データのスロ
ット割当情報に従ってメモリ制御部へデータ転送要求を
送出し、データ格納メモリから送出すべきデータを取り
出して送信し、またデータ格納メモリに対して受信すべ
きデータの蓄積を行うと共に、制御用スロットを使用し
て端末局にスロット割当情報を知らせる。この場合、送
信または受信すべきデータが可変長で高速なデータであ
っても、スロット割当が可能である。本方式により順序
制御をハードウェアで構成することが容易となり高速動
作が実現できる。
【００３４】
【発明の効果】本発明によれば、スロットの割当制御デ
ータを生成して記憶するデータテーブルと、前記割当制
御データのアドレスのポインタ値を記憶するポインタテ
ーブルとを用いて、送受信時及び端末局へのスロット割
当情報生成時に前記ポインタテーブルを参照してポイン
タ順に前記データテーブルの割当制御データを読み出す
順序制御を行う構成とすることにより、スロット割当順
序の並び替えにおいて、割当制御データ自体のメモリス
ワップによる並び替えを行う必要がないから、ハードウ
ェアによる構成が容易であり、可変長で高速なデータに
対しても、高速なスロット割当が可能となり、動的かつ
柔軟なスロット割当制御が可能であり、スロット利用効
率を高めることが可能である。
ータを生成して記憶するデータテーブルと、前記割当制
御データのアドレスのポインタ値を記憶するポインタテ
ーブルとを用いて、送受信時及び端末局へのスロット割
当情報生成時に前記ポインタテーブルを参照してポイン
タ順に前記データテーブルの割当制御データを読み出す
順序制御を行う構成とすることにより、スロット割当順
序の並び替えにおいて、割当制御データ自体のメモリス
ワップによる並び替えを行う必要がないから、ハードウ
ェアによる構成が容易であり、可変長で高速なデータに
対しても、高速なスロット割当が可能となり、動的かつ
柔軟なスロット割当制御が可能であり、スロット利用効
率を高めることが可能である。
【００３５】また、順序制御の開始のタイミングにより
データテーブルおよびポインタテーブルの生成タイミン
グを制御することが可能であり、最終的なスロット割当
に必要となるポインタテーブルの生成及び読み出しタイ
ミングを容易に制御でき、その結果、スロット割当要求
から実際のデータ送信までの遅延時間を少なくすること
が可能である。
データテーブルおよびポインタテーブルの生成タイミン
グを制御することが可能であり、最終的なスロット割当
に必要となるポインタテーブルの生成及び読み出しタイ
ミングを容易に制御でき、その結果、スロット割当要求
から実際のデータ送信までの遅延時間を少なくすること
が可能である。
【図１】本発明の一実施の形態の全体構成を示す図であ
る。
る。
【図２】本実施の形態のスロット割当制御部の詳細ブロ
ックを示す図である。
ックを示す図である。
【図３】スロット割当制御部のデータテーブルの記憶情
報の例を示す図である。
報の例を示す図である。
【図４】スロット割当制御部のポインタテーブルの記憶
情報の例を示す図である。
情報の例を示す図である。
【図５】スロット割当制御部の処理フローを示す図であ
る。
る。
【図６】従来のスロット割当方式を示す図である。
１１、６４ スロット割当制御部 １２ ＴＤＭＡ／ＴＤＤフレーミング部 １３ メモリ制御部 １４ データ格納メモリ １５ ＣＰＵ（中央処理装置） １６ ＲＯＭ １７ ＲＡＭ ２１、６１ スロット割当受付部 ２２、６２ スロット割当計数部 ２３ 割当制御データ生成部 ２４ 順序制御部 ２５ ポインタテーブル ２６ データテーブル ６３ 割当制御データ生成及び順序制御部 ６５ 割当テーブル
Claims (6)
- 【請求項１】 ＴＤＭＡ方式またはＴＤＭＡ／ＴＤＤ方
式の無線基地局におけるスロット割当方法において、 送受信データのスロットの割当要求時に、スロットの割
当制御データを生成して記憶するデータテーブルと、前
記割当制御データのアドレスのポインタ値を記憶するポ
インタテーブルとを用いて、送受信時及び端末局へのス
ロット割当情報生成時に前記ポインタテーブルを参照し
てポインタ順に前記データテーブルの割当制御データを
読み出すことにより、送受信データの送受信の順序制御
を行うことを特徴とする高速スロット割当方法。 - 【請求項２】 データテーブルに記憶される割当制御デ
ータには、各スロット割当単位毎に、少なくとも割当先
の端末アドレス、基地局の送受信データのデータ格納メ
モリのアドレス先頭位置および割当スロット数を含むこ
とを特徴とする請求項１記載の高速スロット割当方法。 - 【請求項３】 ポインタテーブルに記憶されるデータ
は、あらかじめ定められたＴＤＭＡスロットの割当法則
に従って順番付けられたデータテーブルのアドレスのポ
インタ値であり、前記ポインタ値はＴＤＭＡスロットの
割当どおりの順序に読み出されることを特徴とする請求
項１又は２記載の高速スロット割当方法。 - 【請求項４】 ＴＤＭＡ方式またはＴＤＭＡ／ＴＤＤ方
式の無線基地局における高速スロット割当方式におい
て、 送受信データのスロットの割当要求を送受信するスロッ
ト割当受付部と、スロットの割当制御データを生成して
出力する割当制御データ生成部と、前記割当制御データ
を記憶するデータテーブルと、前記データテーブルに記
憶された前記割当制御データのアドレスのポインタ値を
記憶するポインタテーブルと、前記データテーブルへの
割当制御データの記憶時に当該割当制御データを解析し
て割当制御データの記憶アドレスのポインタ値を生成し
て前記ポインタテーブルに記憶するとともに、送受信時
及び端末局へのスロット割当情報生成時に前記ポインタ
テーブルを参照してポインタ順に前記データテーブルか
ら前記割当制御データを読み出しスロットを割り当てる
送受信データの送受信の順序制御を行う順序制御部とを
有することを特徴とする高速スロット割当方式。 - 【請求項５】 基地局の送受信データのデータ格納メモ
リを有し、割当制御データ生成部は、各スロット割当単
位毎に、少なくとも割当先の端末アドレス、データ格納
メモリのアドレス先頭位置および割当スロット数を含む
割当制御データを生成することを特徴とする請求項４記
載の高速スロット割当方式。 - 【請求項６】 順序制御部は、あらかじめ定められたＴ
ＤＭＡスロットの割当法則に従って順番付けられたデー
タテーブルのアドレスのポインタ値をポインタテーブル
に記憶し、ＴＤＭＡスロットの割当どおりの順序で前記
ポインタ値を読み出すことを特徴とする請求項４又は５
記載の高速スロット割当方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33676399A JP2001156733A (ja) | 1999-11-26 | 1999-11-26 | 高速スロット割当方法及び方式 |
| US09/721,959 US7016333B1 (en) | 1999-11-26 | 2000-11-27 | High speed timeslot assignment unit and method for a TDMA communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33676399A JP2001156733A (ja) | 1999-11-26 | 1999-11-26 | 高速スロット割当方法及び方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156733A true JP2001156733A (ja) | 2001-06-08 |
Family
ID=18302486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33676399A Pending JP2001156733A (ja) | 1999-11-26 | 1999-11-26 | 高速スロット割当方法及び方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7016333B1 (ja) |
| JP (1) | JP2001156733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187665B2 (en) | 2001-07-23 | 2007-03-06 | Nec Corporation | Apparatus and method of scheduling channel allocation in dynamic TDMA frame |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004023441D1 (de) * | 2003-05-16 | 2009-11-12 | Panasonic Corp | Medienzugriffskontrolle in Master-Slave Systemen |
| US9370021B2 (en) * | 2008-07-31 | 2016-06-14 | Google Technology Holdings LLC | Interference reduction for terminals operating on neighboring bands in wireless communication systems |
| US8520617B2 (en) * | 2009-11-06 | 2013-08-27 | Motorola Mobility Llc | Interference mitigation in heterogeneous wireless communication networks |
| KR102109709B1 (ko) | 2018-07-24 | 2020-05-12 | 경희대학교 산학협력단 | 5G 네트워크에서 eMBB와 uRLLC의 공존을 위한 방법 및 시스템 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241541A (en) * | 1990-03-15 | 1993-08-31 | International Business Machines Corporation | Burst time division multiplex interface for integrated data link controller |
| FR2665810B1 (fr) * | 1990-08-09 | 1993-06-18 | Bull Sa | Controleur de communication entre un ordinateur et une pluralite de terminaux de type rnis. |
| JP2679442B2 (ja) * | 1991-04-17 | 1997-11-19 | 日本電気株式会社 | ディジタル移動通信方式 |
| JP2730338B2 (ja) * | 1991-07-15 | 1998-03-25 | 日本電気株式会社 | 衛星通信方式 |
| SE469617B (sv) * | 1991-12-16 | 1993-08-02 | Ellemtel Utvecklings Ab | Paketkopplad och kretskopplad vaeljare daer varje ansluten enhet disponerar oever aatminstone en styrtidlucka |
| US5659698A (en) * | 1994-11-01 | 1997-08-19 | Motorola, Inc. | Method and apparatus for generating a circular buffer address in integrated circuit that performs multiple communications tasks |
| JP2856086B2 (ja) * | 1994-12-26 | 1999-02-10 | 日本電気株式会社 | 衛星チャネルアクセス方式 |
| US5682419A (en) * | 1995-01-26 | 1997-10-28 | Grube; Gary W. | Method and apparatus for providing infrastructure call support |
| US5862136A (en) * | 1995-07-07 | 1999-01-19 | Northern Telecom Limited | Telecommunications apparatus and method |
| US5822313A (en) * | 1996-05-24 | 1998-10-13 | National Semiconductor Corporation | Seamless handover in a cordless TDMA system |
| US5862135A (en) * | 1996-10-10 | 1999-01-19 | Lucent Technologies Inc. | Simplified interface to a time-division multiplexed communications medium |
| US6064649A (en) * | 1997-01-31 | 2000-05-16 | Nec Usa, Inc. | Network interface card for wireless asynchronous transfer mode networks |
| JPH10285180A (ja) | 1997-04-07 | 1998-10-23 | Kokusai Electric Co Ltd | デジタル通信システム |
| US6249526B1 (en) * | 1997-06-30 | 2001-06-19 | Intel Corporation | Versatile time division multiple access slot assignment unit |
| JP3338773B2 (ja) * | 1997-11-12 | 2002-10-28 | 日本電気株式会社 | 伝送装置及びその網終端装置管理方法 |
| US6208650B1 (en) * | 1997-12-30 | 2001-03-27 | Paradyne Corporation | Circuit for performing high-speed, low latency frame relay switching with support for fragmentation and reassembly and channel multiplexing |
| JPH11252110A (ja) | 1998-03-05 | 1999-09-17 | Fujitsu Ltd | デセル化装置 |
| JP3299225B2 (ja) | 1999-06-09 | 2002-07-08 | エヌイーシーモバイリング株式会社 | 通信システムの送信装置および方法 |
| US6545993B1 (en) * | 1999-06-28 | 2003-04-08 | Legerity, Inc. | Method and apparatus for managing data transfer and acknowledgements |
| GB9915341D0 (en) * | 1999-06-30 | 1999-09-01 | Nortel Networks Corp | Multiple access parallel memory and method |
-
1999
- 1999-11-26 JP JP33676399A patent/JP2001156733A/ja active Pending
-
2000
- 2000-11-27 US US09/721,959 patent/US7016333B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187665B2 (en) | 2001-07-23 | 2007-03-06 | Nec Corporation | Apparatus and method of scheduling channel allocation in dynamic TDMA frame |
| CN100353773C (zh) * | 2001-07-23 | 2007-12-05 | 日本电气株式会社 | 在动态时分多路存取帧中调度信道分配的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7016333B1 (en) | 2006-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517500A (en) | Packet handling method | |
| US7339948B2 (en) | Industrial controller providing deterministic communication on ethernet | |
| KR100981461B1 (ko) | 통신 칩 및 메시지 관리자에 의한 통신 칩의 메시지 메모리의 데이터에 대한 액세스 제어 방법 | |
| JPH08508592A (ja) | 通信ネットワークのデータステーション内のデータバッファ方法および装置 | |
| KR20070037634A (ko) | 플렉스레이 통신 구성 요소 | |
| US5717948A (en) | Interface circuit associated with a processor to exchange digital data in series with a peripheral device | |
| KR20070039937A (ko) | 메시지 메모리 내에서 메시지를 저장하기 위한 방법 및상응하는 메시지 메모리 | |
| JP2001156733A (ja) | 高速スロット割当方法及び方式 | |
| JP6290761B2 (ja) | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム | |
| CN111587560A (zh) | 主从总线系统和用于运行总线系统的方法 | |
| CN115563038A (zh) | 基于dma控制器的数据处理系统、方法和数据处理设备 | |
| JP2865314B2 (ja) | パケット通信装置 | |
| CN113992470B (zh) | 数据发送方法和接收方法、主设备、从设备及电子设备 | |
| KR100207662B1 (ko) | 고수준 데이터 통신제어 통신 장치 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| KR100595632B1 (ko) | 휴대용 단말기의 디스플레이 제어 방법 | |
| JPS6123707B2 (ja) | ||
| KR100911787B1 (ko) | 시분할 다중화 방식을 적용한 통신 시스템에서의 데이터처리 방법 | |
| JPH09149043A (ja) | 競合多重装置 | |
| JPH02280439A (ja) | 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路 | |
| JPS63107236A (ja) | 回線制御方法 | |
| JPH11122275A (ja) | シリアル通信システム | |
| JPH07112202B2 (ja) | データ伝送方法およびデータ伝送システム | |
| JPH11219492A (ja) | 制御信号発生器を有する移動無線機 | |
| JPS63128829A (ja) | タイムスロツト割当方式 |