JP6290761B2 - データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム - Google Patents
データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム Download PDFInfo
- Publication number
- JP6290761B2 JP6290761B2 JP2014195182A JP2014195182A JP6290761B2 JP 6290761 B2 JP6290761 B2 JP 6290761B2 JP 2014195182 A JP2014195182 A JP 2014195182A JP 2014195182 A JP2014195182 A JP 2014195182A JP 6290761 B2 JP6290761 B2 JP 6290761B2
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- data
- reply
- clock signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Description
所定の条件がある場合、あるいは、複数のスレーブ装置に同時に高負荷なアクセスを行う場合等において、高度なデータ転送制御技術が期待されている。
図1は、第1の実施形態に係るデータ転送制御システム1の構成を概念的に示すブロック図である。本実施形態に係るデータ転送制御システム1は、マスター装置10、3つのスレーブ装置20乃至40、及び、共通クロック信号分配装置50を備えている。マスター装置10は、例えば、サーバ装置等の情報処理装置である。スレーブ装置20乃至40は、装置内部に格納したデータをマスター装置10からアクセスされる装置であり、例えば、マスター装置10によって制御される記憶装置等の周辺装置である。本実施形態では、スレーブ装置20乃至40は、マスター装置10と通信可能にデイジーチェーン接続されている。尚、マスター装置10に接続されるスレーブ装置は、3つに限定されない。
図8は、第2の実施形態に係るデータ転送制御システム2の構成を概念的に示すブロック図である。
上述した各実施形態において図2、及び、図8に示した各部は、専用のHW(HawdWare)(電子回路)によって実現することができる。また、少なくとも、リプライ送出部320及び71−i、及び、同期制御部330及び72−iは、ソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図9を参照して説明する。
・CPU901、
・ROM(Read_Only_Memory)902、
・RAM(Random_Access_Memory)903、
・ハードディスク904(記憶装置)、
・外部装置との通信インタフェース905(Interface:以降、「I/F」と称する)、
・CD−ROM(Compact_Disc_Read_Only_Memory)等の記憶媒体907に格納されたデータを読み書き可能なリーダライタ908、
・入出力インタフェース909、
情報処理装置900は、これらの構成がバス906(通信線)を介して接続された一般的なコンピュータである。
10 マスター装置
20乃至40 スレーブ装置
200乃至400 データ処理制御部
50 共通クロック信号分配装置
100 リクエストデータ
101 有効フラグ
102 命令種別
103 アクセス先装置
104 アクセス先アドレス
105 書き込みデータ
110 リプライデータ
111 有効フラグ
112 アクセス先装置
113 読み出しデータ
310 リクエスト受信部
311 リクエスト判定部
312 リプライ有無判定部
320 リプライ送出部
321 リプライ生成部
322 リプライタイミング生成部
323 リプライタイミング調整部
330 同期制御部
331 リクエストデータ入力バッファ
332 リクエストデータ出力バッファ
333 リプライデータ入力バッファ
334 リプライデータ出力バッファ
340 リクエスト処理部
2 データ転送制御システム
60 第1の情報処理装置
70−1乃至70−n 第2の情報処理装置
71−i リプライ送出部
72−i 同期制御部
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク
905 通信インタフェース
906 バス
907 記憶媒体
908 リーダライタ
909 入出力インタフェース
Claims (10)
- 第一の情報処理装置が、自装置固有の個別クロック信号と同期して自装置に格納した格納データにアクセスする、複数の第二の情報処理装置のうちの特定の情報処理装置に格納された前記格納データにアクセスする際に、前記特定の情報処理装置が発行した前記格納データへのアクセス結果を表すリプライデータを、前記特定の情報処理装置を除く少なくともいずれかの前記第二の情報処理装置が順番に中継して入手する場合において、
前記第二の情報処理装置ごとに、
前記第二の情報処理装置が前記個別クロック信号と同期して生成する前記リプライデータを、前記複数の第二の情報処理装置に対して共通に分配された共通クロック信号と同期して出力する同期制御手段と、
前記共通クロック信号と同期して動作し、前記第一の情報処理装置と、前記複数の第二の情報処理装置とを順番に中継する第一の通信パスを使用して受信した、自装置に格納した前記格納データに対する前記第一の情報処理装置からのリクエストデータが、自装置宛である場合、当該リクエストデータを前記同期制御手段へ出力するリクエスト受信手段と、
前記共通クロック信号と同期して動作し、自装置宛の前記リクエストデータに対し、前記同期制御手段が出力した前記リプライデータを、前記リクエストデータを受信してから所定の時間記憶したのち、前記第一の情報処理装置と、前記複数の第二の情報処理装置とを順番に中継する第二の通信パスを使用して、後段に位置する前記第二の情報処理装置、あるいは、前記第一の情報処理装置へ送信するリプライ送出手段と、
を備える、データ転送制御システム。 - 前記リプライ送出手段は、前記第二の情報処理装置が、前記リクエストデータを受信してから前記リクエストデータに対して生成した前記リプライデータを送信するまでに要する時間が、前記複数の第二の情報処理装置の間で一定となるように、前記リプライデータを所定の時間に亘って記憶する、
請求項1に記載のデータ転送制御システム。 - 前記同期制御手段は、前記共通クロック信号と同期して入手した前記リクエストデータを、前記個別クロック信号と同期して出力する、
請求項1又は2に記載のデータ転送制御システム。 - 前記同期制御手段は、
前記リクエスト受信手段から入力された前記リクエストデータを、前記共通クロック信号と同期して記憶するリクエストデータ入力バッファと、
前記リクエストデータ入力バッファから出力された前記リクエストデータを、前記個別クロック信号と同期して記憶するリクエストデータ出力バッファと、
前記第二の情報処理装置が生成した前記リプライデータを、前記個別クロック信号と同期して記憶するリプライデータ入力バッファと、
前記リプライデータ入力バッファから出力された前記リプライデータを、前記共通クロック信号と同期して記憶するリプライデータ出力バッファと、
を備える、請求項1乃至3のいずれかに記載のデータ転送制御システム。 - 前記リクエスト受信手段は、入手した前記第一の情報処理装置からのリクエストデータが他装置宛である場合、当該リクエストデータを、後段に位置する前記第二の情報処理装置へ送信する、
請求項3又は4に記載のデータ転送制御システム。 - 前記リプライ送出手段は、前記リプライデータを所定の時間記憶可能な1以上のバッファを備え、先入れ先出し方式によって、前記リプライデータを読み出す、
請求項1乃至5のいずれかに記載のデータ転送制御システム。 - 前記共通クロック信号を生成し、生成した前記共通クロック信号を、前記複数の第二の情報処理装置に分配する共通クロック信号分配手段、
をさらに備える、請求項1乃至6のいずれかに記載のデータ転送制御システム。 - 前記複数の第二の情報処理装置は、デイジーチェーン形式によって、前記第一の情報処理装置と接続する、
請求項1乃至7のいずれかに記載のデータ転送制御システム。 - 第一の情報処理装置が、自装置固有の個別クロック信号と同期して自装置に格納した格納データにアクセスする、複数の第二の情報処理装置のうちの特定の情報処理装置に格納された前記格納データにアクセスする際に、前記特定の情報処理装置が発行した前記格納データへのアクセス結果を表すリプライデータを、前記特定の情報処理装置を除く少なくともいずれかの前記第二の情報処理装置が順番に中継して入手する場合において、
前記複数の第二の情報処理装置によって、
前記第二の情報処理装置が前記個別クロック信号と同期して生成する前記リプライデータを、前記複数の第二の情報処理装置に対して共通に分配された共通クロック信号と同期して出力し、
前記第一の情報処理装置と、前記複数の第二の情報処理装置とを順番に中継する第一の通信パスを使用して受信した、自装置に格納した前記格納データに対する前記第一の情報処理装置からのリクエストデータが、自装置宛である場合、当該リクエストデータを前記共通クロック信号と同期して出力し、
自装置宛の前記リクエストデータに対して出力した前記リプライデータを所定の時間記憶したのち、前記第一の情報処理装置と、前記複数の第二の情報処理装置とを順番に中継する第二の通信パスを使用して、後段に位置する前記第二の情報処理装置へ、あるいは、前記第一の情報処理装置へ、前記共通クロック信号と同期して送信する、
データ転送制御方法。 - 第一の情報処理装置が、自装置固有の個別クロック信号と同期して自装置に格納した格納データにアクセスする、複数の第二の情報処理装置のうちの特定の情報処理装置に格納された前記格納データにアクセスする際に、前記特定の情報処理装置が発行した前記格納データへのアクセス結果を表すリプライデータを、前記特定の情報処理装置を除く少なくともいずれかの前記第二の情報処理装置が順番に中継して入手する場合において、
前記第二の情報処理装置が前記個別クロック信号と同期して生成する前記リプライデータを、前記複数の第二の情報処理装置に対して共通に分配された共通クロック信号と同期して出力する同期制御処理と、
前記第一の情報処理装置と、前記複数の第二の情報処理装置とを順番に中継する第一の通信パスを使用して受信した、自装置に格納した前記格納データに対する前記第一の情報処理装置からのリクエストデータが、自装置宛である場合、前記リクエストデータを前記共通クロック信号と同期して出力するリクエスト受信処理と、
自装置宛の前記リクエストデータに対して前記同期制御処理が出力した前記リプライデータを、所定の時間記憶したのち、前記第一の情報処理装置と、前記複数の記第二の情報処理装置とを順番に中継する第二の通信パスを使用して、後段に位置する前記第二の情報処理装置、あるいは、前記第一の情報処理装置へ、前記共通クロック信号と同期して送信するリプライ送出処理と、
を前記複数の第二の情報処理装置に実行させる、データ転送制御プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195182A JP6290761B2 (ja) | 2014-09-25 | 2014-09-25 | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム |
US15/512,604 US20170308487A1 (en) | 2014-09-25 | 2015-09-16 | Data transfer control system, data transfer control method, and program storage medium |
PCT/JP2015/004709 WO2016047104A1 (ja) | 2014-09-25 | 2015-09-16 | データ転送制御システム、データ転送制御方法、及び、プログラム記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195182A JP6290761B2 (ja) | 2014-09-25 | 2014-09-25 | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016066278A JP2016066278A (ja) | 2016-04-28 |
JP6290761B2 true JP6290761B2 (ja) | 2018-03-07 |
Family
ID=55580653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014195182A Active JP6290761B2 (ja) | 2014-09-25 | 2014-09-25 | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20170308487A1 (ja) |
JP (1) | JP6290761B2 (ja) |
WO (1) | WO2016047104A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI612788B (zh) * | 2015-12-21 | 2018-01-21 | 視動自動化科技股份有限公司 | 具有鏈結匯流排的通訊系統 |
US10212658B2 (en) * | 2016-09-30 | 2019-02-19 | Kinetic Technologies | Systems and methods for managing communication between devices |
US10757484B2 (en) | 2017-01-05 | 2020-08-25 | Kinetic Technologies | Systems and methods for pulse-based communication |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004126647A (ja) * | 2002-09-30 | 2004-04-22 | Canon Inc | 情報転送方法及び情報処理システム |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
JP5407633B2 (ja) * | 2008-07-28 | 2014-02-05 | 株式会社リコー | 通信装置及びそれを有する通信システム並びに通信方法 |
US9274997B2 (en) * | 2012-05-02 | 2016-03-01 | Smsc Holdings S.A.R.L. | Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain |
-
2014
- 2014-09-25 JP JP2014195182A patent/JP6290761B2/ja active Active
-
2015
- 2015-09-16 WO PCT/JP2015/004709 patent/WO2016047104A1/ja active Application Filing
- 2015-09-16 US US15/512,604 patent/US20170308487A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2016066278A (ja) | 2016-04-28 |
WO2016047104A1 (ja) | 2016-03-31 |
US20170308487A1 (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8719476B2 (en) | Communication system, master device and slave device, and communication method, configured to handle plural concurrent requests | |
US9471521B2 (en) | Communication system for interfacing a plurality of transmission circuits with an interconnection network, and corresponding integrated circuit | |
JP2015520459A (ja) | リングトポロジーステータス指示 | |
JP6290761B2 (ja) | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
US20170024146A1 (en) | Memory controller, information processing device, and control method | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
JP2009116702A (ja) | 半導体集積回路 | |
US7130946B2 (en) | Configuration and method having a first device and a second device connected to the first device through a cross bar | |
US20090013144A1 (en) | Integrated circuit, and integrated circuit system | |
JP4104939B2 (ja) | マルチプロセッサシステム | |
JP4372110B2 (ja) | データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法 | |
JP2005216147A (ja) | 情報処理装置 | |
JP4924970B2 (ja) | データ処理システム | |
KR20060112349A (ko) | 에스오씨 버스 시스템 및 버스 데이터 처리방법 | |
CN116303221B (zh) | 一种多核处理器片上网络系统的数据传输方法 | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
JP5489871B2 (ja) | 画像処理装置 | |
US10452579B2 (en) | Managing input/output core processing via two different bus protocols using remote direct memory access (RDMA) off-loading processing system | |
JP4125933B2 (ja) | 共通メモリを備えたプロセッサシステム | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
KR20060009292A (ko) | 분할 프로토콜 전송 방법 및 프로세싱 시스템 | |
JP2004161207A (ja) | 人工衛星搭載データ処理装置 | |
JP6287493B2 (ja) | 情報処理装置、転送装置、および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6290761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |