TWI612788B - 具有鏈結匯流排的通訊系統 - Google Patents

具有鏈結匯流排的通訊系統 Download PDF

Info

Publication number
TWI612788B
TWI612788B TW104143017A TW104143017A TWI612788B TW I612788 B TWI612788 B TW I612788B TW 104143017 A TW104143017 A TW 104143017A TW 104143017 A TW104143017 A TW 104143017A TW I612788 B TWI612788 B TW I612788B
Authority
TW
Taiwan
Prior art keywords
controlled module
command
command packet
packet
packet sequence
Prior art date
Application number
TW104143017A
Other languages
English (en)
Other versions
TW201724821A (zh
Inventor
江士標
劉立業
李棟樑
黃全富
蕭雲昇
Original Assignee
視動自動化科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 視動自動化科技股份有限公司 filed Critical 視動自動化科技股份有限公司
Priority to TW104143017A priority Critical patent/TWI612788B/zh
Priority to US15/071,820 priority patent/US10353846B2/en
Priority to EP16167843.8A priority patent/EP3185485B1/en
Publication of TW201724821A publication Critical patent/TW201724821A/zh
Application granted granted Critical
Publication of TWI612788B publication Critical patent/TWI612788B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

本發明揭示一種具有鏈結匯流排的通訊系統，包括耦合裝置、至少一受控模組以及終端裝置，藉由至少一受控模組的一控制單元控制鏈結匯流排，以節省受控模組的傳輸單元之設置，以節省通訊系統的製造成本。並且藉由鏈結匯流排以快速地傳送命令封包以及回應封包，以提高通訊系統的資料傳輸效能。

Description

具有鏈結匯流排的通訊系統
本發明係關於一種通訊系統，特別是關於一種具有鏈結匯流排的通訊系統。
由於產品製造的需求，自動化技術廣泛應用於生產製程中，所述自動化技術通常使用多個互相連接的輸入/輸出(I/O)模組來傳輸一封包串列的多個資料封包，並且利用主要/從屬式架構透過串列匯流排介面來傳送與處理饋入I/O模組的封包。例如貝克夫自動化公司(Beckhoff Automation)於西元2009年5月22日申請的美國專利第US 8,531,942號案所揭示的內容，如第1圖所示之習知技術中主從式架構的通訊系統的方塊圖，主控單元1的控制單元(control unit)13之傳送介面(TX)依序傳送資料封包至每個串接在一起的從屬單元(slave unit)3(即，I/O模組)。每個從屬單元3的接收介面(RX1)接收來自前一級從屬單元3所傳送的全部資料封包，其中每個從屬單元3以處理單元(processing unit)35處理該全部資料封包中符合該從屬單元3的封包，並且將全部資料傳送介面(TX1)繼續轉送至下一個從屬單元3，直至最後一個從屬單元3以傳送介面(TX1)將全部資料封包傳送至終端裝置20之後，該終端裝置20再將接收的全部資料封包反向地饋入最後一個從屬單元3 的接收介面(RX2)，接著最後一個從屬單元3以傳送介面(TX2)將除了符合本身從屬單元3(例如N級)的封包以外的資料封包轉送至前一級(例如N-1級)，並且從屬單元3(例如N級)以回應封包取代符合該從屬單元3的封包，再由從屬單元3的傳送介面(TX2)送至下一級從屬單元(例如N-2級)3，直至回傳至第一個從屬單元3，最後，主控單元1收到第一個從屬單元3所轉送的各級從屬單元3的回應封包。
然而，上述每個從屬單元3設置兩組傳送介面(TX1、TX2)以及兩組接收介面(RX1、RX2)，其成本較高，特別是當從屬單元3的設置數量為因應較多的生產站點而設立更多時，傳送介面以及接收介面的數量急遽增加而耗費成本。此外，回應的封包是在終端裝置20至控制單元13的後向過程(即，回傳過程)中插入封包串列，其未於控制單元13至終端裝置20的前向過程，導致傳輸效率下降，因此需要發展一種新式的通訊系統，以解決上述的問題。
本發明之一目的在於提供一種具有鏈結匯流排的通訊系統，藉由至少一受控模組的一控制單元控制鏈結匯流排，以節省受控模組的傳輸單元之設置，以節省通訊系統的製造成本。
本發明之另一目的在於提供一種具有鏈結匯流排的通訊系統，藉由鏈結匯流排以快速地傳送命令封包以及回應封包，以提高通訊系統的資料傳輸效能。
為達成上述目的，本發明的具有鏈結匯流排的通訊系統包括：一耦合裝置，用以沿著一第一路徑傳送一第一命令封包串列，所述第 一命令封包串列包括複數命令封包；至少一受控模組，耦接所述耦合裝置，用以沿著所述第一路徑接收所述第一命令封包串列，所述至少一受控模組選擇該些命令封包中相對應於所述至少一受控模組的一命令封包，所述至少一受控模組處理所述選擇的命令封包以形成一第二回應封包，並且以一第一回應封包及/或所述第二回應封包取代所述命令封包以形成一第二命令封包串列，其中所述第一回應封包預先儲存於該至少一受控模組；以及一終端裝置，耦接所述至少一受控模組，用以沿著所述第一路徑接收由所述第一回應封包以及/或不相對應於所述至少一受控模組的命令封包組成的所述第二命令封包串列，並且將所述第二命令封包串列沿著一第二路徑依序經由所述至少一受控模組回傳至所述耦合裝置，其中所述第一路徑以及所述第二路徑連接形成所述鏈結匯流排。
在一實施例中，所述耦合裝置包括：一傳送介面，用以沿著所述第一路徑傳送所述命令封包串列至所述至少一受控模組；以及一主控器，耦接所述傳送介面，用以沿著所述第二路徑接收來自所述至少一受控模組的所述第二命令封包串列。
在一實施例中，所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接所述耦合裝置，用以沿著所述第一路徑接收所述耦合裝置的所述第一命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及下一受控模組的所述接收單元，用以將所述第二命令封包串列由所述目前受控模組傳送至下一受控模組；以及一第一緩衝器，耦接所述下一受控模組以及所 述耦合裝置，用以儲存來自所述終端裝置的所述第二命令封包串列。
在一實施例中，所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接前一受控模組，用以沿著所述第一路徑接收所述前一受控模組的所述第二命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及下一受控模組的所述接收單元，用以將所述第二命令封包串列由所述目前受控模組傳送至所述下一受控模組；以及一第一緩衝器，耦接所述下一受控模組以及所述前一受控模組，用以儲存來自所述終端裝置的所述第二命令封包串列。
在一實施例中，所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接前一受控模組，用以沿著所述第一路徑接收所述前一受控模組的所述第二命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及所述終端裝置，用以將所述第二命令封包串列由所述目前受控模組傳送至所述終端裝置；以及一第一緩衝器，耦接所述終端裝置以及所述前一受控模組，用以儲存來自所述終端裝置的所述第二命令封包串列。
在一實施例中，所述終端裝置沿著所述第一路徑接收該些受控模組的該些第一回應封包，並且所述耦合裝置沿著所述第二路徑依序經由每一受控模組接收具有該些第一回應封包的所述第二命令封包串列。
在一實施例中，所述終端裝置包括一第二緩衝器，用以儲存 所述第二命令封包串列的該些第一回應封包。
在一實施例中，所述控制單元包括：一命令緩衝器，耦接所述接收單元；以及一應用程式模組，耦接所述命令緩衝器以及所述接收單元，用以監測所述第一命令封包串列或是所述第二命令封包串列，當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號相對應於目前受控模組的編號時，所述應用程式模組複製相對應的命令封包至所述命令緩衝器並且以所述第一回應封包取代所述第一命令封包串列或是所述第二命令封包串列中相對應的命令封包。
在一實施例中，當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號不相對應於目前受控模組的編號時，所述應用程式模組將不相對應的命令封包轉送至所述下一受控模組的接收單元。
在一實施例中，所述控制單元還包括一結果緩衝區，耦接所述應用程式模組以及所述傳送單元，所述應用程式模組以固定周期擷取並且處理所述命令緩衝器中的相對應命令封包，以形成所述目前受控模組的所述第一回應封包，並且將所述第一回應封包儲存於所述結果緩衝區。
在一實施例中，所述耦合裝置用以沿著所述第一路徑傳送一第一偵測封包串列，所述第一偵測封包串列包括一標頭封包以及接續所述標頭封包之後的複數編碼封包。
在一實施例中，所述至少一受控模組接收所述偵測封包串列的標頭封包時，計數該些編碼封包直至接收到第一個編碼封包時，所述至少一受控模組產生的計數值作為所述至少一受控模組的編號。
在一實施例中，所述至少一受控模組以一通知封包取代所述第一個編碼封包以形成一第二偵測封包串列，並且將所述第二偵測封包串列轉送至所述終端裝置。
在一實施例中，所述耦合裝置接收來自所述終端裝置的所述第二偵測封包串列，以計算所述至少一受控模組的總數量。
在一實施例中，所述第一路徑定義為所述耦合裝置經由所述至少一受控模組至所述終端裝置的資料傳輸路徑。
在一實施例中，所述第二路徑定義為所述終端裝置經由所述至少一受控模組至所述耦合裝置的資料傳輸路徑。
1‧‧‧主控單元
3‧‧‧從屬單元
13‧‧‧控制單元
20‧‧‧終端裝置
35‧‧‧處理單元
100‧‧‧耦合裝置
102‧‧‧受控模組
104‧‧‧終端裝置
106‧‧‧傳送介面
108‧‧‧主控器
110‧‧‧第一緩衝器
112‧‧‧接收單元
114‧‧‧控制單元
116‧‧‧傳送單元
118‧‧‧第二緩衝器
120‧‧‧命令緩衝器
122‧‧‧應用程式模組
124‧‧‧結果緩衝區
126‧‧‧計數器
CP1‧‧‧第一路徑
CP2‧‧‧第二路徑
DRP 1~DRP(N-1)‧‧‧通知封包
SCP‧‧‧編碼封包
RX1、RX2‧‧‧接收介面
TX1、TX2‧‧‧傳送介面
第1圖繪示習知技術中主從式架構的通訊系統的方塊圖。
第2圖繪示依據本發明實施例中多具有鏈結匯流排的通訊系統之方塊圖。
第3圖繪示依據本發明實施例中利用具有控制單元的受控模組進行資料封包的交換以及處理之方塊圖。
第4圖繪示依據本發明實施例中以偵測封包串列進行受控模組的排序偵測機制之示意圖。
參考第2圖，其繪示依據本發明實施例中多具有鏈結匯流排的通訊系統之方塊圖。通訊系統包括耦合裝置(coupling device)100、至少一受控模組(controlled module)102以及終端裝置(terminal device)104。至少一受 控模組102分別耦接耦合裝置100與終端裝置104並且介於耦合裝置100與終端裝置104之間。
所述耦合裝置100用以沿著一第一路徑CP1傳送第一命令封包串列，所述第一命令封包串列包括複數命令封包。在一實施例中，所述耦合裝置包括傳送介面(transmitting interface)106以及主控器(host)108。主控器108耦接所述傳送介面106。傳送介面106用以沿著所述第一路徑CP1傳送所述命令封包串列至所述至少一受控模組102。主控器108用以沿著所述第二路徑CP2接收來自所述至少一受控模組102的所述第二命令封包串列。
至少一受控模組102用以沿著所述第一路徑CP1接收所述第一命令封包串列，所述至少一受控模組102選擇該些命令封包中相對應於所述至少一受控模組102的一命令封包，所述至少一受控模組102處理所述選擇的命令封包以形成一第二回應封包，並且以一第一回應封包及/或所述第二回應封包取代所述命令封包以形成一第二命令封包串列，其中所述第一回應封包預先儲存於該至少一受控模組102。
終端裝置104用以沿著所述第一路徑CP1接收由所述第一回應封包以及/或不相對應於所述至少一受控模組102的命令封包組成的所述第二命令封包串列，並且將所述第二命令封包串列沿著一第二路徑CP2依序經由所述至少一受控模組102回傳至所述耦合裝置100，其中所述第一路徑CP1以及所述第二路徑CP2連接形成所述鏈結匯流排(train bus)。在一實施例中，所述終端裝置104包括一第二緩衝器118，用以儲存所述第二命令封包串列的該些第一回應封包。所述終端裝置104沿著所述第一路徑CP1接收該些受控模組102的第一回應封包，並且所述耦合裝置100沿著所述第二路徑 CP2依序經由每一受控模組102接收具有該些第一回應封包的所述第二命令封包串列。
具體來說，第2圖所示之第一個受控模組102包括：接收單元112耦接所述耦合裝置100，用以沿著所述第一路徑CP1接收所述耦合裝置100的所述第一命令封包串列；控制單元114耦接所述接收單元112，用以將所述第一回應封包取代相對應於目前受控模組102的所述命令封包；傳送單元116耦接所述目前受控模組102的所述控制單元114以及下一受控模組102(即，第二個受控模組102)的所述接收單元112，用以將所述第二命令封包串列由所述目前受控模組102(即，第一個受控模組102)傳送至下一受控模組102；以及第一緩衝器110耦接所述下一受控模組102以及所述耦合裝置100，用以儲存來自所述終端裝置104的所述第二命令封包串列。
第2圖所示之第二個受控模組102至第N-1個受控模組102中每個受控模組102包括：接收單元112耦接前一受控模組102，用以沿著所述第一路徑CP1接收所述前一受控模組102的所述第二命令封包串列；控制單元，耦接所述接收單元114，用以將所述第一回應封包取代相對應於目前受控模組102的所述命令封包；傳送單元116耦接所述目前受控模組102的所述控制單元114以及下一受控模組102的所述接收單元112，用以將所述第二命令封包串列由所述目前受控模組102傳送至所述下一受控模組102；以及第一緩衝器110耦接所述下一受控模組102以及所述前一受控模組102，用以儲存來自所述終端裝置104的所述第二命令封包串列。
第2圖所示之第N個受控模組102包括：接收單元112耦接前一受控模組102，用以沿著所述第一路徑CP1接收所述前一受控模組102的所 述第二命令封包串列；控制單元114耦接所述接收單元112，用以將所述第一回應封包取代相對應於目前受控模組102的所述命令封包；傳送單元116耦接所述目前受控模組102的所述控制單元114以及所述終端裝置104，用以將所述第二命令封包串列由所述目前受控模組102傳送至所述終端裝置104；以及第一緩衝器110耦接所述終端裝置104以及所述前一受控模組102，用以儲存來自所述終端裝置104的所述第二命令封包串列。
參考第3圖，其繪示依據本發明實施例中利用具有控制單元的受控模組102進行資料封包的交換以及處理之方塊圖。所述控制單元114包括命令緩衝器120、應用程式模組122、結果緩衝區124以及計數器126。命令緩衝器120耦接所述接收單元112。
應用程式模組122耦接所述命令緩衝器120以及所述接收單元112，用以監測所述第一命令封包串列或是所述第二命令封包串列，當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號相對應於目前受控模組102的編號時，所述應用程式模組122複製相對應的命令封包至所述命令緩衝器120並且以所述第一回應封包取代所述第一命令封包串列或是所述第二命令封包串列中相對應的命令封包。當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號不相對應於目前受控模組102的編號時，所述應用程式模組122將不相對應的命令封包轉送至所述下一受控模組102的接收單元112。
結果緩衝區124耦接所述應用程式模組122以及所述傳送單元116，所述應用程式模組122以固定周期擷取並且處理所述命令緩衝器120中的相對應命令封包，以形成所述目前受控模組102的所述第一回應封包， 並且將所述第一回應封包儲存於所述結果緩衝區124。
參考第2至4圖，第4圖繪示依據本發明實施例中以偵測封包串列進行受控模組102的排序偵測機制之示意圖。所述耦合裝置100用以沿著所述第一路徑CP1傳送第一偵測封包串列，所述第一偵測封包串列包括一標頭(head)封包以及接續所述標頭封包之後的複數編碼封包(code packet)(SCP)。所述至少一受控模組102接收所述偵測封包串列的標頭封包時，以計數器126計數該些編碼封包直至接收到第一個編碼封包時，所述至少一受控模組102產生的計數值作為所述至少一受控模組102的編號。所述至少一受控模組102以一通知封包(DRP 1~DRP(N-1))取代所述第一個編碼封包以形成一第二偵測封包串列，並且將所述第二偵測封包串列轉送至所述終端裝置104。所述耦合裝置100接收來自所述終端裝置104的所述第二偵測封包串列，以計算所述至少一受控模組102的總數量。
綜上所述，本發明之具有鏈結匯流排的通訊系統，藉由至少一受控模組的一控制單元控制鏈結匯流排，以節省受控模組的傳輸單元之設置，以節省通訊系統的製造成本，並且藉由鏈結匯流排以快速地傳送命令封包以及回應封包，以提高通訊系統的資料傳輸效能。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧耦合裝置
102‧‧‧受控模組
104‧‧‧終端裝置
106‧‧‧傳送介面
108‧‧‧主控器
110‧‧‧第一緩衝器
112‧‧‧接收單元
114‧‧‧控制單元
116‧‧‧傳送單元
118‧‧‧第二緩衝器

Claims (16)

  1. 一種具有鏈結匯流排的通訊系統，包括：一耦合裝置，用以沿著一第一路徑傳送一第一命令封包串列，所述第一命令封包串列包括複數命令封包；至少一受控模組，耦接所述耦合裝置，用以沿著所述第一路徑接收所述第一命令封包串列，所述至少一受控模組選擇該些命令封包中相對應於所述至少一受控模組的一命令封包，所述至少一受控模組處理所述選擇的命令封包以形成一第二回應封包，並且沿著所述第一路徑以一第一回應封包及/或所述第二回應封包取代所述命令封包以形成一第二命令封包串列，其中所述第一回應封包預先儲存於該至少一受控模組；以及一終端裝置，耦接所述至少一受控模組，用以沿著所述第一路徑接收由所述第一回應封包、所述第二回應封包以及不相對應於所述至少一受控模組的命令封包之任意組合形成的所述第二命令封包串列，並且將所述第二命令封包串列沿著一第二路徑依序經由所述至少一受控模組回傳至所述耦合裝置，其中所述第一路徑連接所述第二路徑形成所述鏈結匯流排。
  2. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述耦合裝置包括：一傳送介面，用以沿著所述第一路徑傳送所述命令封包串列至所述至少一受控模組；以及一主控器，耦接所述傳送介面，用以沿著所述第二路徑接收來自所述至少一受控模組的所述第二命令封包串列。
  3. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接所述耦合裝置，用以沿著所述第一路徑接收所述耦合裝置的所述第一命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及下一受控模組的所述接收單元，用以將所述第二命令封包串列由所述目前受控模組傳送至下一受控模組；以及一第一緩衝器，耦接所述下一受控模組以及所述耦合裝置，用以儲存來自所述終端裝置的所述第二命令封包串列。
  4. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接前一受控模組，用以沿著所述第一路徑接收所述前一受控模組的所述第二命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及下一受控模組的所述接收單元，用以將所述第二命令封包串列由所述目前受控模組傳送至所述下一受控模組；以及 一第一緩衝器，耦接所述下一受控模組以及所述前一受控模組，用以儲存來自所述終端裝置的所述第二命令封包串列。
  5. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述至少一受控模組包括複數受控模組，每一受控模組包括：一接收單元，耦接前一受控模組，用以沿著所述第一路徑接收所述前一受控模組的所述第二命令封包串列；一控制單元，耦接所述接收單元，用以將所述第一回應封包取代相對應於目前受控模組的所述命令封包；一傳送單元，耦接所述目前受控模組的所述控制單元以及所述終端裝置，用以將所述第二命令封包串列由所述目前受控模組傳送至所述終端裝置；以及一第一緩衝器，耦接所述終端裝置以及所述前一受控模組，用以儲存來自所述終端裝置的所述第二命令封包串列。
  6. 如申請專利範圍第3至5項中任意一項所述之具有鏈結匯流排的通訊系統，其中所述終端裝置沿著所述第一路徑接收該些受控模組的該些第一回應封包，並且所述耦合裝置沿著所述第二路徑依序經由每一受控模組接收具有該些第一回應封包的所述第二命令封包串列。
  7. 如申請專利範圍第6項所述之具有鏈結匯流排的通訊系統，其中所述終端裝置包括一第二緩衝器，用以儲存所述第二命令封包串列的該些第一回應封包。
  8. 如申請專利範圍第3至5項中任意一項所述之具有鏈結匯流排的通訊系統，其中所述控制單元包括：一命令緩衝器，耦接所述接收單元；以及一應用程式模組，耦接所述命令緩衝器以及所述接收單元，用以監測所述第一命令封包串列或是所述第二命令封包串列，當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號相對應於目前受控模組的編號時，所述應用程式模組複製相對應的命令封包至所述命令緩衝器並且以所述第一回應封包取代所述第一命令封包串列或是所述第二命令封包串列中相對應的命令封包。
  9. 如申請專利範圍第8項所述之具有鏈結匯流排的通訊系統，其中當所述第一命令封包串列或是所述第二命令封包串列中的該些命令封包的編號不相對應於目前受控模組的編號時，所述應用程式模組將不相對應的命令封包轉送至所述下一受控模組的接收單元。
  10. 如申請專利範圍第8項所述之具有鏈結匯流排的通訊系統，其中所述控制單元還包括一結果緩衝區，耦接所述應用程式模組以及所述傳送單元，所述應用程式模組以固定周期擷取並且處理所述命令緩衝器中的相對應命令封包，以形成所述目前受控模組的所述第一回應封包，並且將所述第一回應封包儲存於所述結果緩衝區。
  11. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述耦合裝置，用以沿著所述第一路徑傳送一第一偵測封包串列，所述第一偵 測封包串列包括一標頭封包以及接續所述標頭封包之後的複數編碼封包。
  12. 如申請專利範圍第11項所述之具有鏈結匯流排的通訊系統，其中所述至少一受控模組接收所述偵測封包串列的標頭封包時，計數該些編碼封包直至接收到第一個編碼封包時，所述至少一受控模組產生的計數值作為所述至少一受控模組的編號。
  13. 如申請專利範圍第12項所述之具有鏈結匯流排的通訊系統，其中所述至少一受控模組以一通知封包取代所述第一個編碼封包以形成一第二偵測封包串列，並且將所述第二偵測封包串列轉送至所述終端裝置。
  14. 如申請專利範圍第13項所述之具有鏈結匯流排的通訊系統，其中所述耦合裝置接收來自所述終端裝置的所述第二偵測封包串列，以計算所述至少一受控模組的總數量。
  15. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述第一路徑定義為所述耦合裝置經由所述至少一受控模組至所述終端裝置的資料傳輸路徑。
  16. 如申請專利範圍第1項所述之具有鏈結匯流排的通訊系統，其中所述第二路徑定義為所述終端裝置經由所述至少一受控模組至所述耦合裝置的資料傳輸路徑。
TW104143017A 2015-12-21 2015-12-21 具有鏈結匯流排的通訊系統 TWI612788B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104143017A TWI612788B (zh) 2015-12-21 2015-12-21 具有鏈結匯流排的通訊系統
US15/071,820 US10353846B2 (en) 2015-12-21 2016-03-16 Communication system with train bus architecture
EP16167843.8A EP3185485B1 (en) 2015-12-21 2016-05-02 Communication system with train bus architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104143017A TWI612788B (zh) 2015-12-21 2015-12-21 具有鏈結匯流排的通訊系統

Publications (2)

Publication Number Publication Date
TW201724821A TW201724821A (zh) 2017-07-01
TWI612788B true TWI612788B (zh) 2018-01-21

Family

ID=59066138

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143017A TWI612788B (zh) 2015-12-21 2015-12-21 具有鏈結匯流排的通訊系統

Country Status (2)

Country Link
US (1) US10353846B2 (zh)
TW (1) TWI612788B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706254B (zh) 2018-12-11 2020-10-01 技嘉科技股份有限公司 串列傳輸風扇控制裝置、串列風扇控制系統及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100588169C (zh) * 2005-04-11 2010-02-03 倍福自动化有限公司 用户、主单元、通信系统及其操作方法
US20100332705A1 (en) * 2008-02-06 2010-12-30 Siemens Aktiengesellschaft Group master communication system and method for serially transmitting data in automation systems
CN103078777A (zh) * 2012-12-31 2013-05-01 杭州华三通信技术有限公司 应用于弹性分组环网络中的环路消除方法和装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636534B2 (ja) * 1991-03-22 1997-07-30 三菱電機株式会社 通信システム
DE19906867C1 (de) * 1999-02-18 2000-07-06 Weidmueller Interface Verfahren und Vorrichtung zur seriellen Datenübertragung
US6680904B1 (en) * 1999-12-27 2004-01-20 Orckit Communications Ltd. Bi-directional chaining of network access ports
US7009973B2 (en) * 2000-02-28 2006-03-07 Broadcom Corporation Switch using a segmented ring
US6487102B1 (en) * 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
US6658509B1 (en) * 2000-10-03 2003-12-02 Intel Corporation Multi-tier point-to-point ring memory interface
US6763426B1 (en) * 2001-12-27 2004-07-13 Cypress Semiconductor Corporation Cascadable content addressable memory (CAM) device and architecture
US7062601B2 (en) * 2002-06-28 2006-06-13 Mosaid Technologies Incorporated Method and apparatus for interconnecting content addressable memory devices
US7093076B2 (en) * 2002-12-12 2006-08-15 Samsung Electronics, Co., Ltd. Memory system having two-way ring topology and memory device and memory module for ring-topology memory system
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US8335868B2 (en) * 2006-03-28 2012-12-18 Mosaid Technologies Incorporated Apparatus and method for establishing device identifiers for serially interconnected devices
DE102006055889B3 (de) 2006-11-27 2008-05-29 Beckhoff Automation Gmbh Kommunikationssystem mit einer Master-Slave-Struktur
US7752364B2 (en) * 2006-12-06 2010-07-06 Mosaid Technologies Incorporated Apparatus and method for communicating with semiconductor devices of a serial interconnection
US8122202B2 (en) * 2007-02-16 2012-02-21 Peter Gillingham Reduced pin count interface
WO2009062280A1 (en) * 2007-11-15 2009-05-22 Mosaid Technologies Incorporated Methods and systems for failure isolation and data recovery in a configuration of series-connected semiconductor devices
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8134852B2 (en) * 2008-10-14 2012-03-13 Mosaid Technologies Incorporated Bridge device architecture for connecting discrete memory devices to a system
US8122159B2 (en) * 2009-01-16 2012-02-21 Allegro Microsystems, Inc. Determining addresses of electrical components arranged in a daisy chain
US9477616B2 (en) * 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
JP6290761B2 (ja) * 2014-09-25 2018-03-07 Ｎｅｃプラットフォームズ株式会社 データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100588169C (zh) * 2005-04-11 2010-02-03 倍福自动化有限公司 用户、主单元、通信系统及其操作方法
US20100332705A1 (en) * 2008-02-06 2010-12-30 Siemens Aktiengesellschaft Group master communication system and method for serially transmitting data in automation systems
CN103078777A (zh) * 2012-12-31 2013-05-01 杭州华三通信技术有限公司 应用于弹性分组环网络中的环路消除方法和装置

Also Published As

Publication number Publication date
TW201724821A (zh) 2017-07-01
US20170177533A1 (en) 2017-06-22
US10353846B2 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
US9836038B2 (en) Control device, and control method for link activating and deactivating
CN101578806B (zh) 通信装置、同步通信系统及同步通信方法
CN102710484B (zh) 一种环形冗余的实时以太网通讯方法
US8234427B2 (en) Communication system having a master/slave structure
US8001306B2 (en) Interface unit and communication system having a master/slave structure
US10409244B2 (en) Controller and control method
CN103490959B (zh) 一种双冗余can总线故障检测方法
US9544258B2 (en) Network, head subscriber and data transmission method
CN106021163A (zh) 用于对高速数据传输进行加扰的方法及设备
US10548203B2 (en) Method and device for bidirectional communication
CN104144094B (zh) 数字总线系统从属节点及其操作方法
TW201818708A (zh) 網路系統、通信裝置及通信方法
US10735219B2 (en) System and method for packet transmission in a communications network
TWI612788B (zh) 具有鏈結匯流排的通訊系統
CN103795520A (zh) 一种基于fpga报文实时同步方法
WO2017024226A1 (en) Method and apparatus to enable discovery of identical or similar devices assembled in a serial chain and assign unique addresses to each
JP6190281B2 (ja) 中継システムおよびスイッチ装置
CN103916488A (zh) 一种并联显示控制系统的双向地址配置方法及装置
EP4220423A1 (en) A daisy chain connected master-slave communication system and a method of operating thereof
JP4118695B2 (ja) 数値制御システム
EP3185485B1 (en) Communication system with train bus architecture
CN103812311B (zh) 基于双通讯口的开关电源并联快速控制系统
JP2016536711A5 (zh)
CN103945018A (zh) 并联显示系统及其双向地址配置方法
JP2016536711A (ja) 多コントローラー間の共同作業の最適化方法