JP2016536711A - 多コントローラー間の共同作業の最適化方法 - Google Patents

多コントローラー間の共同作業の最適化方法 Download PDF

Info

Publication number
JP2016536711A
JP2016536711A JP2016541786A JP2016541786A JP2016536711A JP 2016536711 A JP2016536711 A JP 2016536711A JP 2016541786 A JP2016541786 A JP 2016541786A JP 2016541786 A JP2016541786 A JP 2016541786A JP 2016536711 A JP2016536711 A JP 2016536711A
Authority
JP
Japan
Prior art keywords
channel
signal
channels
cpu
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016541786A
Other languages
English (en)
Other versions
JP2016536711A5 (ja
Inventor
楊爽
Original Assignee
楊惠芳
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 楊惠芳 filed Critical 楊惠芳
Publication of JP2016536711A publication Critical patent/JP2016536711A/ja
Publication of JP2016536711A5 publication Critical patent/JP2016536711A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control By Computers (AREA)
  • Programmable Controllers (AREA)
  • Feedback Control In General (AREA)

Abstract

本発明は、多チャネルの制御システム内部共同作業方法を開示する。具体的な方法としては、多チャネルのCPU計算サイクルを規則的に配列し、各チャネルが最初の信号ジャンプを受信する確率が均等である。CPUサイクルの長さを調整することにより、CPU計算負荷を制御する。後ろに配列されたチャネルがトリガ信号が形成した後の最初のサイクル開始点に、同時に、チャネルのトリガ信号と最初トリガ信号を受信したチャネルからのロジック判断信号を受信できる。同じソースからの信号を繰り返して利用しないように、各チャネルが直接に入力信号を受信し、統合ロジック判断を行う。本発明は、多コントローラからなる制御システムがトリガ信号が形成した後各チャネル計算サイクル数量と応答時間を低減する。

Description

本発明は自動制御技術に属し、具体的に多チャネル自動制御システムの統合技術と制御アルゴリズムの技術に関連する。
従来の多チャネル制御システムの多コントローラー間で共同作業の方法について、多チャネルが同時に受信し、各チャネルは外部へ1つのジャンプ信号を出力し、外部に独立のチャンプ判断装置を設置し、ロジック判断を行う。多チャネルからのジャンプ信号が外部の判断装置のロジック判断に満足する時、ジャンプ状態になる。例として4つのチャネルの場合:
各チャネルは、実際に、一定の動作サイクルで行い、独立の受信、出力と計算機能を含み、独立のコントローラーである。4つのチャネル間通信、制御システムに形成する。各チャネル間にリアルタイムの通信方法で、必要な制御信号を他チャネルに送信し、通信時間が非常に短い。便利に解析するために、通信時間を動作サイクル出力時間に考慮する。簡単で言うと、その中の1つチャネルの出力が終了すると、他チャネルはもう伝送信号を受信したということである。しかし、時間が掛かり、CPUサイクル受信時にロジック計算を行い始める。図1に示すように、4つのチャネル間通信リンク、図1の実線の矢印は、各チャネル間の通信リンクを示し、破線の矢印は、ジャンプ信号を表示する。
各チャネルから1つのジャンプ信号を外部の判断デバイスへ伝送し、ここでジャンプデバイスと呼ばれる。ジャンプデバイスから最終的にジャンプアクションに形成する。ジャンプアクションの形成条件は同じ時点、4つのチャネルには2つのチャネルがジャンプ信号を出力する。したがって、制御システムの有効ジャンプ条件は2つのチャネルがジャンプ信号を出力するということである。
多チャネル制御システムの多コントローラー間で共同作業の方法について、多センサーが同時に同じ物理量(例えば:温度)を測定し、例えば、4つのセンサーの番号はa、b、c、dであり、同時に同一物理量の温度変化を測定し、4センサーに対応する4CPU、各CPUはチャネルI、チャネルII、チャネルIII、とチャネルIVと呼ばれる。図2に示す。
各チャネルの信号モードの計算方法:まずは、受信したセンサー信号の閾値判断を行い、他チャネルからの信号を統合して判断する。最後に、他チャネルへ当該チャネルの閾値判断結果を出力し、同時に当該チャネルのジャンプ信号を出力する。図3に示す。
多チャネルの応答時間に対し解析する時、通常、可能な範囲に、最大応答時間を取り、即ち最悪のケースを取る。4つのチャネルの状況を例として、現在の技術欠点を分析する:
1、4チャネルのCPUサイクルの開始点はランダムに配置し、一定のサイクル時間に、各サイクルの開始点は直接に各チャネルの受信時間に影響する。(入力した信号は同一の物理量を対象に、仮定で信号が同時にジャンプする場合)。即ち、サイクルスタート時間は信号スタート時間に近くほど早く受信でき、ロジック計算を行う。仮定でIチャネルのサイクル操作がトリガ信号の直後に行い、他のII、III、IVサイクルはIチャネルの前に(図4に示すように)この状態は受信、処理など消耗が最長のケースである。最終の四番目のチャネルまで少なくとも2ジャンプ信号があり、3サイクル時間が必要である。トリガー信号の時間が前に0.25サイクルを推進すれば、その効果も同じである。したがって、トリガ信号から最後ジャンプ信号出力までの最大応答時間が2.75サイクルである。
2、多チャネル制御システムの入力信号数はあるモードでチャネル数より少ない。あるモードで、入力信号の数は3つまたは2つの可能性があり、このような状況で、1つ(3つの信号の場合)または2つ(2つの信号の場合)チャネルにこの状態の信号を受信できなく、最初受信のチャネルのジャンプ位置が最後になる可能性があり、全体の制御システムが信号ジャンプした後の1サイクルまでジャンプ信号を受信するかもしれなく、応答速度の改善に影響がある。そして、受信チャネルが故障すれば(CPU故障、メモリ故障)直接に全体システムの受信状況を減らす。
本発明特許の目的は多コントローラー間の共同作業の最適化方法を提供し、その上で多コントローラーでの制御システムの応答時間を削減し、全体システムの性能をアップする。
上記の発明の目的を達成するために、次の技術提案:
多コントローラー間の共同作業の最適化方法について、多センサーが同時に同一の物理量を測定する時、各センサーから測定した信号を対応の制御装置へ出力し、各制御装置がチャネルと呼ばれる。それぞれのコントローラは、互いに独立して通信する。各チャネルがそれぞれの受信部分、信号出力部分、CPU及び通信の部分を含む。中央処理装置はCPU又はMPUとも呼ばれる。一定の計算サイクルがあり、各サイクルが一定の実行順序を持つ。各チャネルから取得したセンサー信号が閾値判断の上で当該チャネルのロジック判断信号を形成し、各チャネルが他チャネルからのロジック判断信号を受信し、このチャネル及び他チャネル信号を統合した上で判断し、ロジック信号を出力する。多チャネルのCPUの作動サイクルを配列し、各チャネルの間に共同作業のメカニズムを形成し、次の詳細な手順:
多チャネルCPUの実行サイクルを順序で配列し、各チャネルが他チャネルとサイクル毎に最初ジャンプ受信の確率が均等である。
CPUサイクルの長さを調整した上でCPU計算負荷を制御し、即ちサイクル毎に最初の受信から出力終了までの時間とCPUサイクルの比を調整する。後ろに配列するチャネルにしても、トリガ信号が形成した後の最初サイクルに同時にトリガ信号と一番早くトリガ信号を受信するチャネルからのロジック判断信号を取得できる。
あるモードでの判断信号数はチャネルの数より少ない場合、その一部の信号を多信号に転化し、元に配分されないチャネルへ送り、センサーからの信号が各チャネルに配分したことを保証する
(4)各チャネルCPU計算順序は:
4.受信したセンサー信号に対する閾値判断
5.他チャネルの判断信号を統合して判断し、ジャンプ信号の形成
6.ジャンプ信号をジャンプデバイスへ出力し、他チャネルへ当該チャネルのセンサー閾値判断信号を出力する
4.センサー信号とチャネルの数が同じの場合、統合ロジック判断を行う時、全ての他チャネルの判断信号を利用する。信号数がチャネルより少ない場合、転化信号を利用するチャネルが統合ロジック判断を行う時、センサー信号は同じソースの判断信号であるため、一回だけ利用する。
本発明の利点:
1、多コントローラー(又はCPU)間の共同作業の動作メカニズムと作業の方法を提供する。高信頼性、高冗長性と効率的の共同作業メカニズムである。コントローラーがより早くセンサージャンプ信号と他チャネルからのロジック判断信号を受信し、計算サイクルを減らし、早めに最終の結果を取得し、応答時間を短縮する
2、実際の操作に、応答時間とCPUの負荷及びCPUサイクルの効率的の最適な組み合わせを達成することが可能である。
3、多コントローラー(またはCPU)共同作業の状態で、各コントローラ内部のロジック計算順序と計算規則が最適化である。
4、取得した信号を変換して配分し、センサー信号を取得するチャネルの数を増加し、システム全体の信頼性を向上させる。
図1は、従来の多チャネル制御システムのブロック図である。
矢印の方向は、個々のチャネル間の信号伝送の方向を表示する。各チャネルは、他の3つのチャネルへ送信し、そして、他の3チャネルから受信する性能を持つ。信号伝送の時間が短く、分析のため、伝送時間をCPU計算時間に考慮する。ジャンプデバイスが各チャネルからのジャンプ信号を取得し、ジャンプアクションを形成する。ジャンプデバイスが記述した制御システムに属しなく、独立の装置である。
図2に示すようにセンサーの信号とチャネルの対応関係。 図3は、本発明の計算順序とロジック判断略図である。 図4は、多プロセッサ間の共同作業のサイクル図である。 図5は、四つのチャネル、そしてCPU計算負荷が大きい(≦75%,>50%)の場合、多チャネル間の共同作業サイクル略図 図6は、四つのチャネル、そしてCPU計算負荷が少ない(≦50%)の場合、多チャネル間の共同作業サイクル略図 図7は、3つのチャネル、共同作業サイクル略図。 図8は、センサーの数はチャネルより少ない場合、信号分布図。 図9は、4つのチャネル、3つのセンサーの場合、計算順序とロジック判断略図である。センサー信号が同一の判断信号から形成し、ロジック判断する時、1回だけ利用する。そのため、チャネルIIIとチャネルIVのセンサー信号は同一の信号ソースから形成し、ロジック判断する時、チャネルIVの判断結果を利用せず、判断結果を出力する時、チャネルIVへ出力しない。 図10は、4つのチャネル、2つのセンサーの場合、計算順序とロジック判断略図である。センサー信号が同一の判断信号から形成し、ロジック判断する時、1回だけ利用する。そのため、チャネルIIとチャネルIIIの判断信号が判断結果を出力する時、チャネルIIとチャネルIIIの同一信号ソースで、チャネルIへ出力しない。
本発明は、多チャネルからなる制御システムに適用し、各チャネルのCPU計算負荷を調整し、多チャネルCPU計算サイクルを規則的に配列し、チャネルの間に最適化の共同作業のメカニズムを形成する。トリガ信号がランダムに形成し、各チャネルのCPUサイクルが同じで、全体の多チャネル制御システムには、チャネル数と同じの受信回数がある。各チャネルも一番早くトリガ信号を受信する可能性がある。チャネルのCPUを配列する時、各チャネルが一番早く受信する確率が同じである。配列の方法は多く、チャネル数とCPU計算負荷の違いに従い変化し、そして同時に多チャネルが一番早くトリガ信号を受信することができる。
同じタイプのCPU、同じ計算量、時間も同じである。CPUサイクルの長さを変更し、CPU負荷の計算値も変化する。CPUサイクルの長さを調整する上で、CPU計算負荷の大きさを制御する。上述の1番の上で、後ろに配列するチャネルがトリガ信号形成の最初のサイクルの開始点に、同時にトリガ信号と最初トリガ信号を受信したチャネルからのロジック判断信号を取得できる。したがって、このチャネルの最初のサイクルでこのチャネルのジャンプ信号を出力できる。
チャネル全体はセンサーからの信号を持つように、センサーの数はチャネル数より少ない時、一部のセンサー信号を多信号に転化し、元に配分されないチャネルへ伝送する。計算の面もロジック計算の方法を調整し、最適化の共同作業メカニズムは、さまざまな状況で役割を果たすことができる。
4つのチャネルの状況を例として、下記の詳細な作業原理と実装方法
多チャネル制御システムの各チャネルは、実際に独立のコントローラーであり、CPUは一定の計算サイクルで動作し、独立の受信、出力および計算の機能を持つ。4つのチャネル間で通信し、制御システムが形成する。各チャネル間にリアルタイム通信方法で、必要な制御信号を他チャネルに伝送し、通信時間が非常に短い。便利に解析するのため、通信時間を動作サイクル出力の時間に考慮する。簡単に理解すると、チャネル出力のいずれかが完了すると、他チャネルはもう伝送信号を受信したが、CPUサイクルが信号取得の段階までロジック計算することを行わなければ行けない。図1に示すように、4つのチャネル間の通信リンク。
各チャネルから1つのジャンプ信号を外部判断デバイスへ伝送し、ここでジャンプデバイスと呼ばれる。ジャンプデバイスから最終的にジャンプアクションが形成する。ジャンプアクションの形成は同じ時点、4つのチャネルには2つのチャネルがジャンプ信号を出力する。したがって、制御システムにとって、実際に有効ジャンプ信号の条件は2つのチャネルがジャンプ信号を出力するということである。
多チャネル制御システムは、多コントローラー間で共同作業の方法は多センサーが同時に同じ物理量(例えば:温度)を測定し、例えば、4つのセンサーの番号はa、b、c、dであり、同時に同一物理量の温度変化を測定し、4つのセンサーに対応する4つのCPU、各CPUはチャネルI、チャネルII、チャネルIII、とチャネルIVと呼ばれる。図2に示す。特定のシャンプ或いは特定値に達した時、信号を取得するチャネルがジャンプ信号を形成して出力する。
ジャンプ信号を形成させた信号が多いかもしれなく、信号を測定するセンサーの数はチャネル数と必ずしも一致しない。例えば、4つのチャネルの場合、同時に特定の部分の温度を測定する4つのセンサがあり、3つのセンサーが同じ部分の圧力を測定し、2つのセンサーで同じ部分の水位を測定するなど可能性がある。
あるモードでの判断信号数はチャネルの数より少ない場合、その一部の信号を多信号に転化し、元に配分されないチャネルへ伝送し、センサーからの信号が各チャネルに配分したことを保証する。信号が転化するうちにCPU計算の操作に経由しないため、遅延する時間を省略する。図8に示す。
各チャネルがセンサーからの信号と他チャネルの判断信号を受信して処理し、当該チャネルの判断信号とジャンプ信号を出力する。計算処理の順序:
まず、センサー信号の閾値に判断する
第二は、閾値判断からの当該チャネルの判断信号と他チャネルの判断信号を統合してロジック判断をする。
第三は、当該チャネルの判断信号とジャンプ信号を出力する。
センサー信号数がチャネルより少ない場合、同じソース(センサー)の判断信号であれば、次の統合ロジック判断を行う時、一回だけ利用する。
3つのセンサーの信号を4つのチャネルに配分する時、仮定で図8に示すように、判断ロジックは図9のように調整する必要がある。その中、チャネルIとチャネルIIの論理フォームは基本的に同じ、ただチャネルIまたはIIの間に相応的の交換を行う。チャネルIIIとチャネルIVの理論フォームは基本的に同じ、チャネルIIIまたはチャネルIVの間に相応的の交換を行う。
2つのセンサー信号を4つのチャネルへ配分する時、分布図8を参照し、ロジック判断は図10に示すように、その中チャネルIIIとIVは似ている、ただチャネル番号IIIまたはIVの間に交換する。センサー信号が同じソースの判断信号であれば、次の統合ロジック判断を行う時、一回だけ利用するため、チャネルIIとIIIの判断結果を出力する時、チャネルIIとIは同じ信号のソースでるため、チャネルIへ出力する必要はない。
各チャネルのロジックは実際工程の要求と上記信号配分処理の原則を決めた後CPU負荷の計算も基本的に決めた。計算負荷の大きさにより、多チャネルCPU計算サイクルの開始点を配列し、共同作業のメカニズムを形成する。チャネルCPU計算サイクルを配列する時、以下の2点で行うこと:
1.各サイクルが他チャネルに対し、各サイクルに一番早く信号ジャンプを受信する確率が均等である。
後ろに配列するチャネルにしても、トリガ信号が形成した後の最初サイクルに同時にトリガ信号と一番早くトリガ信号を受信するチャネルからのロジック判断信号を取得できる。
実際の配列順序は様々であり、CPUサイクル時間を変更する上で、CPU計算負荷を変更することができる。この方法で、簡単に最適化の配列案を見つける。チャネルの数により平均で配列すれば、4つのチャネルが1/4サイクルごとに配列し、図5に示すように又は4つのチャネル、2つ毎にグループで、1/2サイクルを間隔し、図6に示す。図6示すように2つのチャネルが同時に一番早くトリガ信号を受信し、受信の確率はそれぞれ50%である。図5は別の4つのチャネルの場合を示し、各チャネル受信の確率は25%である。
異なる配置により、CPU計算負荷を考慮し、各チャネル間の最適化の共同作業状態を達する。一番後ろに配列するチャネルは最初のサイクルで当該チャネルのジャンプ信号を出力でき、システム全体のジャンプ信号の応答時間も低減する。
例1:4つのチャネルの場合、CPU計算負荷は40ms時、75%であり、即ちCPUが各サイクルに30ms計算する必要がある。CPUサイクルは60msに設定すれば、CPU計算負荷が50%であり、図6に示された方法に適用する。後ろの2つのチャネルはトリガ信号を受信すると同時に前の2つのチャネルからのロジック判断信号を受信できる。そのため、最初のサイクルにジャンプ信号を伝送できる。ジャンプデバイスが2つのチャネルからのジョンプ信号を受信する後、ジャンプデバイス動作を引き起こす。そのため、この方法は最初のサイクルにジャンプを形成し、信号は最初のサイクル前の0.5サイクルに発生し、効果は同じである。チャネル計算サイクルで最大応答時間を計算すると、最大の影響時間は1.5サイクル、即ち90msであると考える。
実施例2:3チャネルの場合、CPU計算負荷はサイクル40ms時75%であり、即ちCPUがサイクル毎に30msが必要である。CPU計算負荷が高すぎると最終の応答時間に影響がある。サイクルを50msに設定すれば、CPU計算負荷は60%になり、その時、図7に示すような方法で行う。
本発明は、主に原子力DCS産業に利用され、自動制御、航空宇宙、電力、電子、石油化学製品などへ発展することができる。


Claims (1)

  1. 多コントローラー間の共同作業の最適化方法は、多センサーが同時に同一の物理量を検出する時、各センサーから測定した信号を対応する制御装置へ出力し、各制御装置がチャネルと呼ばれる。それぞれのコントローラは、互いに独立して通信する。各チャネルがそれぞれの受信、信号出力、CPU、通信の部分が含む。中央処理装置はCPU又はMPUとも呼ばれる。一定の計算サイクルがあり、各サイクルが一定の実行順序を持つ。各チャネルから取得したセンサー信号が閾値判断の上に当該チャネルのロジック判断信号を形成し、各チャネルが他のチャネルからのロジック判断信号を受信し、このチャネル及び他チャネルの信号を統合した上で判断し、ロジック信号を出力する。多チャネルのCPU作動サイクルを配列し、各チャネルの間に共同作業のメカニズムを形成し、次の詳細な手順:

    1)、多チャネルCPUの実行サイクルを順序で配列し、チャネルが他チャネルとサイクル毎に最初の信号ジャンプを受信する確率が均等である。
    2)CPUサイクルの長さを調整した上でCPU計算負荷を制御し、即ちサイクル毎に最初の受信から出力終了までの時間とCPUサイクルの比を調整する。後ろに配列するチャネルにしても、トリガ信号が形成した後の最初サイクルに同時にトリガ信号と一番早くトリガ信号を受信するチャネルからのロジック判断信号を取得できる。
    3)あるモードでの判断信号数はチャネルの数より少ない場合、その一部の信号を複数信号に転化し、元に配分されないチャネルへ伝送し、センサーの信号が各チャネルに配分したことを保証する。
    4)、CPU各チャネルの計算順序は:
    1.受信したセンサー信号に対する閾値判断
    2.他チャネルの判断信号を統合して判断し、ジャンプ信号が形成する
    3.当該チャネルのジャンプ信号をジャンプデバイスへ出力し、他チャネルへ当該チャネルのセンサー閾値の判断信号を出力する。
    4.センサー信号とチャネルの数が同じの場合、統合ロジック判断を行う時、全ての他チャネルの判断信号を受信する。信号数がチャネルより少ない場合、転化信号を受信するチャネルが統合ロジック判断を行う時、センサー信号は同じソースの判断信号であるため、一回だけ受信する。
JP2016541786A 2013-09-16 2014-09-04 多コントローラー間の共同作業の最適化方法 Pending JP2016536711A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310421980.8 2013-09-16
CN201310421980.8A CN103472804B (zh) 2013-09-16 2013-09-16 一种多个控制器之间协同工作的优化方法
PCT/CN2014/085914 WO2015035877A1 (zh) 2013-09-16 2014-09-04 一种多个控制器之间协同工作的优化方法

Publications (2)

Publication Number Publication Date
JP2016536711A true JP2016536711A (ja) 2016-11-24
JP2016536711A5 JP2016536711A5 (ja) 2019-06-13

Family

ID=49797695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016541786A Pending JP2016536711A (ja) 2013-09-16 2014-09-04 多コントローラー間の共同作業の最適化方法

Country Status (3)

Country Link
JP (1) JP2016536711A (ja)
CN (1) CN103472804B (ja)
WO (1) WO2015035877A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109752950A (zh) * 2018-12-26 2019-05-14 浙江中控技术股份有限公司 一种冗余控制系统的快速响应方法及装置
CN114546905B (zh) * 2022-01-20 2024-05-14 广州广电五舟科技股份有限公司 一种多路cpu的通道同步控制方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10161742A (ja) * 1996-11-27 1998-06-19 Yokogawa Electric Corp 分散型制御システム
CN101592932A (zh) * 2009-06-26 2009-12-02 中国海洋石油总公司 一种安全联锁紧急停车系统及设定方法
CN102096401B (zh) * 2010-12-22 2015-03-11 北京昊图科技有限公司 基于现场总线和arm处理器的冗余容错安全仪表系统
JP5757479B2 (ja) * 2011-04-13 2015-07-29 トヨタ自動車東日本株式会社 トレーシングシステム
CN103246260B (zh) * 2013-04-18 2015-07-08 中石化宁波工程有限公司 上位控制系统对产汽设备的逻辑控制方法

Also Published As

Publication number Publication date
CN103472804B (zh) 2015-09-09
WO2015035877A1 (zh) 2015-03-19
CN103472804A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
US10452033B2 (en) Process control system
CN102621938A (zh) 过程控制中的三重冗余控制系统及其方法
KR102148943B1 (ko) 프로그래머블 컨트롤러 시스템, 그 컨트롤러
US9692613B2 (en) Data transmitting and receiving method, data transmitting and receiving system, master device, and slave device
JP2007219759A (ja) マルチプロセッシングシステム
US20170324675A1 (en) Communication system and communication device
JP6312744B2 (ja) 第1のセンサを少なくとも1つの第2のセンサと結合するための方法及び装置
US10432496B2 (en) Apparatus and method for controlling message communications load
JP2016536711A (ja) 多コントローラー間の共同作業の最適化方法
JP2016536711A5 (ja)
JP2020021341A (ja) 冗長化システム
CN101467116A (zh) 为处理器提供时钟频率的方法
CN106464481B (zh) 通信装置以及通信方法
US8631174B2 (en) Systems, methods, and apparatus for facilitating communications between an external controller and fieldbus devices
JP2019500682A (ja) マルチコアプロセッサの操作方法
US7730240B2 (en) Method for controlling the access times to a system bus and communication module
JP2019033369A (ja) データ処理装置及びその制御方法、並びにプログラム
US20230305976A1 (en) Data flow-based neural network multi-engine synchronous calculation system
US7724775B2 (en) Data transmission circuit and method for controlling the data transmission circuit
CN115234389A (zh) 双ecu控制系统、信号控制方法、电子设备及车辆
TWI612788B (zh) 具有鏈結匯流排的通訊系統
JP6274436B2 (ja) 二重化制御システム
JP2014063414A (ja) 制御システム
JP5957423B2 (ja) 制御コントローラおよびデータ制御方法
KR102589284B1 (ko) 고속통신기반의 전력변환장치용 제어장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20180810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181211

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20190411

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190509

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190514

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190712

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20190723

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200204

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200407

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200602

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200623

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201006

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201110

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201110