JPH07112202B2 - データ伝送方法およびデータ伝送システム - Google Patents
データ伝送方法およびデータ伝送システムInfo
- Publication number
- JPH07112202B2 JPH07112202B2 JP21166186A JP21166186A JPH07112202B2 JP H07112202 B2 JPH07112202 B2 JP H07112202B2 JP 21166186 A JP21166186 A JP 21166186A JP 21166186 A JP21166186 A JP 21166186A JP H07112202 B2 JPH07112202 B2 JP H07112202B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- transmission
- frame number
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、タイムスロツト伝送システムに係り特に、同
一タイムスロツトを各ステーシヨンが使用して同報通信
に好適なデータ伝送装置に関する。
一タイムスロツトを各ステーシヨンが使用して同報通信
に好適なデータ伝送装置に関する。
従来の装置は、特開昭56−112158号公報に記載のよう
に、ループ通信システムでは、コントロールステーショ
ンが、伝送用フレームの使用可能なタイムスロツトを各
ステーシヨンに周期的に割り付けてデータを送信させ
る。又は、送信されたタイムスロツト内データには、宛
て先のアドレスとデータが有り、各ステーシヨンは自局
のアドレスと、宛て先のアドレスとを比較して同一の時
だけ受信する、１対１通信を行なつていた。しかし全ス
テーシヨンに同一データを送り場合に各ステーシヨンに
それぞれ１タイムスロツトずつ使用して送信しなければ
ならず、伝送効率が低下してしまうことがあり、同報通
信の点について配慮されていなかつた。
に、ループ通信システムでは、コントロールステーショ
ンが、伝送用フレームの使用可能なタイムスロツトを各
ステーシヨンに周期的に割り付けてデータを送信させ
る。又は、送信されたタイムスロツト内データには、宛
て先のアドレスとデータが有り、各ステーシヨンは自局
のアドレスと、宛て先のアドレスとを比較して同一の時
だけ受信する、１対１通信を行なつていた。しかし全ス
テーシヨンに同一データを送り場合に各ステーシヨンに
それぞれ１タイムスロツトずつ使用して送信しなければ
ならず、伝送効率が低下してしまうことがあり、同報通
信の点について配慮されていなかつた。
上記従来技術は、同報通信に対しての伝送対率の点につ
いて配慮がされておらず、送信されたデータが、どこの
ステーシヨンから来て、内容は何であるかと解釈すると
いう機能をステーシヨンが有するという問題があつた。
いて配慮がされておらず、送信されたデータが、どこの
ステーシヨンから来て、内容は何であるかと解釈すると
いう機能をステーシヨンが有するという問題があつた。
本発明の目的、フレームと送信通信ステーションを対応
付けることで、タイムスロット内に送信元、送信先アド
レスの設定を不要とし、伝送効率のよいデータ伝送方式
を提供することにある。
付けることで、タイムスロット内に送信元、送信先アド
レスの設定を不要とし、伝送効率のよいデータ伝送方式
を提供することにある。
さらに、フレームの巡回と送受信タイミングを対応付け
ることによって、データ取こぼしの無い、信頼性の高い
データ伝送方式を提供することにある。
ることによって、データ取こぼしの無い、信頼性の高い
データ伝送方式を提供することにある。
本発明は、ループ状に構成された伝送路にフレームを巡
回し、そのタイムスロットを使用した同報通信（ブロー
ドキャスト）によって複数の通信ステーション間の送受
信を行なうデータ伝送方法において、 前記フレームが伝送路を１周する度に更新され予め定め
た所定値に達すると初期値に戻され、かつ、前記通信ス
テーションの各々と予め対応付けられているフレームナ
ンバを前記フレームに設定し、前記通信ステーションは
対応するフレームナンバのフレームが巡回するときに自
局の送信データを送信することを特徴とする。
回し、そのタイムスロットを使用した同報通信（ブロー
ドキャスト）によって複数の通信ステーション間の送受
信を行なうデータ伝送方法において、 前記フレームが伝送路を１周する度に更新され予め定め
た所定値に達すると初期値に戻され、かつ、前記通信ス
テーションの各々と予め対応付けられているフレームナ
ンバを前記フレームに設定し、前記通信ステーションは
対応するフレームナンバのフレームが巡回するときに自
局の送信データを送信することを特徴とする。
コントロールステーシヨンは、フレームを通過させる時
フレームナンバーを１ずつカウントアツプする。各ステ
ーシヨンは、フレームのフレームナンバ−受信し、自局
に対応するときは、送信に設定されているメモリエリア
のデータを送信し、自局に対応しないときは、送信に設
定されていないメモリエリアに、受信されたデータを記
憶するので、データ部に送り元のアドレスや、メモリエ
リアのデータなどの制御用データを入れて送信する必要
が無い。又、同一タイムスロツトを各ステーシヨンが複
数台で使用する場合には、伝送路のフレーム数と、フレ
ームナンバーにて、１巡回フレームと２巡回フレームと
を判定して、１巡回フレームにて各ステーシヨンが送信
し、２巡回フレームを各ステーシヨンが受信することに
よつて、データの取りこぼしを無くし、伝送路上のフレ
ーム数を２のべき乗にすることによつて１巡回のフレー
ムナンバーと、２巡回のフレームナンバーの共通部がで
きるのでその共通部をメモリアドレスとして使用するこ
とができる。
フレームナンバーを１ずつカウントアツプする。各ステ
ーシヨンは、フレームのフレームナンバ−受信し、自局
に対応するときは、送信に設定されているメモリエリア
のデータを送信し、自局に対応しないときは、送信に設
定されていないメモリエリアに、受信されたデータを記
憶するので、データ部に送り元のアドレスや、メモリエ
リアのデータなどの制御用データを入れて送信する必要
が無い。又、同一タイムスロツトを各ステーシヨンが複
数台で使用する場合には、伝送路のフレーム数と、フレ
ームナンバーにて、１巡回フレームと２巡回フレームと
を判定して、１巡回フレームにて各ステーシヨンが送信
し、２巡回フレームを各ステーシヨンが受信することに
よつて、データの取りこぼしを無くし、伝送路上のフレ
ーム数を２のべき乗にすることによつて１巡回のフレー
ムナンバーと、２巡回のフレームナンバーの共通部がで
きるのでその共通部をメモリアドレスとして使用するこ
とができる。
以下、本発明の一実施例を第１図から第10図により説明
する。
する。
第２図から第９図を使用して伝送システムの動作を説明
する。第２図は、データ伝送装置のシステム構成図を示
す。ループ形伝送路５の上にコントロールステーシヨン
１と、各ステーシヨン２−１〜２−５までが有り、各ス
テーシヨン２−１〜２−５と処理装置４−１〜４−５の
間には、２方向からアクセスできるデユアルポートメモ
リ３−１〜３−５が有る。
する。第２図は、データ伝送装置のシステム構成図を示
す。ループ形伝送路５の上にコントロールステーシヨン
１と、各ステーシヨン２−１〜２−５までが有り、各ス
テーシヨン２−１〜２−５と処理装置４−１〜４−５の
間には、２方向からアクセスできるデユアルポートメモ
リ３−１〜３−５が有る。
コントロールステーシヨン１は、伝送路５の上に第３図
で示すような伝送フレーム６を１フレームだけ巡回させ
る。フレーム６には、フレーム６の先頭を示すフラグ７
とフレーム６の識別をさせるフレームナンバー８と、各
ステーシヨンがデータ伝送を行なうエリアとしてタイム
スロツト９−１〜９−５が有り、フレーム構成は、第３
図に示すように、フレームの先頭を示すフラグと、フレ
ームの番号を示すフレームナンバーと、通信するデータ
を示すデータ用タイムスロツトにより構成される。これ
らのデータスロット９−１〜９−５は、各ステーション
の送信データエリアと後述するデータ順番（第８図）に
よって対応可能に設定される。なお、実際の設定は、第
１図のコントロールメモリ29に処理装置１から設定され
る送信データ領域によって行なわれる。したがって、受
信のみのステーションへはデータスロットの割当は必要
なく、また、各ステーションのデータスロット長は任意
に設定できる。第４図にフレームナンバー構成図を示
す。フレームナンバー８は、巡回フラグ10と、アドレス
対応データ11から構成される。第５図にタイムスロツト
構成図を示す。タイムスロツト９には、16ビツト１ワー
ドとして考えると、ワード単位でデータ数を設定してお
く。フレームナンバー８を３ビツト、タイムスロツト９
のデータ数４ワードタイムスロツト数１タイムスロツト
とすると第６図の（ａ）〜（ｃ）の伝送フレームフオー
マツトになる。
で示すような伝送フレーム６を１フレームだけ巡回させ
る。フレーム６には、フレーム６の先頭を示すフラグ７
とフレーム６の識別をさせるフレームナンバー８と、各
ステーシヨンがデータ伝送を行なうエリアとしてタイム
スロツト９−１〜９−５が有り、フレーム構成は、第３
図に示すように、フレームの先頭を示すフラグと、フレ
ームの番号を示すフレームナンバーと、通信するデータ
を示すデータ用タイムスロツトにより構成される。これ
らのデータスロット９−１〜９−５は、各ステーション
の送信データエリアと後述するデータ順番（第８図）に
よって対応可能に設定される。なお、実際の設定は、第
１図のコントロールメモリ29に処理装置１から設定され
る送信データ領域によって行なわれる。したがって、受
信のみのステーションへはデータスロットの割当は必要
なく、また、各ステーションのデータスロット長は任意
に設定できる。第４図にフレームナンバー構成図を示
す。フレームナンバー８は、巡回フラグ10と、アドレス
対応データ11から構成される。第５図にタイムスロツト
構成図を示す。タイムスロツト９には、16ビツト１ワー
ドとして考えると、ワード単位でデータ数を設定してお
く。フレームナンバー８を３ビツト、タイムスロツト９
のデータ数４ワードタイムスロツト数１タイムスロツト
とすると第６図の（ａ）〜（ｃ）の伝送フレームフオー
マツトになる。
（ａ）は簡易伝送フレームフオーマツトで（ｂ）は簡易
フレームナンバーフオーマツトで（ｃ）は簡易タイムス
ロツトフオーマツトである。
フレームナンバーフオーマツトで（ｃ）は簡易タイムス
ロツトフオーマツトである。
前提条件として下記を定義する。
コントロールステーシヨン１は、フレームナンバー
８を、１ずつカウントアツプする。
８を、１ずつカウントアツプする。
コントロールステーシヨン１は、フレームナンバー
８の巡回フラグ10を“0"として出力する時タイムスロツ
ト９のデータを消去する。
８の巡回フラグ10を“0"として出力する時タイムスロツ
ト９のデータを消去する。
送信するステーシヨン２は、フレームナンバー８の
巡回フラグ10が“0"の時送信する。
巡回フラグ10が“0"の時送信する。
受信するステーシヨン２は、フレームナンバー８の
巡回フラグ10が“1"の時受信する。
巡回フラグ10が“1"の時受信する。
メモリエリアの決定に対して、第７図の伝送路タイムチ
ヤートを考える。コントロールステーシヨン１がCST
で、各ステーシヨン２−１〜２−５がST1からST5まで対
応する。伝送フレーム６−０〜６−７まで使用し、フレ
ームナンバー８の“0"から“7"までと対応している。フ
レームナンバー８が“0"の時ステーシヨン２−１が送
信、フレームナンバー８が“2"の時ステーシヨン２−４
が送信、各ステーシヨンもフレームナンバー８の巡回に
対応して送信するように動作する。データの送信タイミ
ングは、第７図に示すように偶数ナンバー又は奇数ナン
バーのフレーム時に設定する。又、伝送路上の通信用フ
レーム数が多数の場合は、フレームナンバーを伝送路上
のフレーム数で処理し、その結果を送信タイミングとし
て使用する。又、受信時には、フレームナンバー８の２
巡回にて各ステーシヨンが受けとるようにする。第８図
はステーション２の送信データと受信データ領域（メモ
リ28）の１フレームのタイムスロット分（データ順番で
０〜３に区分）に対応するもので、第７図でST1、ST4、
ST3およびST2の順で送信している各送信データエリアを
一纏めに示した、仮想メモリマップである。これは、フ
レームナンバー８を“0"から“7"までの区分けを行なう
中で、送信用フレームと、受信用フレームに２分割する
為に、フレームナンバー８の中の巡回フラグ10を削除す
ることで対応される。すなわち、送信用フレームナンバ
ー８と、受信用フレームナンバー８との共通部を使用す
ることになる。又、タイムスロツト９のデータの順番を
フレーム６のフラグ７に近い順より“0"〜“3"まで設定
し、第８図のアドレス２°と２を使用する。フレームナ
ンバー８の送受信共通部のアドレス対応データ11をデー
タ順番データと重ならないように、上位にシフトとした
値を使用し、第８図のアドレス22と23の値を設定する。
前記のようにメモリアドレスが、４ビツトで構成でき
る。又、フレームナンバー８のビツト数が多くなつた場
合と、タイムスロツト９のデータが多くなつた場合に
は、アドレス対応データ11をシストする量を多くするこ
とで対応できる。又、伝送路５の上のフレーム数がこの
べき乗で増加した場合には、フレームナンバー８の巡回
フラグ10の位置を、第９図のフレームナンバーフオーマ
ツトのようにシフトして使用する。第９図（ａ）は、伝
送路上２フレーム時、（ｂ）は伝送路上４フレーム時を
示す。第８図中の送信部割り付けは、メモリのアドレス
に対応したフラグを設けそのフラグが、送信状態か、受
信状態かを判定して送信状態の時に送信するように制御
する。この図中には、ST1からST4までが書かれている
が、各ステーシヨンに個別のメモリが有り、対応してい
るメモリエリアのフラグが送信状態であることを示して
いる。たとえば、ステーシヨン２−４では、アドレス
“0100"から“0111"まで送信すると考えると、アドレス
“0000"から“0011"と、“1000"から“1111"が受信状態
で“0100"から“0111"が送信状態である。以上のよう
に、システムの動作ならびにメモリへのデータ設定が行
なわれる。第８図では、各ステーションの送信データ領
域はフレームのデータ順番と対応させられ、ステーショ
ンは自局のデータ順番のデータスロットを使用して送信
している。しかし、フレームナンバと送信するステーシ
ョンは対応しているので、フレームナンバ毎に対応する
ステーションに、区分又は区分してないタイムスロット
の全体を使用するように設定することも可能である。
ヤートを考える。コントロールステーシヨン１がCST
で、各ステーシヨン２−１〜２−５がST1からST5まで対
応する。伝送フレーム６−０〜６−７まで使用し、フレ
ームナンバー８の“0"から“7"までと対応している。フ
レームナンバー８が“0"の時ステーシヨン２−１が送
信、フレームナンバー８が“2"の時ステーシヨン２−４
が送信、各ステーシヨンもフレームナンバー８の巡回に
対応して送信するように動作する。データの送信タイミ
ングは、第７図に示すように偶数ナンバー又は奇数ナン
バーのフレーム時に設定する。又、伝送路上の通信用フ
レーム数が多数の場合は、フレームナンバーを伝送路上
のフレーム数で処理し、その結果を送信タイミングとし
て使用する。又、受信時には、フレームナンバー８の２
巡回にて各ステーシヨンが受けとるようにする。第８図
はステーション２の送信データと受信データ領域（メモ
リ28）の１フレームのタイムスロット分（データ順番で
０〜３に区分）に対応するもので、第７図でST1、ST4、
ST3およびST2の順で送信している各送信データエリアを
一纏めに示した、仮想メモリマップである。これは、フ
レームナンバー８を“0"から“7"までの区分けを行なう
中で、送信用フレームと、受信用フレームに２分割する
為に、フレームナンバー８の中の巡回フラグ10を削除す
ることで対応される。すなわち、送信用フレームナンバ
ー８と、受信用フレームナンバー８との共通部を使用す
ることになる。又、タイムスロツト９のデータの順番を
フレーム６のフラグ７に近い順より“0"〜“3"まで設定
し、第８図のアドレス２°と２を使用する。フレームナ
ンバー８の送受信共通部のアドレス対応データ11をデー
タ順番データと重ならないように、上位にシフトとした
値を使用し、第８図のアドレス22と23の値を設定する。
前記のようにメモリアドレスが、４ビツトで構成でき
る。又、フレームナンバー８のビツト数が多くなつた場
合と、タイムスロツト９のデータが多くなつた場合に
は、アドレス対応データ11をシストする量を多くするこ
とで対応できる。又、伝送路５の上のフレーム数がこの
べき乗で増加した場合には、フレームナンバー８の巡回
フラグ10の位置を、第９図のフレームナンバーフオーマ
ツトのようにシフトして使用する。第９図（ａ）は、伝
送路上２フレーム時、（ｂ）は伝送路上４フレーム時を
示す。第８図中の送信部割り付けは、メモリのアドレス
に対応したフラグを設けそのフラグが、送信状態か、受
信状態かを判定して送信状態の時に送信するように制御
する。この図中には、ST1からST4までが書かれている
が、各ステーシヨンに個別のメモリが有り、対応してい
るメモリエリアのフラグが送信状態であることを示して
いる。たとえば、ステーシヨン２−４では、アドレス
“0100"から“0111"まで送信すると考えると、アドレス
“0000"から“0011"と、“1000"から“1111"が受信状態
で“0100"から“0111"が送信状態である。以上のよう
に、システムの動作ならびにメモリへのデータ設定が行
なわれる。第８図では、各ステーションの送信データ領
域はフレームのデータ順番と対応させられ、ステーショ
ンは自局のデータ順番のデータスロットを使用して送信
している。しかし、フレームナンバと送信するステーシ
ョンは対応しているので、フレームナンバ毎に対応する
ステーションに、区分又は区分してないタイムスロット
の全体を使用するように設定することも可能である。
本発明を実施する手段として、第１図のステーシヨンな
らびにメモリ部の構成図ならびに第10図にコントロール
ステーシヨンの構成図を示す。第10図において、コント
ロールステーシヨン１は伝送路５上のデータ合わせのバ
ツフアレジスタ12と、受信データよりクロツクを検出す
るクロツク検出部13と、送信クロツクを発生する送信ク
ロツク発生部14と、受信データをパラレルデータに変え
ることと、伝送されたフレームを送信クロツクにて送信
するシフトレジスタ15と、受信したデータよりフラグを
検出するフラグ検出部16と、受信されたフレームナンバ
ーをカウントアツプするフレームナンバー書き換え部17
と伝送されるフレームの状態を検出するフレームカウン
タ18と、フレームカウンタ18よりタイムスロツト部を検
出するタイムスロツト検出部19と、１巡回フレームを送
信する時にタイムスロツトのデータを“0"にすること
と、フレームナンバーを書き換えるデータ書き換え部20
から構成される。
らびにメモリ部の構成図ならびに第10図にコントロール
ステーシヨンの構成図を示す。第10図において、コント
ロールステーシヨン１は伝送路５上のデータ合わせのバ
ツフアレジスタ12と、受信データよりクロツクを検出す
るクロツク検出部13と、送信クロツクを発生する送信ク
ロツク発生部14と、受信データをパラレルデータに変え
ることと、伝送されたフレームを送信クロツクにて送信
するシフトレジスタ15と、受信したデータよりフラグを
検出するフラグ検出部16と、受信されたフレームナンバ
ーをカウントアツプするフレームナンバー書き換え部17
と伝送されるフレームの状態を検出するフレームカウン
タ18と、フレームカウンタ18よりタイムスロツト部を検
出するタイムスロツト検出部19と、１巡回フレームを送
信する時にタイムスロツトのデータを“0"にすること
と、フレームナンバーを書き換えるデータ書き換え部20
から構成される。
第１図において、ステーシヨン２とメモリ部３は、シリ
アル受信データをパラレルデータに換えるシリアルレジ
スタ21と、フラグ検出部16と、受信フレームのフレーム
ナンバー８を記憶するフレームナンバーレジスタ22と、
クロツク検出部13と、フレームカウンタ18と、タイムス
ロツト検出部19と、パラレル送信データをシリアルデー
タに換えるパラレル−シリアルレジスタ23と、フレーム
６のタイムスロツト９−１〜９−５を使用時に、メモリ
エリアを取る場合の基準となるアドレスを記憶してい
る。タイムスロツト先頭アドレス部24と、フレームナン
バーレジスタ22に記憶しているフレームナンバー８のア
ドレス対応データ11とタイムスロツト９のデータ順位デ
ータとを加算するアドレスデータ加算器25と、アドレス
データ加算器25から出力されるデータとタイムスロツト
先頭アドレス部24から出力される先頭アドレスとを加算
するアドレス加算器26と、フレームナンバー８から巡回
フラグ10を検出し、送信状態の時データを送信するデー
タ送信検出部27とデータを送信するまでの時間合せのバ
ツフアレジスタ32と、送信時にデータを切り換えるマル
チプレクサ33からステーシヨンは構成され、メモリ部３
は、送受信データを記憶しているメモリ28と、送信，受
信状態を記憶しているコントロールメモリ29と、メモリ
をデユアルポートメモリにするメモリコントローラ30
と、処理装置４からメモリがすき間無く見えるようにす
る。アドレス変換部31からなる。
アル受信データをパラレルデータに換えるシリアルレジ
スタ21と、フラグ検出部16と、受信フレームのフレーム
ナンバー８を記憶するフレームナンバーレジスタ22と、
クロツク検出部13と、フレームカウンタ18と、タイムス
ロツト検出部19と、パラレル送信データをシリアルデー
タに換えるパラレル−シリアルレジスタ23と、フレーム
６のタイムスロツト９−１〜９−５を使用時に、メモリ
エリアを取る場合の基準となるアドレスを記憶してい
る。タイムスロツト先頭アドレス部24と、フレームナン
バーレジスタ22に記憶しているフレームナンバー８のア
ドレス対応データ11とタイムスロツト９のデータ順位デ
ータとを加算するアドレスデータ加算器25と、アドレス
データ加算器25から出力されるデータとタイムスロツト
先頭アドレス部24から出力される先頭アドレスとを加算
するアドレス加算器26と、フレームナンバー８から巡回
フラグ10を検出し、送信状態の時データを送信するデー
タ送信検出部27とデータを送信するまでの時間合せのバ
ツフアレジスタ32と、送信時にデータを切り換えるマル
チプレクサ33からステーシヨンは構成され、メモリ部３
は、送受信データを記憶しているメモリ28と、送信，受
信状態を記憶しているコントロールメモリ29と、メモリ
をデユアルポートメモリにするメモリコントローラ30
と、処理装置４からメモリがすき間無く見えるようにす
る。アドレス変換部31からなる。
ここで、コントロールステーシヨン１は、伝送路５から
入つた伝送フレーム６の受信データからクロツク検出部
13で出力された受信クロツクのタイミングでバツフアレ
ジスタ12に受信データを入力する。バツフアレジスタ12
より送信クロツク発生部14から出るクロツクに同期させ
てシストレジスタ15に受信データを入力し、シリアルパ
ラレル変換し、パラレルデータを出力する。そのパラレ
ルデータをフラグ検出部16に入れ伝送フレーム６の先頭
を検出する。先頭が検出された後、フレームカウンタ18
を動作させ、フレームナンバー書き換え部に、フレーム
ナンバー８のデータを入力させて、フレームナンバー８
の値を書き換える処理を行なう。フレームナンバー８の
書き換えには、データ書き換え部20に書き換えデータを
送りビツト単位かワード単位にて書き換える。又、フレ
ームナンバー書き換え部17がフレーム１巡回信号を出力
し、タイムスロツト検出部19がデータ書き換え部20を使
用し、タイムスロツト９に“0"を書き込みクリアする。
入つた伝送フレーム６の受信データからクロツク検出部
13で出力された受信クロツクのタイミングでバツフアレ
ジスタ12に受信データを入力する。バツフアレジスタ12
より送信クロツク発生部14から出るクロツクに同期させ
てシストレジスタ15に受信データを入力し、シリアルパ
ラレル変換し、パラレルデータを出力する。そのパラレ
ルデータをフラグ検出部16に入れ伝送フレーム６の先頭
を検出する。先頭が検出された後、フレームカウンタ18
を動作させ、フレームナンバー書き換え部に、フレーム
ナンバー８のデータを入力させて、フレームナンバー８
の値を書き換える処理を行なう。フレームナンバー８の
書き換えには、データ書き換え部20に書き換えデータを
送りビツト単位かワード単位にて書き換える。又、フレ
ームナンバー書き換え部17がフレーム１巡回信号を出力
し、タイムスロツト検出部19がデータ書き換え部20を使
用し、タイムスロツト９に“0"を書き込みクリアする。
コントロールステーシヨン１から出た伝送フレーム６
は、伝送路５を通り、ステーシヨンに入る。受信された
データにより、クロツク検出部13によつて、受信クロツ
クが出力され、ステーシヨン２は、このクロツクに同期
した動作をする。シリアルパラレルレジスタ21から出力
された受信データは、まずフラグ検出部16でフレーム６
の先頭を検出されフレームカウンタ18を起動させる。フ
レームナンバー８のデータが入つて来ると、フレームカ
ウンタ18よりデータ書き込み信号が出されフレームナン
バーレジスタ22に記憶される。それと同時にタイムスロ
ツト先頭アドレス部24から先頭アドレスが出力され、タ
イムスロツト検出部19からもデータ順位データが出力さ
れ、アドレスデータ加算器25とアドレス加算器26によ
り、メモリアドレスがメモリ28ならびにコントロールメ
モリ29に入り、送信か受信かをデータ送信検出部27にて
検出され、送信時には、メモリコントローラ30によりメ
モリ28のデータがパラレルーシリアルレジスタ23に入
り、マルチプレクサ33の切り換えにより送信される。
又、受信時には、メモリコントローラ30により、メモリ
28に受信データを書き込む動作を繰り返す。
は、伝送路５を通り、ステーシヨンに入る。受信された
データにより、クロツク検出部13によつて、受信クロツ
クが出力され、ステーシヨン２は、このクロツクに同期
した動作をする。シリアルパラレルレジスタ21から出力
された受信データは、まずフラグ検出部16でフレーム６
の先頭を検出されフレームカウンタ18を起動させる。フ
レームナンバー８のデータが入つて来ると、フレームカ
ウンタ18よりデータ書き込み信号が出されフレームナン
バーレジスタ22に記憶される。それと同時にタイムスロ
ツト先頭アドレス部24から先頭アドレスが出力され、タ
イムスロツト検出部19からもデータ順位データが出力さ
れ、アドレスデータ加算器25とアドレス加算器26によ
り、メモリアドレスがメモリ28ならびにコントロールメ
モリ29に入り、送信か受信かをデータ送信検出部27にて
検出され、送信時には、メモリコントローラ30によりメ
モリ28のデータがパラレルーシリアルレジスタ23に入
り、マルチプレクサ33の切り換えにより送信される。
又、受信時には、メモリコントローラ30により、メモリ
28に受信データを書き込む動作を繰り返す。
本実施例によれば、フレーム内に送り元アドレス、なら
びにメモリアドレスなどのムダなデータが無くなるので
伝送効率が向上する。処理装置どうしが同一のメモリを
使用するように見える為に処理装置の処理時間にムダが
無くなる。複雑な通信手順が無い為に、ステーシヨンの
回路が簡略化できるという効果がある。
びにメモリアドレスなどのムダなデータが無くなるので
伝送効率が向上する。処理装置どうしが同一のメモリを
使用するように見える為に処理装置の処理時間にムダが
無くなる。複雑な通信手順が無い為に、ステーシヨンの
回路が簡略化できるという効果がある。
本発明によれば、伝送路フレーム内に、メモリアドレス
用データを入れることが無いので１フレーム内のデータ
量が増加できる。従来の伝送方法では、フラグを１ワー
ドでタイムスロツト５ケ所でタイムスロツト内データと
して、送り元アドレス１ワード，メモリアドレス１ワー
ド，データ16ワードとすると、１フレームデータ占有率
は、88％であるが、本発明では、フラグ１ワード，フレ
ームナンバー１ワード，タイムスロツト５ケ所で各タイ
ムスロツト内データ16ワードのみである為に１フレーム
データ占有率は、97％となり、伝送効率が向上する。又
は、従来の伝送方法より、複雑な手順が無い為に、ステ
ーシヨンの回路が簡略化できる為にステーシヨンが小形
化できる。処理装置間に共通のメモリが有るように見
え、通信手順などの処理を行なわない為に、処理時間の
短縮ができ処理装置の性能が向上するなどの効果があ
る。さらに、フレームナンバによって、送信タイミング
と受信タイミングを区別できるので、データ通信の信頼
性を向上できる。
用データを入れることが無いので１フレーム内のデータ
量が増加できる。従来の伝送方法では、フラグを１ワー
ドでタイムスロツト５ケ所でタイムスロツト内データと
して、送り元アドレス１ワード，メモリアドレス１ワー
ド，データ16ワードとすると、１フレームデータ占有率
は、88％であるが、本発明では、フラグ１ワード，フレ
ームナンバー１ワード，タイムスロツト５ケ所で各タイ
ムスロツト内データ16ワードのみである為に１フレーム
データ占有率は、97％となり、伝送効率が向上する。又
は、従来の伝送方法より、複雑な手順が無い為に、ステ
ーシヨンの回路が簡略化できる為にステーシヨンが小形
化できる。処理装置間に共通のメモリが有るように見
え、通信手順などの処理を行なわない為に、処理時間の
短縮ができ処理装置の性能が向上するなどの効果があ
る。さらに、フレームナンバによって、送信タイミング
と受信タイミングを区別できるので、データ通信の信頼
性を向上できる。
第１図は、本発明の一実施例の、ステーシヨンならびに
メモリ部の構成部、第２図は、ループ形データ伝送装置
のシステム構成図、第３図は、伝送フレームの構成図、
第４図はフレームナンバー構成図、第５図は、タイムス
ロツトの構成図、第６図（ａ）は簡易フレームフオーマ
ツト図、（ｂ）は、簡易フレームナンバーフオーマツト
図、（ｃ）は、簡易タイムスロツトフオマツト図、第７
図は、伝送路のタイムチヤート、第８図は、メモリエリ
ア区分け図、第９図（ａ）は、伝送路上２フレーム巡回
時のフレームナンバーフオーマツト図、（ｂ）は、伝送
路上４フレーム巡回時のフレームナンバーフオーマツト
図、第10図はコントロールステーシヨンの内部構成図で
ある。 １……コントロールステーシヨン、２……ステーシヨ
ン、３……メモリ部、４……処理装置、６……伝送フレ
ーム、８……フレームナンバー、９……タイムスロツ
ト、10……巡回フラグ、11……アドレス対応データ、19
……タイムスロツト検出部、22……フレームナンバーレ
ジスタ、24……タイムスロツト先頭アドレス部、25……
アドレスデータ加算器、26……アドレス加算器、27……
データ送信検出部、28……メモリ、29……コントロール
メモリ、31……ドレス変換部。
メモリ部の構成部、第２図は、ループ形データ伝送装置
のシステム構成図、第３図は、伝送フレームの構成図、
第４図はフレームナンバー構成図、第５図は、タイムス
ロツトの構成図、第６図（ａ）は簡易フレームフオーマ
ツト図、（ｂ）は、簡易フレームナンバーフオーマツト
図、（ｃ）は、簡易タイムスロツトフオマツト図、第７
図は、伝送路のタイムチヤート、第８図は、メモリエリ
ア区分け図、第９図（ａ）は、伝送路上２フレーム巡回
時のフレームナンバーフオーマツト図、（ｂ）は、伝送
路上４フレーム巡回時のフレームナンバーフオーマツト
図、第10図はコントロールステーシヨンの内部構成図で
ある。 １……コントロールステーシヨン、２……ステーシヨ
ン、３……メモリ部、４……処理装置、６……伝送フレ
ーム、８……フレームナンバー、９……タイムスロツ
ト、10……巡回フラグ、11……アドレス対応データ、19
……タイムスロツト検出部、22……フレームナンバーレ
ジスタ、24……タイムスロツト先頭アドレス部、25……
アドレスデータ加算器、26……アドレス加算器、27……
データ送信検出部、28……メモリ、29……コントロール
メモリ、31……ドレス変換部。
Claims (5)
- 【請求項１】ループ状に構成された伝送路にフレームを
巡回し、そのフレーム上に構成された複数のタイムスロ
ットを使用した同報通信（ブロードキャスト）によって
複数の通信ステーション間の送受信を行なうデータ伝送
方法において、 前記フレームが伝送路を１周する度に更新され予め定め
た所定値に達すると初期値に戻され、 送信予定の有る各々の通信ステーションと予め対応付け
られているフレームナンバを前記フレームに設定し、 前記送信予定の有る通信ステーションは、自局に対応す
るフレームナンバを有するフレームが巡回しているとき
に送信データを前記タイムスロットに設定し、 前記所定フレームが巡回する際、隔周ごとにフレームナ
ンバに応じて前記通信ステーションを送信モードまたは
受信モードに設定することを特徴とするデータ伝送方
法。 - 【請求項２】特許請求の範囲第１項において、前記フレ
ームナンバが前記送信モードを示す値に更新された時点
で、前記タイムスロット内の送信データをクリアするこ
とを特徴とするデータ伝送方法。 - 【請求項３】特許請求の範囲第１項において、前記タイ
ムスロットに複数のデータスロットを順番に設定するこ
とを特徴とするデータ伝送方法。 - 【請求項４】特許請求の範囲第３項において、前記デー
タスロットの順番によって各ステーションが送信に使用
する前記データスロットを割り当てることを特徴とする
データ伝送方法。 - 【請求項５】フレームを巡回するループ状に構成された
伝送路と、この伝送路に接続されデータの送受信を行な
う複数の通信ステーションと、通信の構成制御を行なう
コントロールステーションとを具備し、前記フレームの
複数のタイムスロットを使用して同報通信を行なうデー
タ伝送システムにおいて、 前記コントロールステーションは、前記フレームに設定
されその周回の度に更新され所定値に達すると初期値に
戻されるフレームナンバの書替え手段を備え、 前記通信ステーションは、受信フレームから前記フレー
ムナンバを検出すると共に、隔周ごとにフレームナンバ
に応じて送信モードまたは受信モードを設定するフレー
ムナンバ検出手段と、予め自局に割当られているフレー
ムナンバが検出されたときに自局の送信データを前記タ
イムスロットに送信する送信手段と、を備えることを特
徴とするデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21166186A JPH07112202B2 (ja) | 1986-09-10 | 1986-09-10 | データ伝送方法およびデータ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21166186A JPH07112202B2 (ja) | 1986-09-10 | 1986-09-10 | データ伝送方法およびデータ伝送システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27967992A Division JPH0810873B2 (ja) | 1992-10-19 | 1992-10-19 | データ伝送方法およびデータ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367940A JPS6367940A (ja) | 1988-03-26 |
| JPH07112202B2 true JPH07112202B2 (ja) | 1995-11-29 |
Family
ID=16609496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21166186A Expired - Fee Related JPH07112202B2 (ja) | 1986-09-10 | 1986-09-10 | データ伝送方法およびデータ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07112202B2 (ja) |
-
1986
- 1986-09-10 JP JP21166186A patent/JPH07112202B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6367940A (ja) | 1988-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
| GB1526583A (en) | Data processing apparatus | |
| JPS6364436A (ja) | デ−タ伝送方法および装置 | |
| JPH07112202B2 (ja) | データ伝送方法およびデータ伝送システム | |
| JPS6217779B2 (ja) | ||
| JPH05308371A (ja) | データ伝送方法およびデータ伝送システム | |
| JP2001156733A (ja) | 高速スロット割当方法及び方式 | |
| JPH10161954A (ja) | データ通信装置 | |
| JPS634216B2 (ja) | ||
| JPH11122275A (ja) | シリアル通信システム | |
| JPS63177246A (ja) | 高速デ−タ転送制御装置 | |
| US5010548A (en) | Scanner interface for the line adapters of a communication controller | |
| JPH01147651A (ja) | マルチプロセッサシステム | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JPH0313776B2 (ja) | ||
| KR960008563Y1 (ko) | 병렬버스의 제어장치 | |
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPS60237794A (ja) | デ−タ割当制御方式 | |
| JPS61105150A (ja) | 情報転送回路 | |
| JP2001285319A (ja) | 双方向シリアルインタフェース回路 | |
| JPH04207269A (ja) | 動画像並列処理装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS5848135A (ja) | デ−タバス制御方式 | |
| JPS61196638A (ja) | デ−タ伝送システム | |
| JPH0560704B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |