JPS6217779B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は並列バスでのデータ転送方式、特に並
列バスの時分割管理をはかつてなる並列バスでの
データ転送方式に関する。

並列バスを設け、該並列バスにリンケージ装置
を介して計算機を接続するシステムがある。この
システムでは、一般に、主局と従局とが固定して
割当てられており、一方通行のデータ転送が主体
となつている。従つて、１：１通信、１：Ｎ通信
方式となつている。通信の規模の拡大及び伝送効
率の拡大をはかるためには、Ｎ：Ｎの通信にまで
高める必要があり、主局、従局の固定した関係を
とり除かなければならない。

本発明の目的は、Ｎ：Ｎの通信を可能にした並
列バスデータ転送方式を提供するものである。

本発明の要旨は、以下の通りである。並列バス
と各リンケージ装置とは双方向性論理バスによつ
て結合されている。各リンケージ装置にステージ
番号を個別に割当てリンケージ装置の識別番号と
して設定しておく。各リンケージ装置は巡回ステ
ージによつて管理される。この管理は以下の通り
である。任意のリンケージ装置から送出されるデ
ータ転送要求を巡回ステージで管理し、該当リン
ケージ装置に割当てられたステージ（番号）に巡
回してきた時に並列バスを通して送信要求を送出
する。この際、該当リンケージ装置では自系割当
てステージに停止（ロツク）させず、次の一巡回
後の自系割当てステージに到達した時点で、次の
処理であるデータ送出の処理をさせる。更に、送
信要求がない時には、その送信要求のない該当リ
ンケージ装置に関するステージの時間巾を自動的
に短縮させ、巡回ステージの巡回サイクルを短縮
させる。即ち、ステージ毎に並列バスが占有され
た形となり、且つ占有する必要のないリンケージ
装置のステージは時間的に短縮させるようにし
た。以上の構成とすることによつて、転送要求の
ある時には、同一ステージレベルでの転送効率が
得られ、転送要求のない時には、ダイナミツクに
ステージ管理が行われ、Ｎ：Ｎの通信を可能と
し、且つデータ転送効率のよいデータ転送方式を
得る。以下、図面により本発明を詳述する。

第１図は本発明のシステム全体図、第２図、第
３図はその部分的実施例図である。本システム
は、並列バス３、計算機１、リンケージ装置２と
より成り、リンケージ装置２と並列バス３とは双
方向論理バス５によつて結合している。並列バス
３は、第２図に示す如く、データバスの他に、要
求信号REQ、準備信号READY、ストローブ信号
STB、応答信号ANS、終了信号TERM、クロツ
ク信号CLOCKをそれぞれ並列に伝送する制御信
号ラインを持つている。リンケージ装置２の一部
には同期クロツク発生回路４を設けている。該同
期クロツク発生回路４は巡回ステージの元となる
クロツク信号源である。並列バス３と双方向論理
バス５とリンケージ装置２との構成の一例を第３
図に示す。この図は一本のラインのみに注目した
もので、他のラインの構成も全く同様である。ゲ
ート６と７とが双方向性を持つためのゲートであ
り、５Ａは一本の双方向論理バス、３Ａも１本の
バスである。ライン５Ａと、ゲート６と７とは互
いに双方向の構成となつている。

第４図は、１個のリンケージ装置２を中心とす
る実施例図である。他のリンケージ装置も同様な
構成になつておることは云うまでもない。第５
図、第６図は動作説明のためのタイムチヤートで
ある。リンケージ装置２の一部に設けられた同期
クロツク発生回路４は、クロツク発振器２０、カ
ウンタ２１、同期信号付回路２２、アンドゲート
４３、オアゲート３８、スイツチ４８とより成
る。クロツク発振器２０は並列バス管理用の同期
クロツクを発生する。カウンタ２１は同期クロツ
ク発振回路２０の出力を、並列バスゲート２５を
介して取込み計数し、Ｎ個のステージ単位に同期
信号（SYN）を挿入すべき周期を決定する。同
期信号付加回路２２はＮ個の周期毎に同期信号
SYNをカウンタ２１の出力に挿入する。

リンケージ装置２は、同期信号検出回路２４、
ステージカウンタ２３、FF２６〜３１、バツフ
アレジスタ３２、アドレス一致検出回路３３、微
分回路３４，３５，３６、アンドゲート３７，４
２〜４７、オアゲート３８〜４１とより成る。

ステージカウンタ２３は、並列バスゲート２５
を介して入力される並列バス管理同期クロツクを
計数する。同期信号検出回路２４は並列バス上の
巡回クロツクを監視し、SYNコードを検出する
と共に該検出信号に基づきステージカウンタ２３
をリセツトする。FF２６は計算機１からの非同
期に発せられるデータ送信要求を記憶する。

FF２７は計算機１よりのデータ送信要求に対
し、自己割当てステージ（番号）に巡回した時の
ステージカウンタ２３の出力（ステージ一致出
力）によりセツトされ、並列バスにデータ転送要
求信号REQを発生する。

FF２８は、並列バス上のデータ転送要求信号
REQを受信した時、アドレス一致検出回路３３
による自己アドレスと受信アドレスが一致したリ
ンケージ装置からのデータ受信準備完了信号
READYを出力するために機能する。FF２９
は、データ送信側リンケージ装置が送信データを
伴い送出すべく、１ワード単位のストローブ信号
STBを送出する。FF３０は、データ送信側リン
ケージ装置が並列バス上のストローブ信号STB
に伴うデータを受信したことを示す。

FF３１は、データ転送終了、即ち最終データ
に伴い送出する終了信号TERMを表示する。

バツフアレジスタ３２は送信データを一時的に
ホールドする。アドレス一致検出回路３３は、ス
トローブ信号STBに伴い受信されるデータの１
ワード目の内容が自己割当てアドレスかどうかの
検出を行う。微分回路３５は、並列バス上のデー
タが受信完了したことを示す応答信号ANSの後
端を微分する。

微分回路３４は送信要求の微分を行い、アンド
ゲート４２は受信データを計算機に送出させ、ア
ンドゲート３７は並列バスにデータをオンバスさ
せ、オアゲート３８は並列バス管理同期クロツク
を送出させ、オアゲート３９はバツフアレジスタ
３２に送信データをセツトさせ、オアゲート４０
は並列バスにデータ受信完了信号ANSを送出す
べくFF３０をセツトし、オアゲート４１は並列
バスにストローブ信号（データ送信信号）STB
を送出すべくFF２９をセツトする機能を持つ。

アンドゲート４７は自系割当てステージに巡回
した時であつて且つ送信要求が自系にない時にパ
ス用のクロツクを送出する。微分回路３６は上記
ゲート出力を微分しクロツクを分割する。このク
ロツクの分割によつて巡回ステージのサイクルを
速くしている。アンドゲート４３はスイツチ４８
により並列バス管理同期クロツクを送信するリン
ケージ装置を決定する。アンドゲート４４は、非
同期に起動がかかる計算機からの送信要求と自己
割当てステージとの同期をとり並列バスにデータ
転送要求REQを送出すべく、FF４４をセツトす
る。アンドゲート４５はデータ転送終了信号
TERMを監視し、計算機にデータ転送終了割込
みを発行すると同時に、アドレス一致検出回路３
３、FF２６、FF３１のリセツトを行う。このア
ンドゲート４５により、送信モード、受信モード
がイニシヤライズされる。

動作を説明する。Ｎ個の計算機が並列バスに接
続されている際に、その中の１個のリンケージ装
置のみ並列バス管理同期クロツク発振回路をオン
とし、他のリンケージ装置はオフにしておく。こ
のようにしてシステムを生かすと、並列バスに
は、１つのリンケージ装置から各リンケージ装置
に対し共通に並列バス管理（同期）クロツクが常
時送出されることになる。この時の並列バス同期
クロツクCLOCKを第５図ａに示す。このａ図に
は、ステージカウンタ２３での計数状態をも示し
ている。一方、各リンケージ装置には、１，２，
３，…，…の如くステージ番号を予め固定的に割
当てておく。この各リンケージ装置での割当ての
確認はステージカウンタ２３で与える。即ち、各
リンケージ装置毎に該当ステージ番号に達した段
階でステージカウンタ２３は出力を発生するよう
に構成される。この結果、各リンケージ装置は、
ステージによつて同期した形で管理される。

今、ステージ３に割当てられたリンケージ装置
に別の計算機に対するデータ送信要求があるもの
とする。計算機から送信要求があるとFF２６は
オンとなる。しかし、この時、巡回ステージが他
のステージになつている時は、その送信要求がそ
のまま一時記憶されたままであり、その後、自己
割当てステージ３に巡回した時点でアンドゲート
４４を通し、FF２７をセツトすることにより並
列バスに送信要求REQが、各リンケージ装置に
共通に送出される。並列バスに要求REQが送出
されると、並列バス管理同期クロツクCLOCKを
送出しているリンケージ装置は、要求REQの発
生に伴い、微分回路３４、オアゲート４１を通し
てFF２９をセツトする。これによつてストロー
ブ信号STBが送出される。このストローブ信号
STBは、各リンケージ装置が共通に受信するこ
とになり、予め計算機からの送信要求信号により
オアゲート３９を介してバツフアレジスタ３２に
セツトされた送信データ（自己アドレスを含む）
と、自己割当てアドレスとを一致検出回路３３で
比較する。一致がとれたリンケージ装置のみがア
ンサーバツク信号ANSを、オアゲート４０を介
してFF３０にセツトし、出力する。この時、計
算機に対し、受信要求を発行すると同時に受信準
備完了信号READYを並列バス上にオンバスす
る。これにより、リンケージ装置間のデータ転送
の方向と、データ転送モードが決定されたことに
なる。

次に、巡回ステージは、巡回クロツクの周期で
連続してまわることになるので、ゲート４４はオ
フする。更に、並列バス上の要求信号REQはFF
２７のリセツトによりオフする。ｎワードのデー
タ転送においては、FF２６がオンという条件
で、巡回ステージが一巡後、自系割当ステージに
なつた時、ゲート４７，４１を通しFF２９をセ
ツトし、並列バスにデータ転送ストローブ信号
STBを送出し、相手系リンケージ装置が受信し
たことを示すアンサーバツク信号ANSにより次
の転送に進む。第５図ｂにはすべてのステージで
データサービスを行つている時のクロツクとステ
ージカウンタの計数値との関係を示している。こ
の状態では、ステージ数を４サイクルとし、各ス
テージの周期は変化せず一定となる。

次に、送信要求がない時には、アンドゲート４
７及び微分回路３６を介してパスクロツクが並列
バスゲート２５に送出され、次いで同期信号検出
回路２４、ステージカウンタ２３に送られる。第
５図ｃにはステージ２に相当するリンケージ装置
がデータサービスなし（送信要求なし）の時のパ
スクロツクと、並列バス同期クロツクCLOCK、
ステージカウンタでの計数内容とを示している。
このパスクロツクは微分回路３６の働きによる。
ｄ図には、ステージ１〜４のすべてにデータサー
ビスがない時の様子を示している。各ステージ
は、微分回路３６の働きによりクロツクが分割さ
れてゆき、巡回サイクルは大巾に短縮となる。

第６図はデータ転送プロセスを説明する図であ
る。図では、ステージ２，３でのデータ送信要求
発生及びデータ転送の様子を示している。ステー
ジ２では相手アドレスｍ、ステージ３では相手ア
ドレスｌとしている。

以上の本発明によれば、Ｎ：Ｎ通信が可能とな
り、且つダイナミツクなステージ管理を可能と
し、並列バスの転送効率を上げることができた。

【図面の簡単な説明】

第１図は本発明のシステム構成図、第２図、第
３図はその部分的詳細例図、第４図は本発明の実
施例図、第５図、第６図は各部波形図である。 １……計算機、２……リンケージ装置、３……
並列バス、４……同期クロツク発生回路、５……
双方向論理バス、６，７……ゲート、２３……ス
テージカウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 並列バスと、該並列バスに互いに並列に双方
   向性でインターフエースされてなり、且つ各装置
   毎に固有のステージ番号を付してなる複数個のリ
   ンケージ装置と、同期クロツク発生回路と、上記
   複数個のリンケージ装置にインターフエースして
   なる計算機等の装置とを備え、該計算機等の装置
   は対応するリンケージ装置、及び並列バスを介し
   て互いにデータ転送を行なつてなるシステムにお
   いて、 上記クロツク発生回路は、先頭に同期信号、そ
   の後ろに各ステージ決定用の一定周期のクロツク
   をステージ数だけシリアルに付加して上記並列バ
   ス上に巡回サイクルを形成すべく送出し、 各リンケージ装置内では、上記並列バスを介し
   て得られる上記クロツクを計数し、自己の上記固
   有のステージ番号と一致し且つ転送要求がある場
   合には、該一致したリンケージ装置が上記並列バ
   スをデータ転送用に占有可能とし、一方ステージ
   番号の一致にもかかわらず転送要求がない場合に
   は、データ転送なしのリンケージ装置内にあつて
   は、そのステージ番号一致の際パスクロツクを並
   列バス上に送出し、その送出時に並列バス上に存
   在する当該一致ステージ番号対応のクロツクを上
   記パスクロツクによつて２つに分割し、 上記クロツク発生回路では、並列バス上のクロ
   ツクを計数し、リンケージ装置対応のステージ数
   に達したら新たに、先頭に同期信号、引き続いて
   各ステージ決定用の一定周期のクロツクをステー
   ジ数だけ付加してシリアルに並列バス上に送出し
   て次の巡回サイクルを形成する ことを特徴とする並列バスでのデータ転送方式。