JPS5850061A - 並列バス転送方式 - Google Patents
並列バス転送方式Info
- Publication number
- JPS5850061A JPS5850061A JP56147857A JP14785781A JPS5850061A JP S5850061 A JPS5850061 A JP S5850061A JP 56147857 A JP56147857 A JP 56147857A JP 14785781 A JP14785781 A JP 14785781A JP S5850061 A JPS5850061 A JP S5850061A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- stage
- data transfer
- transmission request
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＮ：Ｎ計算機間のリンケージ結合に於ける時分
割並列バス管理方式に係り、同期パルスで区切られた、
共通同期バスにより、各り／ケージ装置が、同期的にス
テージを管理し、共通並列バスを時分割に使用する権利
を各リンケージ装置に与えＮ：Ｎのデータ転送を可能と
する並列バス管理方式に関する。
割並列バス管理方式に係り、同期パルスで区切られた、
共通同期バスにより、各り／ケージ装置が、同期的にス
テージを管理し、共通並列バスを時分割に使用する権利
を各リンケージ装置に与えＮ：Ｎのデータ転送を可能と
する並列バス管理方式に関する。
計算機間リンケージ結合に於いて並列バスを採用する場
合は、１：１の結合と、１：Ｎの結合があり、これらは
システム的に主局と従局が、固定的に割シ当てられてお
り一方通行のデータ転送が主となり、計算機関相互のリ
ンケージに於いて、同一レベルの主導権を与えられずに
リンケージする°ため、ポーリング又はセレクションの
手順をデータ転送に先だち行わなければならないため、
並列バスとしてのデータ転送効率も悪く、Ｎ：Ｎのリン
ケージ形態を実現しえないものである。
合は、１：１の結合と、１：Ｎの結合があり、これらは
システム的に主局と従局が、固定的に割シ当てられてお
り一方通行のデータ転送が主となり、計算機関相互のリ
ンケージに於いて、同一レベルの主導権を与えられずに
リンケージする°ため、ポーリング又はセレクションの
手順をデータ転送に先だち行わなければならないため、
並列バスとしてのデータ転送効率も悪く、Ｎ：Ｎのリン
ケージ形態を実現しえないものである。
本発明の目的は、計算機間リンケージに於ける１：１結
合及び１：Ｎ結合に対し、並列共通バスを、時分割管理
し、Ｎ：Ｎの方向のデータ転送を可能とし、並列バスに
接続されるリンケージ装置及び計算機が主局、従局の意
識を必要とせず、いつでも、いずれのりンケージ装置に
も転送要求を発行することができ、並列バス管理方式を
採用した、計算機関結合装置を提供するにある。
合及び１：Ｎ結合に対し、並列共通バスを、時分割管理
し、Ｎ：Ｎの方向のデータ転送を可能とし、並列バスに
接続されるリンケージ装置及び計算機が主局、従局の意
識を必要とせず、いつでも、いずれのりンケージ装置に
も転送要求を発行することができ、並列バス管理方式を
採用した、計算機関結合装置を提供するにある。
本発明の特徴は、双方向性論理バスに結合されるＮ個の
リンケージ装置に対し、任意のリンケージ装置から送出
される、データ転送要求を、巡回ステージで管理し、自
系に送信要求があるとき、自系に割り当てられたステー
ジに巡回してきた時に並列バスを通して送信要求を送出
し、データサービスが終了した時点で、処理終了バスク
ロックを送出、同期バスを分割するかたちで、次のステ
ージに進ませ、自系割当ステージに送信要求が無い時は
゛、無処理バスクロックを送出し、同期バスを論理分割
するかたちで、ステージを次に進ませ、並列バスの同期
管理を行い、Ｎ：Ｎのデータ転送効率を向上させること
が出来る並列バス転送方式第１図、第２図は、並列バス
を採用したＮ：Ｎの鼾算機間結合の構成例、第３図は、
双方向論理バスの構成を示し、第４図は、本発明の実施
例として、２０は並列バスを管理すべくスタートパルス
を送出するタイミングを計数管理するカウンタ、２１は
、スタートパルスを送出する発振回路、２２は、並列バ
スよシ入力させる同期バス上のバスクロックをカウント
するステージカウンタ、２３は、同期バス上のバスクロ
ックを監視し、スタートパルスを検出したとき、ステー
ジカウンタ２２をリセットするスタートパルス一致検出
回路、２４は並列バスに対し、データ及び制御信号を送
受信する、並列バスゲート、２６は、非同期に発行され
る計算機からのデータ送信要求を記憶するプリップフロ
ップ、２７は、計算機よりのデータ送信要求に対し、自
己割当ステージに巡回された時に、並列バスにデータ転
送要求を送出するフリップフロップ、２８は、並列バス
上のデータ転送要求ＲＥＱ信号を受信した時、自己アド
レスと受信アドレスが一致したリンケージ装置が、デー
タ受信準備完了（ＲＥＡＤＹ）を知らせるフリップフロ
ップ、２９は、データ送信側リンケージ装置が、送信デ
ータと伴い送出すべく、１ワ、−ド単位のストローブ信
号を送出するフリップフロップ、３０は、データ受信側
リンケージ装置が、並列ノ（ス上の久トロープ（ＳＴＢ
）信号に伴うデータを受信したことを示すフリップフロ
ップ、３１は、データ転送終了、すなわち最終データに
伴い送出するＴＥＲＭ信号を示すフリップフロップ、３
２は、送信データをホールドするバッファレジスタ、３
３はストローブ信号に伴い受信される１ワード目の内容
が、自己割当てアドレスかどうかを検出する 。
リンケージ装置に対し、任意のリンケージ装置から送出
される、データ転送要求を、巡回ステージで管理し、自
系に送信要求があるとき、自系に割り当てられたステー
ジに巡回してきた時に並列バスを通して送信要求を送出
し、データサービスが終了した時点で、処理終了バスク
ロックを送出、同期バスを分割するかたちで、次のステ
ージに進ませ、自系割当ステージに送信要求が無い時は
゛、無処理バスクロックを送出し、同期バスを論理分割
するかたちで、ステージを次に進ませ、並列バスの同期
管理を行い、Ｎ：Ｎのデータ転送効率を向上させること
が出来る並列バス転送方式第１図、第２図は、並列バス
を採用したＮ：Ｎの鼾算機間結合の構成例、第３図は、
双方向論理バスの構成を示し、第４図は、本発明の実施
例として、２０は並列バスを管理すべくスタートパルス
を送出するタイミングを計数管理するカウンタ、２１は
、スタートパルスを送出する発振回路、２２は、並列バ
スよシ入力させる同期バス上のバスクロックをカウント
するステージカウンタ、２３は、同期バス上のバスクロ
ックを監視し、スタートパルスを検出したとき、ステー
ジカウンタ２２をリセットするスタートパルス一致検出
回路、２４は並列バスに対し、データ及び制御信号を送
受信する、並列バスゲート、２６は、非同期に発行され
る計算機からのデータ送信要求を記憶するプリップフロ
ップ、２７は、計算機よりのデータ送信要求に対し、自
己割当ステージに巡回された時に、並列バスにデータ転
送要求を送出するフリップフロップ、２８は、並列バス
上のデータ転送要求ＲＥＱ信号を受信した時、自己アド
レスと受信アドレスが一致したリンケージ装置が、デー
タ受信準備完了（ＲＥＡＤＹ）を知らせるフリップフロ
ップ、２９は、データ送信側リンケージ装置が、送信デ
ータと伴い送出すべく、１ワ、−ド単位のストローブ信
号を送出するフリップフロップ、３０は、データ受信側
リンケージ装置が、並列ノ（ス上の久トロープ（ＳＴＢ
）信号に伴うデータを受信したことを示すフリップフロ
ップ、３１は、データ転送終了、すなわち最終データに
伴い送出するＴＥＲＭ信号を示すフリップフロップ、３
２は、送信データをホールドするバッファレジスタ、３
３はストローブ信号に伴い受信される１ワード目の内容
が、自己割当てアドレスかどうかを検出する 。
受信アドレス一致検出回路、３４は、送信要求を微分す
る微分回路、３５は、並列バス上のデータを受信完了し
たことを示す、ア／サーバツクストロ−７” （ＡＮＳ
）信号の後縁を微分する微分回路、４２は受信データ
を計算機に渡すＡＮＤ回路、３７は並列バスにデータを
ＯＮバスするＡＮＤ回路、３９は送信データバッファレ
ジスタ３２に送信データをセットするＯＲゲート、４０
は、並列バスにデータ受信完了信号（ＡＮＤ）をセット
するＯＲゲート、４１は、並列バス上に、データ送信信
号（ＳＴＢ）をセットするＯＲゲート、４４は自系側御
てステージに巡回した時、送信要求が無い時にバスクロ
ックを送出すべ（ＡＮＤ回路、４５は、自系割当てステ
ージに巡回した時、送信要求があった時に、データ転送
終了時点でパスクロックを送出するＡＮＤ回路、３８は
、ＡＮＤゲー）４４．４５の出力をＯＲするＯＲ，ゲー
ト、３６は、その出力を微分し、同期バスを論理分割す
るバス微分回路、４８は、スイッチ４９によシ同期バス
にスタートパルスを送信するリンケージ装置を決定すべ
（ＡＮＤゲート、４３は、非同期に起動がかかる計算機
からの送信要求と、自己割当【ステージとの同期をとり
並列バスに、データ転送要求（ＲＥＱ）を送出すべくＡ
ＮＤゲート、４７はデータ転送終了信号（ＴＥＲＭ）を
監視し、計算機にデータ転送終了側込みを発行すると同
時に、アドレス−数構出回路、フリップフロップ２６を
リセットすることにより、送信モード、及び、受信モー
ドをイニシャルにするＡＮＤ回路で構成している。
る微分回路、３５は、並列バス上のデータを受信完了し
たことを示す、ア／サーバツクストロ−７” （ＡＮＳ
）信号の後縁を微分する微分回路、４２は受信データ
を計算機に渡すＡＮＤ回路、３７は並列バスにデータを
ＯＮバスするＡＮＤ回路、３９は送信データバッファレ
ジスタ３２に送信データをセットするＯＲゲート、４０
は、並列バスにデータ受信完了信号（ＡＮＤ）をセット
するＯＲゲート、４１は、並列バス上に、データ送信信
号（ＳＴＢ）をセットするＯＲゲート、４４は自系側御
てステージに巡回した時、送信要求が無い時にバスクロ
ックを送出すべ（ＡＮＤ回路、４５は、自系割当てステ
ージに巡回した時、送信要求があった時に、データ転送
終了時点でパスクロックを送出するＡＮＤ回路、３８は
、ＡＮＤゲー）４４．４５の出力をＯＲするＯＲ，ゲー
ト、３６は、その出力を微分し、同期バスを論理分割す
るバス微分回路、４８は、スイッチ４９によシ同期バス
にスタートパルスを送信するリンケージ装置を決定すべ
（ＡＮＤゲート、４３は、非同期に起動がかかる計算機
からの送信要求と、自己割当【ステージとの同期をとり
並列バスに、データ転送要求（ＲＥＱ）を送出すべくＡ
ＮＤゲート、４７はデータ転送終了信号（ＴＥＲＭ）を
監視し、計算機にデータ転送終了側込みを発行すると同
時に、アドレス−数構出回路、フリップフロップ２６を
リセットすることにより、送信モード、及び、受信モー
ドをイニシャルにするＡＮＤ回路で構成している。
以下、第４図の実施例及び第５図、第６図のタイムチャ
ートにより動作を説明する。
ートにより動作を説明する。
まず、Ｎ個の計算機が、並列バスに接続されている形態
に於いて、そのうちの１個のリンケージ装置のみ並列バ
ス同期用スターレぐハス発振回路をＯＮにし、他のリン
ケージ装置は、ＯＦＦにしておく。
に於いて、そのうちの１個のリンケージ装置のみ並列バ
ス同期用スターレぐハス発振回路をＯＮにし、他のリン
ケージ装置は、ＯＦＦにしておく。
このようにしてシステムを生かすと、並列ノ（スには１
つのリンケージ装置から各リンケージ装置に対し共通に
スタートパルスが送出されることになる。次に各リンケ
ージ装置にあらかじめ１，２゜３・・・・・・と別のス
テージＮｏを固定的に振りわけておキ、同期ハス上の、
バスクロックをサイクリックにステージ管理するカウン
ター（リングカウンター等）で常時監視する。そうする
と第５図ａ）〜Ｃ・）のタイムチャートのように、各リ
ンケージ装置から送出されるバスクロックに同期したス
テージ管理を構成することが出来る。次に、ステージ１
に割当てられたリンケージ装置に別の計算機に対するデ
ータ転送要求があった場合を例にとシ説明する。計算機
から送信要求があると、フリップフロップ２６がＯＮと
なる、しかし、この時巡回ステージが、他のステージに
なっている時は、一時記憶されており、自己割当てステ
ージ１に巡回された時、ＡＮＤゲート４３を通し、フリ
ップフロップ２７をセットすることにより並列バスに送
信要求ＲＥＱ信号が、各リンケージ装置に共通に送出さ
れる。並列バスにＲＥＱ信号が送出されると、微分回路
３４を通し、さらに、ＯＲ回路４１を通してナフリップ
フロップ２９がセットされ、並列バスにストローブ信号
（ＳＴＢ）が、送出されることになる。このストローブ
信号は、各リンケージ装置が共通に受信することになり
、あらかじめ計算機からの送信要求信号によりＯＲゲー
ト３９及びバッファレジスタ３２を通し、３７のＡＮＤ
ゲートでＯＮバ冬された、行先アドレスデータにより、
各リンケージ装置は、自己割当てアドレスとの一致検出
を３３のアドレス−数構出で行い、一致がとれたリンケ
ージ装置のみアンサーバック信号（ＡＮＳ）をＯＲゲー
ト４０を通し、フリプフロツプ３０をセットする７こと
によりワわれる。このとき計算機に対し受信要求を発行
すると同時に、受信準備完了信号ＲＥＡＤＹを並列バス
上にＯＮパスすることによシリ／ケージ装置間のデータ
転送の方向と、データ転送モードが決定されたことにな
る。次に、巡回ステージは、バスクロックの周期で、連
続して回ることになるので、ゲート４３が０ＦＦＬ、並
列パス上のＲＥＱ信号はフリップフロップ２７のリセッ
トにより、ＯＦＦすることになる。ｎワードのデータ転
送に於いては、フリップフロップ２６がＯＮという条件
で巡回ステージが一巡後、自系ステージになったとき、
ゲート４６．４１を通しフリップフロップ２９をセット
し、並列バ誠にデータストローブ（ＳＴＢ信号）を送出
し、相手系リンケージ装置が受信したことを示す、アン
サーバック（ＡＮＳ信号）によシ次の転送に進む、この
時、グー）４５．３８を通して、データ転送終了パスク
ロックを微分回路３６により送出し、同期バスを論理分
割し、ステージを進ませる。次に、送信要求が無い時に
は４４のゲート及びＪ ３８のＯＲゲート及び、３６の
微分回路を通し、無処理バスクロックを送出することに
よシ、同期バスを論理分割することになる。
つのリンケージ装置から各リンケージ装置に対し共通に
スタートパルスが送出されることになる。次に各リンケ
ージ装置にあらかじめ１，２゜３・・・・・・と別のス
テージＮｏを固定的に振りわけておキ、同期ハス上の、
バスクロックをサイクリックにステージ管理するカウン
ター（リングカウンター等）で常時監視する。そうする
と第５図ａ）〜Ｃ・）のタイムチャートのように、各リ
ンケージ装置から送出されるバスクロックに同期したス
テージ管理を構成することが出来る。次に、ステージ１
に割当てられたリンケージ装置に別の計算機に対するデ
ータ転送要求があった場合を例にとシ説明する。計算機
から送信要求があると、フリップフロップ２６がＯＮと
なる、しかし、この時巡回ステージが、他のステージに
なっている時は、一時記憶されており、自己割当てステ
ージ１に巡回された時、ＡＮＤゲート４３を通し、フリ
ップフロップ２７をセットすることにより並列バスに送
信要求ＲＥＱ信号が、各リンケージ装置に共通に送出さ
れる。並列バスにＲＥＱ信号が送出されると、微分回路
３４を通し、さらに、ＯＲ回路４１を通してナフリップ
フロップ２９がセットされ、並列バスにストローブ信号
（ＳＴＢ）が、送出されることになる。このストローブ
信号は、各リンケージ装置が共通に受信することになり
、あらかじめ計算機からの送信要求信号によりＯＲゲー
ト３９及びバッファレジスタ３２を通し、３７のＡＮＤ
ゲートでＯＮバ冬された、行先アドレスデータにより、
各リンケージ装置は、自己割当てアドレスとの一致検出
を３３のアドレス−数構出で行い、一致がとれたリンケ
ージ装置のみアンサーバック信号（ＡＮＳ）をＯＲゲー
ト４０を通し、フリプフロツプ３０をセットする７こと
によりワわれる。このとき計算機に対し受信要求を発行
すると同時に、受信準備完了信号ＲＥＡＤＹを並列バス
上にＯＮパスすることによシリ／ケージ装置間のデータ
転送の方向と、データ転送モードが決定されたことにな
る。次に、巡回ステージは、バスクロックの周期で、連
続して回ることになるので、ゲート４３が０ＦＦＬ、並
列パス上のＲＥＱ信号はフリップフロップ２７のリセッ
トにより、ＯＦＦすることになる。ｎワードのデータ転
送に於いては、フリップフロップ２６がＯＮという条件
で巡回ステージが一巡後、自系ステージになったとき、
ゲート４６．４１を通しフリップフロップ２９をセット
し、並列バ誠にデータストローブ（ＳＴＢ信号）を送出
し、相手系リンケージ装置が受信したことを示す、アン
サーバック（ＡＮＳ信号）によシ次の転送に進む、この
時、グー）４５．３８を通して、データ転送終了パスク
ロックを微分回路３６により送出し、同期バスを論理分
割し、ステージを進ませる。次に、送信要求が無い時に
は４４のゲート及びＪ ３８のＯＲゲート及び、３６の
微分回路を通し、無処理バスクロックを送出することに
よシ、同期バスを論理分割することになる。
第５図は本発明の実施例を動作させた時のタイムチャー
トを示し、 （ａ）はステージ０〜３がデータサービス無しの時で夫
々のデバイスがバスクロックで同期バスを分解した場合
、 （ｂ） ｕ ス５−− シ０〜３のすべてにデータサー
ビスがある時で、その終了時点でバスクロックで同期バ
スを分解する場合でＴ。−Ｔ、は夫々のデバイスの′処
理速度により可変となる。
トを示し、 （ａ）はステージ０〜３がデータサービス無しの時で夫
々のデバイスがバスクロックで同期バスを分解した場合
、 （ｂ） ｕ ス５−− シ０〜３のすべてにデータサー
ビスがある時で、その終了時点でバスクロックで同期バ
スを分解する場合でＴ。−Ｔ、は夫々のデバイスの′処
理速度により可変となる。
（Ｃ） Ｕ ステージｌだけがデータサービスしている
時でＴ、はデバイス１の処理時間である。
時でＴ、はデバイス１の処理時間である。
図ではバスクロックが、ステージを進ませる同期クロッ
クとなシ、巡回サイクルの確実な同期と、データ転送要
求が無い時の無駄なサイクルを除き、Ｎ：Ｎの方向のデ
ータ転送のダイナミックな管理を可能とし、並列バスの
転送効率を上げることができる。
クとなシ、巡回サイクルの確実な同期と、データ転送要
求が無い時の無駄なサイクルを除き、Ｎ：Ｎの方向のデ
ータ転送のダイナミックな管理を可能とし、並列バスの
転送効率を上げることができる。
第１図、第２図はＮ：Ｎの計算機結合の並列バス・湾成
図、第３図は、双方向論理バスの傳成図、第４図は、本
発明に於ける並列バス管理方式の一実施例図、第５図、
第６図は本発明の実施例を動作させた時のタイムチャー
トである。
図、第３図は、双方向論理バスの傳成図、第４図は、本
発明に於ける並列バス管理方式の一実施例図、第５図、
第６図は本発明の実施例を動作させた時のタイムチャー
トである。
Claims (1)
- １、・Ｎ：Ｎの計算機関結合方式に於ける、双方向性論
理バス結合にて、並列バス上のリンケージ装置が、夫々
データ転送を開始するタイミングを、共通に管理する巡
回ステ７ジによシ決定し、巡回ステージを管理させるべ
く、同期バス上に、自系に送信要求が無い時には、同期
バスを論理分割し次のステージに進ませるべく無処理バ
スクロックを発行する回路と、自系に送信要求が有る時
には、自系管理のステージにバス専有タイミングが回っ
てきた時に、並列バスに送信要求を発信し、データ転送
サービスが、終了した時点に次のステージに進ませるべ
く処理終了バスクロックを発信する回路を具備し、さら
に、巡回ステージが一巡する単位に、先頭ステージにリ
フレッシュ同期をかけるべくスタートパルス送出回路を
具備し、並列ノくスリンケージ方式に於けるデータ転送
のタイミングを各リンケージ装置に共通なスタートノ（
バスで区切られた、同期バスにより巡回ステージを管理
すると同時に、自系ステージに割当てられたステージに
巡回してきた時に、送信要求が無い時には、無処理バス
クロックを、又、送信要求がある時には、データサービ
ス終了後に処理終了バスクロックを同期バスにＯＮバス
することにより、同期バスの論理分割を行い、並列バス
の同期処理を確実にし、且つ、同期バスをダイナミック
に運用することを特徴とする並列バス転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147857A JPS5850061A (ja) | 1981-09-21 | 1981-09-21 | 並列バス転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56147857A JPS5850061A (ja) | 1981-09-21 | 1981-09-21 | 並列バス転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5850061A true JPS5850061A (ja) | 1983-03-24 |
Family
ID=15439819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56147857A Pending JPS5850061A (ja) | 1981-09-21 | 1981-09-21 | 並列バス転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5850061A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607538A (ja) * | 1983-06-27 | 1985-01-16 | Dainippon Screen Mfg Co Ltd | デ−タ転送制御方法 |
| JPS61275954A (ja) * | 1985-05-07 | 1986-12-06 | Panafacom Ltd | データ処理装置 |
| JPH0322489U (ja) * | 1989-07-12 | 1991-03-07 | ||
| JPH0735514U (ja) * | 1993-12-16 | 1995-07-04 | 株式会社ホクコン | 歩車道境界ブロック及びそれを用いた歩車道境界構造 |
-
1981
- 1981-09-21 JP JP56147857A patent/JPS5850061A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607538A (ja) * | 1983-06-27 | 1985-01-16 | Dainippon Screen Mfg Co Ltd | デ−タ転送制御方法 |
| JPH0133860B2 (ja) * | 1983-06-27 | 1989-07-17 | Dainippon Screen Mfg | |
| JPS61275954A (ja) * | 1985-05-07 | 1986-12-06 | Panafacom Ltd | データ処理装置 |
| JPH0476152B2 (ja) * | 1985-05-07 | 1992-12-02 | Pfu Ltd | |
| JPH0322489U (ja) * | 1989-07-12 | 1991-03-07 | ||
| JPH0735514U (ja) * | 1993-12-16 | 1995-07-04 | 株式会社ホクコン | 歩車道境界ブロック及びそれを用いた歩車道境界構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373183A (en) | Bus interface units sharing a common bus using distributed control for allocation of the bus | |
| US4626843A (en) | Multi-master communication bus system with parallel bus request arbitration | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| US4320467A (en) | Method and apparatus of bus arbitration using comparison of composite signals with device signals to determine device priority | |
| US5392422A (en) | Source synchronized metastable free bus | |
| US4591977A (en) | Plurality of processors where access to the common memory requires only a single clock interval | |
| KR920006858A (ko) | 직접 메모리 억세스 테이타 전송중의 버스 중재 최적화 방법 및 장치 | |
| JPH0319741B2 (ja) | ||
| GB1357028A (en) | Data exchanges system | |
| JPH0652900B2 (ja) | マルチマスター通信バス | |
| JPS5850061A (ja) | 並列バス転送方式 | |
| JPS589461B2 (ja) | マルチプロセッサ・システム | |
| JPS6217779B2 (ja) | ||
| JP2632906B2 (ja) | 多重プロセッサシステム用のプロセッサモジュール自動判定システム | |
| JPS6384228A (ja) | クロック同期データ伝送方式 | |
| JP2001142852A (ja) | 高速並列計算用同期及び通信制御装置 | |
| JPS63237157A (ja) | デ−タ処理システム | |
| JP2634583B2 (ja) | データ転送方法 | |
| JPH11163910A (ja) | 非同期データ通信方法，非同期データ通信装置，及び非同期データ通信システム | |
| SU1654829A1 (ru) | Устройство управлени пам тью | |
| JPS63282848A (ja) | 割込み信号通信方式 | |
| JP2000101617A (ja) | 非同期デ―タ通信方法，非同期デ―タ通信装置，及び非同期デ―タ通信システム | |
| JPS5848135A (ja) | デ−タバス制御方式 | |
| JPH01204169A (ja) | バス転送制御方式 | |
| JPS60226246A (ja) | デ−タ伝送装置 |