JPH0319741B2

JPH0319741B2 -

Info

Publication number: JPH0319741B2
Application number: JP63089158A
Authority: JP
Inventors: Peteru Maruchin Marii Moeranzu Adorianusu; Shutsute Heruman
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1980-10-31
Filing date: 1988-04-13
Publication date: 1991-03-15
Also published as: KR830008578A; SG52184G; JPS57106262A; HK40385A; KR880001017B1; JPS63288537A; DE3163103D1; JPS63288538A; AU7699581A; ATE7086T1; EP0051332A1; JPH0319740B2; NL8005976A; EP0051332B1; AU546567B2; JPS6365178B2; CA1194574A

Description

【発明の詳細な説明】（本発明の背景）本発明は、すくなくとも１個の送信局とすくな
くとも１個の受信局との間でデータビツトの系列
を転送するためのデータ回線（データバス）と、
各データビツトと並列に同期クロツク信号を転送
するためのクロツク回線（クロツクバス）とを有
する２線回線によつて相互に接続された数多くの
局を具える通信方式に関するものである。これら
の局は異なつたタイプのものであつてよく、デー
タ処理機能を備えたマイクロコンピユータであつ
てもよく、また入／出力プロセツサ、関数発生
器、メモリ、キーボードあるいは表示装置のよう
な入出力装置、あるいは物理的および／または化
学的な量検出センサー等であつてもよい。上述し
た種類の通信方式は米国特許第3889236号から既
知である。この既知の方式は２線回線を介して一
方向にのみデータ転送が可能である。

（発明の要約）メツセージを発生する局は送信局。メツセージ
を吸収する局は受信局。メツセージの転送を制御
する局はマスタ局。メツセージの転送間に１個ま
たはそれ以上の局によつて排他的に制御される局
はスレーブ局。マスタとして動作するに適した局
（これはすべての局に必要ではなく、例えば、セ
ンサはスレーブ局としてのみ動作すればよい）は
どれもデータ転送の初手をとることができ、休止
の状態から転送を開始する。マスタならびにスレ
ーブ局の機能のある割付け状態においても、送
信／受信局の機能は入れ替ることがあり、例え
ば、マスタ局からの第１のメツセージはスレーブ
局からの第２のメツセージによつて応答されるこ
とがある。

本発明の目的は単一の２線回線を制限のない数
多くの局相互の接続のために使用できるようにす
ることである。本発明によれば、信頼性のある同
期がとれ、通信動作の開始と終了とを簡単な合図
で可能にする。各局はクロツクバスとデータバス
で相互に接続されている。当該バスの各々は局間
のワイヤード・アンド等のワイヤード論理機能を
呈するように動作する。かくて前記バスの各々は
局のどれからも強制入力がなくなると、そのバス
を第２の電圧状態に推しやる手段（たとえばプ
ル・アツプレジスタ）を有する。マスク局の各々
は、周期的なクロツクパルスの各パルス期間（す
なわち、各パルスの持続時間）においてはクロツ
クバスが第２の電圧レベル（高レベル）を呈し、
クロツク信号生成中のそれ以外の全ての時間では
同バスを第１の電圧レベル（低レベル）に強制す
ることによつて、該クロツクバスに周期的なクロ
ツク信号を発生する手段を有する。さらに各局
は、データバス上の電圧を第１のデータ値を送信
する場合は対応するクロツクパルスの全パルス期
間前記第１の電圧レベルに強制し、第２のデータ
値を送信する場合は対応するクロツクパルスの全
パルス期間前記第２の電圧レベルを呈するように
して、該データバス上に２値データを送信する手
段を具えている。マスタ局はさらに、クロツクパ
ルス期間中に（すなわち、クロツクパルスのパル
ス持続時間中に）データバス上の電圧レベルを第
２の電圧レベルから第１の電圧レベルに強制的に
遷移させることによつて、該局がデータ送信の制
御をしようとしていることを示す開始信号を発生
する手段と、クロツクパルス期間の最初の部分で
データバス上の電圧レベルを第１の電圧レベルに
強制し、次いで同クロツクパルス期間中にデータ
バス上の電圧を第２の電圧レベルに遷移させるこ
とによつて、該局がデータ送信の制御を終えたこ
とを示す停止信号を発生する手段とを具えてい
る。かくてデータ送信はクロツクパルス期間中は
一定であるデータバス上の信号によつて示され、
一方制御信号はクロツクパルス期間中に生じるデ
ータバス上の電圧レベルの遷移によつて示され
る。

２個の局が同時に送信をし得るシステムでは、
各マスタ局は、クロツク回線上で発生するパルス
の端縁（タイムスロツト開始信号）を受信する入
力を有するタイムスロツト発生器と、それにより
開始したタイムスロツトの終結後終了信号を供給
する手段とを有し、当該終了信号の制御のもとに
クロツク回線に修正されたクロツク信号を適切に
形成する。この場合、クロツク回線上の信号遷移
を当該タイムスロツト開始信号の排他的表現とし
て検出する検出器がまた準備されている。すべて
の送信局は最初にクロツク回線上で第１の論理値
への信号遷移を形成する送信局と、最後にクロツ
ク回線上で第２の論理値への信号遷移を形成する
送信局とによつて同期がとられる。データ回線上
に同時に現われるデータもそれらの間で干渉なく
検出することができる。データビツトの各々は限
定されたタイムスロツトに現われる。かくて半
“ハンドシエーク（handshake）”がなされる。そ
の結果種々のタイムスロツト発生器によつて発生
するタイムスロツト間の比較的大きな差異が補償
される。このような差異はさもなければ同一であ
るタイムスロツト発生器の内部クロツク周波数が
異なるために生ずることもあるが、クロツク回線
用の信号発生器が第１と第２の論理信号値の持続
時間比に差異を生ずるという事実にもまた依存す
ることもある。注意すべきことは送信局は送信中
クロツク回線ならびに／またはデータ回線上の信
号を検出でき、従つて自分自身の信号がマスクさ
れているか否かを知り得ることである。数局が同
時に送信機として働く状況は（後述の）仲裁処理
中に生じる。

好適には、マスタ局は以下順次の形式でデータ
転送動作を開始させる：開始信号：第１の論理値を有するすくなくとも２個のデー
タビツトから成る第１の系列；第２の論理値を有するすくなくとも１個のデー
タビツトから成る第２の系列；その形が前記開始信号に対応する２番目の開始
信号。

すべての局はその“デツド（dead）”時間（不
感時間）が前記第１の系列の長さに対応する値よ
りも短かい問合せ装置を具えている。

一般に２種のタイプの局がある：１）連続的に
スタンバイしている局、例えば、任意の瞬時に活
性されるメモリ；そして２）所定の処理手順が行
われたりまたは他の理由で連続的に活動する必要
のない局がある。先行技術では、後者の局は各ク
ロツクパルス期間中に２度バスに問合せをせねば
ならぬ。しかしながら、上述の構成の場合、各か
かる局は各２クロツクパルス期間に１度バスに問
合せをするのみでよい。その結果、各局の内部処
理の効率が上昇する。

接続された局の“デツド時間”は２個の順次の
問合せ瞬時間の最も長い時間を意味するものと理
解される。斯くて割り込み機構を具える局ではデ
ツド時間の長さは零になる。前記第１系列の要素
が検出されると、比較的長いデツド時間を有する
局は問合せ周波数を高い方へ切換える。

（実施例の記述）第１図に２個の局のクロツク回線２０とデータ
回線２２への接続を線図的に示す。２個の局３
２，３４は各々例えば高い入力インピーダンスを
有する増幅器である２個の信号受信器４０，４
２，４４，４６を具えている。当該局はさらに例
えばMOSトランジスタのようなトランジスタ４
８，５０，５２，５４を有している。これらトラ
ンジスタの１個が導通すると関連回線２０，２２
を低電位となる。また抵抗２８，３０を設ける。
端子２４，２６は高電圧V_DDに接続される。トラ
ンジスタ４８と５２が両者カツトオフになると、
回線２２の電位はほぼV_DDに等しくなる。抵抗２
８，３０の値は導通状態のトランジスタの抵抗値
に比較して大きく、信号受信器の抵抗値に比較し
ては小さい。電位V_DDを“論理１”とすると回線
２０，２２の各々はその論理値信号に対しアンド
機能（すなわちワイヤド・アンドなる結線論理機
能）を生じる。局３２，３４はまた２線回線に対
しデータ源ならびにデータ宛先を形成するユニツ
ト３６，３８を具えている。その出力信号はトラ
ンジスタ４８，５０，５２，５４の導通と遮断を
制御する（これら局は第７図を参照してさらに詳
細に説明される）。注意すべきことは全ての局が
必らずしも全部の機能を果さねばならないもので
はないことである。もつぱらスレーフ機能を果す
局はクロツクパルス列を発生する手段を具える必
要はない。またもつぱらデータを受信することを
目的とする局はデータ回線にデータを供給する手
段を具える必要はない。

第２図は２個の局間のデータ転送のタイミング
図を示す。クロツク信号SCLは上側の線に示され
ている。データビツトの系列は下側の線に示され
ている。データ送信の間データ信号SDAは破線
５６と５８によつて示される瞬時の間でのみ変化
し、破線５８と５９によつて示される瞬時の間
（すなわち、クロツク信号の両縁により占められ
る時間を含むクロツクパルス期間中）ではデータ
信号は同じであり続けねばならぬ。このように、
情報は連続するビツトセルによつて伝達され、そ
の場合、各ビツトセルには、通常、１個のクロツ
クパルスと１個のデータビツトが含まれる。以下
に記述する如く、クロツクパルス期間中に（すな
わち、クロツクパルスのパルス持続時間中に）生
ずるデータ回線のどのようなレベル変化も制御信
号として判断され得る。

クロツク回線２０上の信号はデータ転送の“マ
スタ”として動作する局によつて形成される。非
マスタ局は常に論理“１”信号を回線２０上に発
生する。クロツク回線２０上の信号は周期的であ
る。

データ回線２２上の信号は送信局によつて形成
される。図の２本の平行線はデータ内容が“０”
または“１”であることを示す。非送信局は連続
して論理“１”信号をデータ回線２２上に発生す
る。

以下の可能性が存在する。

(a) １個のマスタ局がデータを１個または複数の
受信スレーブ局に送信する。

(b) １個のマスタ局がデータを１個のスレーブ局
から受信する（一般に、この機能に先立つて何
時もａ）の動作がある、例えば、メモリが読出
される前にそのメモリがアドレスされる）。

いくつかの装置は１個のみかまたは数個の機能
を果すことができる、例えば、キーボード装置は
常にマスタ送信機として働き、LED素子を持つ
た表示装置は常にスレーブ受信機として働く。バ
ツフアのない磁気または光学デイスクメモリは送
信または受信の時マスタとして動作せねばならな
いのが普通である。マイクロコンピユータのよう
な他の装置はすべての機能を果すことができる。

第３図は２個の局間でのデータ転送の開始と停
止とを示すタイミング図を示す。最初はすべての
局がクロツク回線２０とデータ回線２２とに
“１”信号を発生する。転送は、これらの局の一
つによつて発生されるデータ回線上の“１”から
“０”への遷移によつて開始し、他方クロツク回
線上の線号は変化しない。このようにしてこの局
が自分が新しいマスタであることを宣言する。こ
の信号パターン（開始信号）はデータ転送用とし
ては許されない。このようにしてすべての他の局
は上記パターンを制御信号として認め、回線の新
しいマスタのマスタ宣言を検出する（ブロツク６
０）。次にこの新しいマスタはクロツク回線上の
信号を遷移させ、それで第１のデータビツトをデ
ータ回線上に発生させることができる。このビツ
ト６４は値“０”であることもあるし値“１”で
あることもある。データ転送は常にマスタ局によ
る送信でスタートする。この情況は全通信手順に
優先する。一方、マスタ局が他の局をスレーブ局
として指定し、このスレーブ局に送信を開始する
よう指図することもある。もとのマスタ局はスレ
ーブ局によつて送信される間クロツク回線の制御
にあたり、このことはスレーブ局が既知の長さの
メツセージを送信するということを意味する。

データ転送の終了に際してはまずスレーブによ
る送信があればこれを終了させる。次にスレーブ
局はデータ回線に高いレベルの信号を出力する。
次にクロツク回線が“０”レベルにある間に、停
止信号を送出すべきマスタ局によつて送信行為が
終結させられる。この場合、はじめデータ回線の
レベルも“０”にされ、次にクロツク回線のレベ
ルが“１”にされる。最后に（ブロツク６２）デ
ータ回線のレベルが“１”になる。この信号パタ
ーン（停止信号）も普通のデータ送信では許容さ
れず制御信号とみなされる。かくてマスタ局はバ
スラインを解放し、次の局が自己がマスタである
ことを宣言することができる。

さらに下記の手段によれば、メツセージ長があ
らかじめ規定されていなければならないという要
求をなくすことができる。スレーブからの各８ビ
ツトデータバイトの受信後、マスタは９番目のク
ロツクパルスを発生する。この９番目のクロツク
パルス期間中受信局は普通の受信確認信号をデー
タラインを“０”に駆動することによつて発生す
ることができる。“スレーブ送信局”と“マスタ
受信局”間の送信（例えばメモリ読み出し中のメ
モリとマイクロコンピユータ間のそれ）はマスタ
が上記受信確認信号を発生しなければ終了する。
その時スレーブはデータライン上に高いレベルの
信号を発生し、マスタをして“停止”手順の発生
を可能ならしめる。

マスタ局のみが開始条件60と停止条件62の間で
クロツク信号の周期的特性を保持する。開始と停
止条件は、局が信号遷移を検出しこれに直接反応
するための割りこみ機構を具えるか、ブロツク６
０そしてあるいは６２に示される遷移を検出する
ためクロツクパルス期間当り少なくとも２回デー
タ回線の電位を調べるかすれば、簡単な方法で検
出できる。

さらに第４図は第２の開始手順を示すが、ここ
ではデータ回線の問合せ周波数はより低くて十分
である。ブロツク６６における第１の開始条件は
第３図のブロツク６０に対応する。次にバスライ
ンの実際のマスタは値“00000001”（16進数
“01”）を持つ直列の８ビツトデータバイトを発生
する。これはデータライン上の信号が７個のクロ
ツクパルス（１、２…７）の間は低レベルにあ
り、第７と第８のクロツクパルスの間で高レベル
になることを意味する。こと開始バイト00000001
は他の通信目的には使用されてはならない。受信
局はこの符号の受信に反応して通常行うような受
信確認信号を発生することはない。データ信号は
そこで高いレベルのまま残留し９番目のクロツク
パルスはダミーの受信確認信号ダツク（DACK）
として動作する。クロツク回線は再び高レベルに
なりブロツク６８で次の開始条件が発生する。前
記開始用のバイトとダミーの受信確認の組み合わ
せはデータ転送のフオーマツトと整合するように
選ばれる。斯くして、関連局はデータ回線上の低
いレベルの信号を検出するのに約７クロツクパル
スの期間を有し、データ回線の問合せ周波数は、
クロツクパルス期間当り２度の割合でなく７クロ
ツクパルス周期当り、ほぼ１度の割合より大きけ
ればよい。上記の例によれば、割りこみ機構のな
いマイクロコンピユータでも、問合せ動作により
拘束されることが少ないから内部動作はより良好
に行なわれることになる。関連局の問合せ機構
は、データ回線上の低いレベルの信号が検出され
た後、第２の開始条件（ブロツク６８）を正しく
検出するためより速い問合せ速度（クロツクパル
ス期間当り２度）に切換えられる。

第１の開始条件が何らかの活性化作用を持つ場
合にはすべて、次の開始条件の受信はリセツト信
号として働らく。例えば内部クロツクを有しない
連続して待機状態にあるスレーブ局の場合のごと
く。

７個のデータビツト“０”と２個のデータビツ
ト“１”のここに述べた構成は、例えば15×“０”
と２×“１”または３×“０”と２×“１”のよう
に異ならしめてもよい。ブロツク６６に開始条件
が形成された後はバスは“ビジー”状態にあるか
ら他の新たなマスタ局が自己がそうであることを
告げ得なくなる。第３図のブロツク６２の停止条
件が形成された後はバスは“フリー”状態にもど
る。

第５図は２個のマスタ局の同期を示す線図であ
る。マスタ局は、バスが“フリー”状態にあるこ
とを検出した場合のみ、バスの制御を掌握しよう
と試みる。この状態は通常第３図のボツクス６２
に示された手順に引き続いて生ずる。バスの制御
を掌握する局はバスが使用状態にあることを他の
競合する局に知らせるため開始信号手順をおこ
す。競合局は開始手順を検知するともはやバス制
御の掌握はとり止める。２個のマスタ局が同時に
バスの制御を掌握せんとしたときは仲裁が必要と
なる。すなわち第１のマスタ局で発生する開始信
号を検出し、かつそれに応答して動作する前に第
２のマスタ局がバスの掌握を試みてしまつた時で
ある。２個の競合局におけるクロツクの同期とり
が第４図のブロツク６６のパルスの前縁ではじま
る。実際の仲裁手順は第４図のブロツク６８の手
順のあとではじまる。

この例では、２個の局が同期手順に関与すると
仮定する。第１の局は信号７０（第５図）でクロ
ツク回線を駆動する。第２の局は対応する信号７
２でクロツク回線を駆動する。クロツク回線に発
生した信号は第１および第２の局によつて発生す
る信号のアンドを取つて形成される。これは信号
７４で示される。第１の局は第２の局より高いク
ロツク周波数を有すると仮定する。各局はタイム
スロツト発生器例えばあらかじめ設定された状態
数を有するカウンタを具える。カウンタからの桁
上げ出力信号は局の出力信号の遷移を制御する。
第１の局の出力が高レベルから低レベルに遷移す
ると信号シーケンスが始まる。これによりクロツ
ク回線上で高レベルから低レベルの信号遷移７８
が発生する。第２の局による高レベルから低レベ
ルのその後におこる遷移（破線８０で示されてい
る）は外部的に検出可能な影響を及さない。第２
の局は７８における遷移（タイムスロツト開始信
号）を検出しそのタイムスロツト発生器を開始さ
せる検出器を有している。８３で第１の局は低レ
ベルから高レベルへの遷移を発生するが、これは
クロツク回線上には現われず、従つて第１の局の
タイムスロツト発生器はそれ以上の計数を阻止さ
れた状態となる。８４で第２の局はまた低レベル
から高レベルへの信号遷移を発生し、この信号は
クロツク回線上で高レベルになる。両局において
タイムスロツト発生器は上記クロツク回線信号遷
移（タイムスロツト開始信号）に応答して次の1/
２クロツクパルス期間をカウントダウンし始める。
回線上の複合クロツク信号７４の高いレベル部分
の長さはかくて速い局によつて決まる。一方クロ
ツク信号の低いレベル部分の長さはおそい局によ
つて決まる。

同期の開始時に８２の遷移が７６におけるそれ
より前におこる時は役割りは逆転する。クロツク
回線上の信号状態による各タイムスロツト発生器
の開始と阻止は同じように行なわれる。

場合によつては８４での遷移が第２の局でさら
に遅れることがある。この場合同期動作に関与し
ているすべてのタイムスロツト発生器が阻止状態
となる。１個あるいは複数個の早い局とともに１
個の（非常に）ゆつくりした局があつてもクロツ
ク回線上の第１の論理値から第２の論理値への信
号遷移には影響しない。

第６図はマスタ送信機として動作する複数局間
の仲裁手順のタイミング図を示す。複数のマスタ
局が同時に名乗りを上げた場合は、マスタ・スレ
ーブ間通信を行う前に１個のマスタ局のみが選択
されねばならぬ。これは第３図または第４図に示
された開始手順が完結した直後に仲裁手順を開始
することによつて実現される。各局は７ビツトか
らなるアドレス番号を有している。この場合、す
べてのアドレス番号は異なる。図のライン200は
クロツク回線の信号を示す。ライン202は第１の
局がデータ回線に発生する信号を示す。ライン
204は第２の局がデータ回線に発生する信号を示
す。ライン206はデータ回線に実際に形成される
“アンド”信号を示す。開始手順後データ回線は
低レベルになる２０８。２個のアドレス番号の第
１ビツトが“１”であると、両局は信号遷移２１
８，２２０を生じデータ回線は次のクロツクパル
ス期間２２２高いレベル信号２１０となる。両ア
ドレス番号の第２ビツトが“０”であると両局は
信号遷移を再び発生し２２４，２２６、データ回
線は次のクロツクパルス期間２２８低レベル信号
２１２となる。第３のアドレスビツトで第１の局
は“１”第２の局は“０”であるから230で信号
遷移がおこつても信号206ではマスクされてしま
う。次のクロツクパルス期間２１４では、第１の
局がデータバス上の信号と送信した信号とが異な
つていることを検出することができ、かくて第１
の局は仲裁に負けたことを知り、情報が記憶され
データ回線にそれ以上関連あるアドレス番号が供
給されないようになる。もう一方の局はこの場合
獲得者であるが、データ回線に全アドレス信号が
次々に印加された後はじめて獲得権を確認する。
獲得局は次は１個または複数個のスレーブ局と通
信を開始する。

他の実施態様ではマスタは意図するスレーブの
アドレスを発生して自己がマスタであることを宜
言する。しかし、結果としてスレーブアドレスの
発生後でもマスタの身元は他の局には分らず、複
数のマスタが同じスレーブ局をアドレスしている
こともあり得る。それ故続くデータ転送中も仲裁
手順が続けられる。複数のマスタ局がすべて同じ
メツセージを１個のスレーブに送信する時は、ど
の局も仲裁に負けたことにならない。

第７図は２回線バスラインの動作に関するレジ
スタレベルでの局のブロツク線図を示している。
この装置はマイクロコンピユータに組み込むのに
敵している。マイクロコンピユータの他の部分は
簡略化のため省略してある。マイクロコンピユー
タの内部クロツクは入力１００に接続している。
レジスタ１０２は状態ワードを記憶している。レ
ジスタ１０４は周波数制御ワードを記憶してい
る。これらのレジスタはマイクロンピユータの内
部８ビツトデータバス１０６に接続している。レ
ジスタ１０２は（最左端部に）バス１０６に書き
込んだり、同バスから読み取つたりする４ビツト
を記憶している。右側上部の４ビツトはバスから
の書き込みのみができ、右側下部の４ビツトはバ
ス１０６への読み出しのみができる。さらに太い
線で囲んだ部分のビツトは後述される付加信号に
応答して書き込みのみ可能である。レジスタ１０
２はコンピユータの他の場所で形成される書き込
み制御信号WRS1と読み取り制御信号RDS1を受
信できる。レズシタ１０４は、コンピユータの他
の場所で形成される書き込み制御信号WRS2の制
御のもとに書き込まれる。要素１０８はプログラ
ム可能なカンウタで入力１００の周波数を５，
６，７または８で分割することができる。これら
４種の可能性の選択はレジスタ１０４の２ビツト
で行なう。要素１１０は８ビツトのカウンタでカ
ウンタ１０８の出力信号を受けとる。要素１１２
はマルチプレクサーでカウンタ１１０からのビツ
トを受信する。これら８ビツトからの選択はレズ
シタ１０４の３ビツトによつて制御される。それ
からのクロツク信号はライン１１４に現われクロ
ツク制御要素１１６に印加される。クロツク制御
要素は、もし論理機能が働き、すなわち当該局が
マスタ局として働き、さらに直列データ転送の許
可ビツトが値“１”ならば（後述する）、クロツ
ク信号をライン１１４からライン１１８に導出す
る。論理機能が働いてない時は、クロツク制御要
素１１６はクロツク回線１１８に論理値“１”を
連続して発生する。クロツク回線１１８はクロツ
クフイルタ１２０に接続している。このフイルタ
は書き込み制御信号として端子１００から信号を
受け取る。受信クロツク信号の干渉はかくて抑圧
される。この干渉抑圧クロツク信号は第５図に従
つて同期を行なうためにライン１２２を介してク
ロツク制御要素１１６に再び印加される。この目
的で、さらに以下の論理機能が形成される。すな
わち、到来クロツク信号が高いレベルで当該局が
マスタ局として動作すると、許可信号がライン１
２４に現われ、縦続に接続されたカウンタ１０８
と１１０が、この条件が満たされればクロツク回
線上に８８からの信号（第５図）を発生するよう
計数を継続する。この条件が満たされないとこれ
らのカウンタは高いレベルの信号がクロツク出力
に発生した時点で停止する。高いレベルから低い
レベルへの信号遷移がクロツク回線で発生する
と、ウカウンタ１０８と１１０用のリセツト信号
がライン１２５に現われ、低いレベルの信号が１
１４を介してクロツク回線上に直接発生し、これ
らカウンタはライン１００上の信号を計数する。
クロツク回線上の低いレベル信号期間はかくて最
ものろい局によつて決まり、高いレベル信号期間
は最もはやい局によつて決まる。ライン１２３上
の信号の処理は後述する。なお、レジスタ１０４
の他の３個の制御ビツトは他の機能に利用され
る。

フイルタ１２０は２個の縦続接続したデータフ
リツプフロツプからなり両者とも端子１１８で受
信されるクロツク信号を内部クロツク信号に応答
してロードする。フイルタ１２０の出力信号は遅
延されたクロツクでクロツク制御要素１１６の論
理ゲートに印加される。このゲートは関連する局
がマスタ局として動作したり、またはアドレスの
比較に参画せねばならなかつたり、あるいは選択
されるかした時だけ導通する。その場合、“シフ
トされたクロツク信号”が“遅延されたクロツ
ク”から導出される。上記３種の条件の何れも満
足されない時は上記ゲートは連続して論理“１”
を出力する。クロツク制御要素１１６の出力リー
ド線は夫々符号１２３，１２４，１２５である。
“遅延クロツク”と“シフトクロツク”とはそれ
でクロツク回線上の受信クロツク信号によつて周
期がとられ、データ回線にデータ信号を出力し、
さらにデータ処理をするにあたつて同期をとるの
に利用される。レジスタ１０２内の種々の位置で
のビツトが値“１”を有するならば、それらは
夫々下記の表示および制御機能を有する。

MST：関連局がバスラインのマスタ局としての
機能を行なうか行なうことを欲している。“０”
はスレーブ機能を表わす。通信動作を実際に行
なうに先立ちこのビツトはマイクロコンピユー
タの中央制御系でセツトできる。マスタ局とし
ての究極の動作はビツト位置AL、AASおよび
ADOの内容により決まる。このビツト位置の
情報は特にクロツク制御要素１１６に印加され
前述の論理機能を形成する。

TRX：関連局が送信機として作用するか作用す
ることを欲している。“０”は受信機能を表わ
す。これは“本来の”通信動作を示し、すなわ
ち各参加局が“マスタ送信機”として動作する
仲裁には関係しない。

BB：バスラインはビジーである（“０”は“フ
リー”（空き）を意味する）。

PIN：これはその局が、直列に受信されるデータ
バイトを読み取つたり、次のデータバイトを直
列に送信したり、あるいは停止条件信号を発生
したりしてバスとやりとりせねばならぬことを
示す。

ESO：これは直列入／出力通信動作用の許可ビ
ツトである。このビツトは専ら局の初期化動作
用に使用され“１”状態にセツトされる。

BC2、BC1、BCO：この３ビツトはバス１０６
から書き込まれ、さらにクロツク制御要素１１
６に関して記述された“シフトされたクロツク
パルス”の立上りの縁でトリガされる計数状態
を形成する。かくて受信されたデータビツトは
計数され正しい瞬時に比較要素１５６を活性化
する。すなわち比較する必要のあるアドレスビ
ツトがすべて正しい位置に着いた時このカウン
タは信号“C7”（図示略）を出力する。通信動
作の場合は、この信号は１バイト分のデータが
転送されたことを示す。その場合レズシタ１２
６に関する並列動作が起らねばならない。また
このカウンタのリセツトは第３図および第４図
に関して記述した開始条件の制御の下に実現さ
れる。カウント“C7”を発生するデコーダは
図示されていない。

AL：関連局がマスタ局に関する仲裁のテスト段
階で負けてしまい（第６図の符号２１４参照）、
意図する通信動作が行なえないことを表わす。

AAS：関連局が他のマスタ局からスレーブ局と
してアドレスされる。

ADO：関連局がスレーブとして総括モード（総
括送信）でアドレスされる。

LRB：このビツトはデータバイトの最終の受信
ビツトまた受信確認ビツトを表わす。受信確認
ビツトは第９ビツトであることに注意された
い。データバイトは８ビツト幅であるから、シ
フトレジスタは第９ビツトは収容しない。８ビ
ツト転送のみが実行されるとこのビツトは要素
１２６内の最下位ビツトと同じである。また、
送信される第１バイトに関してのみこのビツト
は転送方向を示す。

第７図はまたデータ回線に適用される数多くの
要素を示す。まず第１にデータ制御要素１３４と
直列にぐるりと回るループを形成し、内部バスラ
イン１０６と並列かつ双方向に接続されたシフト
レジスタ１２６がある。クロツク制御要素１１６
で供給されるシフトされたクロツクパルスがこの
シフトレジスタのシフトパルスとして作用する。
レジスタ１２６は信号WRSOの制御のもとに並
列に書き込まれ、レジスタの並列読み取りが信号
RDSOで制御される。これら信号はコンピユータ
の中央制御系で供給される。データ制御要素１３
４はまたレジスタ１０２から信号ESOを受け取
る。この信号はデータ回線に接続されたデータ制
御要素１３４内の出力ライン増幅器を制御する。
ESOが零の時、関連局はデータ回線に“１”信
号を連続的に発生する。データフイルタ１３６の
構成と動作はクロツクフイルタ１２０に対応す
る。データ制御要素１３４はまた２個の状態をと
るスイツチング装置を具えている。一の状態で
は、ライン１３０上の信号は結合要素を介してラ
イン１３８に印加され関連局はデータ送信機とし
て動作する。この目的のため信号MSTは値“１”
を有することが必要でさらに停止条件STPは検
出されていてはならない。要素１３６から出力さ
れるデータは連続的にライン１３２を介してシフ
トレジスタ１２６に供給される。ビツトTRXは
実際のデータ転送方向を制御する。マスタ送信局
が仲裁動作で負ければビツトTRXは零にリセツ
トされる。

要素１４２はバス回線上の“ビジー”状態用検
出器として動作する。この目的のため該要素１４
２は要素１３４と１１６から出力信号を受け取
り、かくてブロツク６０および６２（第３図）に
関して前述した信号手順を各々検出する。検出器
１４２はデータパルスの負の立下り縁および正の
立上り縁の制御の下にクロツク信号を記憶する２
個のデータフリツプフロツプを具えている（それ
らによつてもしクロツク信号が高いレベルにあれ
ば開始条件および停止条件をそれぞれ検出する）。
これら２個のデータフリツプフロツプの出力パル
スはビツトBB用のセツト／リセツト信号として
動作する。これらフリツプフロツプの１方の出力
“１”は他方をリセツトする。ビツトBBが値１
ならマイクロコンピユータはマスタ局になろうと
いう試みを行なう前にある待ちの期間を経過させ
る。しかし、関連局がすでにマスタ局であること
を宣告しておれば（仲裁行為で負けてしまわない
限り）動作は妨害されることなく継続する。

要素１４４は仲裁用論理回路である。論理系は
ライン１３０上の信号が“１”、ライン１３２上
の信号が“０”、開始条件が要素１４２で検出さ
れそしてビツトMSTが値“１”である時値“１”
を供給する論理ゲートを具えている。上記条件は
ライン１２２上のクロツク信号で同期がとられ
る。論理ゲート１４４が“１”を供給すると、こ
れがビツトMSTと（もし必要なら）TRXをリセ
ツトし、さらにビツトALを“１”にセツトする。
第６図ライン２１４までの遅れがクロツクと同期
をとるために生ずる。

この回路はまたアドレスレジスタ１２８を具え
ている。このレジスタにはアンドゲート１４０か
らの“１”信号の制御でバスライン１０６からの
アドレスがロードされる。このローデイングは信
号WRSO（この信号はレジスタ１２６用のロード
制御信号としても働らく）と信号ESON（これは
レジスタ１０２のビツトESOとは逆の値である）
との制御のもとに初期化期間のみで起る。初期化
後ESOは値“１”となる。レジスタ１２８は関
連局のアドレスを記憶する。最下位のビツト
ALSは比較器１５６でのアドレス比較を停止す
るように作用する。かくて割り込み信号は各デー
タバイトが受信されまたは送信されたあとで発生
する。ALSは“常に選択される”を示す。

要素１５６はレジスタ１２８のアドレス番号と
データライン１３８からレジスタ１２６で受け取
つたアドレスとの７ビツトアドレス比較器であ
る。この比較は通信動作当り１回だけ、受信され
た第１のバイトに関してなされ、３ビツトカウン
タBC2、BC1、BCOからの計数信号C7により同
期がとられる。両アドレスが対応していれば要素
１５０（ビツトAAS）は“１”にセツトされる。
また“総括モード”が適用可能であれば要素１５
２（ビツトADO）もまた“１”にセツトされる。
これはすべての局に共通な例えばアドレス
“1111111”のような特別のアドレス制御のもとに
実現される。

要素１４６は割り込み制御論理回路を具えてい
る。ビツトESOが値“１”でビツトALSが値
“０”の時は、この要素は比較器からの一致信号
の制御のもとに割込要求信号を供給する。

通信動作は下記のように行なわれる。通信動作
を始めようとする局はまずビツトMST、TRXそ
してBBを“１”にセツトする。それらの制御の
もとに、データ制御要素１３４は直接データ回線
の開始条件を発生する。この間始符号（開始信
号）を検出したすべての局はビツトBBを１にセ
ツトし、それでそれらの局はもはやマスタにはな
り得ない。このマスタ局は次に第４図の手順に従
つて８ビツトのデータバイトを発生する。このバ
イトはデータ回線１３８にバス１０６とレジスタ
１２６を介して印加される。第９ビツトは、デー
タバス１０６を介して書き込まれるレジスタ１０
４内のまだ特定されていない３個のビツトのうち
の１個で制御される。２番目の開始符号のあと
で、第６図に従つた仲裁手順がはじまる。仲裁動
作完了後、仲裁に勝つた局はマスタ送信機となり
すべて他の局はスレーブの状態になる。すでに記
述したように、開始符号は関連局のフリツプフロ
ツプをセツトする。このフリツプフロツプがセツ
トされMST＝０となると、アドレス比較が可能
状態にされ、“シフトクロツク”が再び形成され
それでビツト計数器（BCO−BC2）が正確に計
数を続ける。信号C7がアドレス比較を行わせる。
アドレスされた局はビツトAASをセツト同時に
選択される。次にマスタ局とスレーブ局間の通信
がはじまり、ビツトTRXは次のデータバイトの
転送方向を示す。最後にマスタ局はそのデータ制
御要素１３４で第３図のような信号を発生させ、
停止符号（停止信号）を形成する。その結果ビツ
トPINとBBとはスレーブ局のビツトAASと
ADO同様リセツトされる。新しいマスタが次に
自己がマスタであることを宣告することができる
ようになる。

以上実施例により本発明を詳細に説明してきた
が、この発明による通信装置によれば、バス回線
を介して当該装置のクロツク端子及びデータ端子
に接続されるべき他のいずれかの通信装置による
バス回線の使用状態を、極めて簡単な方法で、即
ちクロツク端子及びデータ端子上の論理値の特定
のパターンを検出することにより、検出すること
が可能である。

【図面の簡単な説明】

第１図は２個の局の相互接続を示す図、第２図
は２局間のデータ転送のタイミングを示す図、第
３図と第４図はデータ転送の開始と停止とのタイ
ミングを示す図、第５図は複数のマスタ局間のク
ロツク信号の同期のタイミングを示す図、第６図
は複数局間の仲裁のタイミングを示す図、第７図
は局のブロツク線図、第８図は双方向データ転送
動作の説明図である。２０……クロツク回線、２２……データ回線、
２４，２６……V_DD用端子、２８，３０……抵
抗、３２，３４……局、３６，３８……ユニツ
ト、４０，４２，４４，４６……信号受信器（増
幅器）、４８，５０，５２，５４……トランジス
タ、６４……データビツト、７０，７２，７４…
…クロツク信号、７６，７８，８０，８２……高
レベルから低レベルへの信号遷移、８３，８４，
８６……低レベルから高レベルへの信号遷移、２
００……クロツク信号、２０２，２０４，２０６
……データ信号、〔第７図で〕、１００……内部ク
ロツク入力端子、１０２……状態語レジスタ、１
０４……周波数制御レジスタ、１０６……内部デ
ータバス、１０８……プログラマブルカウンタ、
１１０……８ビツトカウンタ、１１２……マルチ
プレクサ、１１６……クロツク制御要素、１１８
……クロツク信号線、１２０……クロツクフイル
タ、１２６……シフトレジスタ、１２８……アド
レスレジスタ、１３４……データ制御要素、１３
６……データフイルタ、１３８……データ信号
線、１４２……バスビジー検出器、１４４……仲
裁用論理要素、１４６……割り込み制御論理要
素、１５０……ビツトAAS要素、１５２……ビ
ツトADO要素、１５６……アドレス比較器。

Claims

【特許請求の範囲】１各々が第１論理値から第２論理値への前縁と
前記第２論理値から前記第１論理値への後縁とを
持つ一連のクロツクパルスを受信するためのクロ
ツク端子と、前記一連のクロツクパルスの各々に同期した一
連のデータビツトを伝送するためのデータ端子
と、前記クロツク端子が前記第２論理値にあるとき
に、前記データ端子における前記第２論理値から
前記第１論理値への信号遷移を検出する検出手段
と、前記検出手段の出力に応答して、当該通信装置
のアドレスのビツトを前記データ端子で受信され
るデータビツトの所定数のビツトと比較する比較
手段と、前記比較手段の出力に応答して、送信すべきデ
ータのビツトを、当該データの各ビツトの論理値
が前記クロツク端子で受信されるクロツクパルス
の内の対応するパルスのその両縁を含む第２論理
値期間にわたつて維持されるごとくにして、順次
出力するデータ出力手段と、前記データ出力手段から供給される前記送信す
べきデータの各ビツトに応答して、前記データ端
子を、供給されたビツトが前記第１論理値を表す
場合は当該データ端子が低出力インピーダンスを
呈する一方、供給されたビツトが前記第２論理値
を表す場合は当該データ端子が前記低出力インピ
ーダンスに比べて充分に高い出力インピーダンス
を呈するごとくに、駆動する駆動手段と、を具備することを特徴とする通信装置。２前記データ出力手段が前記転送すべきデータ
を所定数のビツトを単位として出力し、これら単
位の各々には前記データ端子で確認ビツトを受信
するための少なくとも１個のビツトセルが続き、
データ出力手段は前記確認ビツトが受信されたと
きのみ後続するデータビツトの出力を可能にされ
ることを特徴とする特許請求の範囲第１項に記載
の通信装置。３各々が第１論理値から第２論理値への前縁と
前記第２論理値から前記第１論理値への後縁とを
持つ一連のクロツクパルスを受信するためのクロ
ツク端子と、前記一連のクロツクパルスの各々に同期した一
連のデータビツトを伝送するためのデータ端子
と、前記クロツク端子が前記第２論理値にあるとき
に、前記データ端子における前記第２論理値から
前記第１論理値への信号遷移を検出する検出手段
と、前記検出手段の出力に応答して、当該通信装置
のアドレスのビツトを前記データ端子で受信され
るデータビツトの所定数のビツトと比較する比較
手段と、前記比較手段の出力に応答して、前記データ端
子に現れる各データビツトを、前記クロツク端子
に現れるクロツクパルスに同期させて、当該通信
装置に順次入力するデータ入力手段と、を具備することを特徴とする通信装置。４前記データ入力手段により前記データ端子に
おける前記データビツトの所定数のビツトが入力
される毎に、前記データ端子に確認ビツトを供給
するための少なくとも１個のビツトセルを設ける
確認手段を更に設けたことを特徴とする特許請求
の範囲第３項に記載の通信装置。