JPS6125230A - Ｉｃ装置 - Google Patents
Ｉｃ装置Info
- Publication number
- JPS6125230A JPS6125230A JP14565784A JP14565784A JPS6125230A JP S6125230 A JPS6125230 A JP S6125230A JP 14565784 A JP14565784 A JP 14565784A JP 14565784 A JP14565784 A JP 14565784A JP S6125230 A JPS6125230 A JP S6125230A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- computer
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Software Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は内部回路をディジタル的に制御するようにした
テレビ受像機、ＶＴＲ，テープレコータ等の電子機器に
通用し得るＩＣ装置に関し、特に電子機器に設けられて
いるインナーバスを利用して外部からコンピュータ等に
より制御を行う場合に用いて好適なＩＣ装置に関するも
のである。
テレビ受像機、ＶＴＲ，テープレコータ等の電子機器に
通用し得るＩＣ装置に関し、特に電子機器に設けられて
いるインナーバスを利用して外部からコンピュータ等に
より制御を行う場合に用いて好適なＩＣ装置に関するも
のである。
背景技術とその問題点
ディジタル回路が用いられているテレビ受像機、ＶＴＲ
、テープレコーダ等の映像機器及−び音響機器が普及し
つつあるが、これらのデイジタル化された機器の多くは
インナーバスシステムを採用している。インナーバスシ
ステムにおいては、機器内にＣ’ＰＵ，インナーバス、
ＲＯＭ等を設け、このＲＯＭに各回路の動作設定値を記
憶させて置き、通常の動作時にはＣＦ）Ｕにより上記設
定値を読み出し、読み出されたデータをインナーバスを
通じて所定の回路に供給することにより、各回路に所定
の動作を行わせるようにしている。これと共にキーボー
ドあるいはリモコン等の外部操作によりＣＰＵを介して
各回路を制御するようにしている。
、テープレコーダ等の映像機器及−び音響機器が普及し
つつあるが、これらのデイジタル化された機器の多くは
インナーバスシステムを採用している。インナーバスシ
ステムにおいては、機器内にＣ’ＰＵ，インナーバス、
ＲＯＭ等を設け、このＲＯＭに各回路の動作設定値を記
憶させて置き、通常の動作時にはＣＦ）Ｕにより上記設
定値を読み出し、読み出されたデータをインナーバスを
通じて所定の回路に供給することにより、各回路に所定
の動作を行わせるようにしている。これと共にキーボー
ドあるいはリモコン等の外部操作によりＣＰＵを介して
各回路を制御するようにしている。
このようなインナーバスシステムに用いら糺るインナー
バスとしては、従来より２線弐のものと３線式のものと
が主流を占めている。２１バスｉデー夕の伝送路とクロ
ソクの伝送路とから成るもので、この方式は特開昭５７
−１０６２６２号公 一報に開示される通信方式を利
用している。３線式のバスはデータの伝送路とクロック
の伝送路とデータブロックを識別するアイデント信号の
伝送路とから成るものである。
バスとしては、従来より２線弐のものと３線式のものと
が主流を占めている。２１バスｉデー夕の伝送路とクロ
ソクの伝送路とから成るもので、この方式は特開昭５７
−１０６２６２号公 一報に開示される通信方式を利
用している。３線式のバスはデータの伝送路とクロック
の伝送路とデータブロックを識別するアイデント信号の
伝送路とから成るものである。
上述したインナーバスシステムが設けられた電子機器は
、製造時及びサービス時における調整の標準化、共通化
及び簡易化等が可能となり、これによって製造コストの
低減を含む総合的なコストダウンが期待されている。
、製造時及びサービス時における調整の標準化、共通化
及び簡易化等が可能となり、これによって製造コストの
低減を含む総合的なコストダウンが期待されている。
発明の目的
本発明はインナーバスシステムを有する電子機器におい
て、特に製造時及びサービス時の調整を行うのに適した
ＩＣ装置を提供することを目的とするものである。
て、特に製造時及びサービス時の調整を行うのに適した
ＩＣ装置を提供することを目的とするものである。
発明の概要
本発明によるＩＣ装置は、複数の被制御回路と、この複
数の被制御回路の出力信号の一つを選択するスイッチ回
路と、このスイッチ回路を制御する制御面路と、上記ス
イッチ回路で選択された信号が加えられるＡ／Ｄ変換回
路と、このＡ／Ｄ変換回路の出力が加えられると共に上
記制御回路に駆動信号を送るバスインターフェース回路
とが設けられており、上記バスインターフェース回路を
外部パスラインに接続して、外部から上記パスラインを
通じて制御信号を加えると共に、上記Ａ／Ｄ変換された
信号を上記ハスラインに送出するようにしたものである
。
数の被制御回路の出力信号の一つを選択するスイッチ回
路と、このスイッチ回路を制御する制御面路と、上記ス
イッチ回路で選択された信号が加えられるＡ／Ｄ変換回
路と、このＡ／Ｄ変換回路の出力が加えられると共に上
記制御回路に駆動信号を送るバスインターフェース回路
とが設けられており、上記バスインターフェース回路を
外部パスラインに接続して、外部から上記パスラインを
通じて制御信号を加えると共に、上記Ａ／Ｄ変換された
信号を上記ハスラインに送出するようにしたものである
。
実施例
第１図において、電子機器１の内部には本発明によるＩ
Ｃ装置２が設けられると共に第２のＩＣ装置３、ＣＰＵ
４及びメモリ５が設けられ、これらはパスライン６によ
り相互に接続されている。
Ｃ装置２が設けられると共に第２のＩＣ装置３、ＣＰＵ
４及びメモリ５が設けられ、これらはパスライン６によ
り相互に接続されている。
このパスライン６は電子機器１に設けられたコネクタ７
に接続され、このコネクタ７には調整用コンピュータ８
がパスライン２２を介して外部接続されるように成され
ている。コンピュータ８には調整結果を表示するための
モニター受像機等の表示部９が接続されている。
に接続され、このコネクタ７には調整用コンピュータ８
がパスライン２２を介して外部接続されるように成され
ている。コンピュータ８には調整結果を表示するための
モニター受像機等の表示部９が接続されている。
上記ＩＣ装置２にはバスインターフェース１０、Ｄ／Ａ
変換回路１１、回路Ａ−Ｅ、スイッチ回路１２、スイッ
チ制御回路１３及びＡ／Ｄ変換回路１４が構成されてお
り、バスインターフェース１０はパスライン６に接続さ
れている。上記回路Ａ−Ｅは調整又は制御が行われる被
制御回路であり、本実施例では５種類の被制御回路が設
けられている。
変換回路１１、回路Ａ−Ｅ、スイッチ回路１２、スイッ
チ制御回路１３及びＡ／Ｄ変換回路１４が構成されてお
り、バスインターフェース１０はパスライン６に接続さ
れている。上記回路Ａ−Ｅは調整又は制御が行われる被
制御回路であり、本実施例では５種類の被制御回路が設
けられている。
ｈ記Ｉ Ｃ”装置３にはバスインターフェース１５、Ａ
／Ｄ変換回路１６、スイッチ回路１７及びスイッチ制御
回路１８が構成されると共に外部接続入力端子１９，２
０．２１が設けられている。上記バスインターフェース
１５はパスライン６に接続されている。上記入力端子１
９，２０．２１には例えば３個の周辺回路Ｆ、Ｇ、Ｈの
出力端子が接続されている。これらの周辺回路ＦＳＧＳ
Ｈは上記回路Ａ−Ｅ以外に調整あるいは制御を必要とす
る被制御回路であり、例えばＩＣ化されないディスクリ
ート回路等により構成されている。
／Ｄ変換回路１６、スイッチ回路１７及びスイッチ制御
回路１８が構成されると共に外部接続入力端子１９，２
０．２１が設けられている。上記バスインターフェース
１５はパスライン６に接続されている。上記入力端子１
９，２０．２１には例えば３個の周辺回路Ｆ、Ｇ、Ｈの
出力端子が接続されている。これらの周辺回路ＦＳＧＳ
Ｈは上記回路Ａ−Ｅ以外に調整あるいは制御を必要とす
る被制御回路であり、例えばＩＣ化されないディスクリ
ート回路等により構成されている。
次に上記の構成により、製造時の調整及びサービス時ノ
調整を行う場合の動作について説明する。
調整を行う場合の動作について説明する。
尚、製造時及びサービス時には夫々専用の調整用コンピ
ュータ８が用いられる。
ュータ８が用いられる。
製造時の調整を行う場合は、コンビニーりのキーボード
を操作して調整値を指示するディジタルデータを発生さ
せ、このデータをパスライン２２、コネクタ７及びパス
ライン６を介してＩＣ装置２及びＩＣ装置３に供給する
。
を操作して調整値を指示するディジタルデータを発生さ
せ、このデータをパスライン２２、コネクタ７及びパス
ライン６を介してＩＣ装置２及びＩＣ装置３に供給する
。
ＩＣ装置２においては、供給されたデータをバスインタ
ーフェース１０を介してラッチし、これをＤ／Ａ変換回
路１１によりアナログの制御信号に変換して回路Ａ−Ｈ
に与える。回路Ａ−Ｅは夫夫関連する制御信号により制
御され、この制御に応じて各回路Ａ−Ｈの出力信号が変
化する。これらの制御された出力信号はスイッチ回路１
２の接点ａ ”−ｅに夫々加えられる。一方、スイッチ
制御回路１３はコンピュータ８から送られる制御信号に
基づいてスイッチ回路１２の接点ａ−，−６の１つを順
次に又は任意に選択する。選択された出力信号は、Ａ／
Ｄ変換回路１４でディジタル信号に変換され、インター
フェース１０を介し、さらにパスライン６．２２を通じ
てコンピュータ８に加えられる。これに基づいて表示部
９は回路Ａ〜Ｅの調整結果を表示する。
ーフェース１０を介してラッチし、これをＤ／Ａ変換回
路１１によりアナログの制御信号に変換して回路Ａ−Ｈ
に与える。回路Ａ−Ｅは夫夫関連する制御信号により制
御され、この制御に応じて各回路Ａ−Ｈの出力信号が変
化する。これらの制御された出力信号はスイッチ回路１
２の接点ａ ”−ｅに夫々加えられる。一方、スイッチ
制御回路１３はコンピュータ８から送られる制御信号に
基づいてスイッチ回路１２の接点ａ−，−６の１つを順
次に又は任意に選択する。選択された出力信号は、Ａ／
Ｄ変換回路１４でディジタル信号に変換され、インター
フェース１０を介し、さらにパスライン６．２２を通じ
てコンピュータ８に加えられる。これに基づいて表示部
９は回路Ａ〜Ｅの調整結果を表示する。
一方、周辺回路Ｆ、Ｇ、Ｈの調整が手動調整等により行
われる。この制御によって周辺回路Ｆ、ｃ、Ｈの出力信
号が変化し、これらの出力信号は入力端子、１９．２０
．２１からＩ’Ｃ装置３の内部に送られ、スイッチ回路
１７の接点ｆ、ｇ、ｈに加えられる。
われる。この制御によって周辺回路Ｆ、ｃ、Ｈの出力信
号が変化し、これらの出力信号は入力端子、１９．２０
．２１からＩ’Ｃ装置３の内部に送られ、スイッチ回路
１７の接点ｆ、ｇ、ｈに加えられる。
スイッチ制御回路１７はコンピュータ８から送られる制
御信号に基づいてスイッチ回路１８の接点ｆ、ｇ、ｈの
１つを順次に又は任意に選択する。
御信号に基づいてスイッチ回路１８の接点ｆ、ｇ、ｈの
１つを順次に又は任意に選択する。
選択された出力信号は。Ａ／Ｄ変換回路１６でディジタ
ル信号に変換され、インターフェース１５を介し、さら
にパスライン６．２２を通じてコンピュータ８に加えら
れる。そしてこれに基づいて表示部９は周辺回路Ｆ、Ｇ
、Ｈの調整結果を表示する。
ル信号に変換され、インターフェース１５を介し、さら
にパスライン６．２２を通じてコンピュータ８に加えら
れる。そしてこれに基づいて表示部９は周辺回路Ｆ、Ｇ
、Ｈの調整結果を表示する。
上記表示によって適切な調整が行われたことを確認した
後、キーボードを操作して、各回路Ａ〜Ｈのそのときの
調整値を設定値（基準値）とじてメモリ５に取込む。電
子機器の通常動作時においては、ＣＰＵ４によりメモリ
５に記憶された上記設定値データが読み出され、各回路
Ａ−Ｈはこれらのデータを動作基準として所定の動作を
行う。
後、キーボードを操作して、各回路Ａ〜Ｈのそのときの
調整値を設定値（基準値）とじてメモリ５に取込む。電
子機器の通常動作時においては、ＣＰＵ４によりメモリ
５に記憶された上記設定値データが読み出され、各回路
Ａ−Ｈはこれらのデータを動作基準として所定の動作を
行う。
次に、サービス時において故障診断等を行う場合はサー
ビス用コンピュータ８を接続する。キーボードによって
各回路Ａ−Ｈに付されたアドレスを指定して、診断を行
う回路を選択する。次に指定された回路の動作状態をコ
ンピュータ８に送るようにパスライン２２．６を介して
指示する。指定された回路は動作状態に応じた信号のレ
ベルをスイッチ回路１２又は１７を介してＡ／’Ｄ変換
回路１４又は１６によりディジタルデータに変換し、パ
スライン６．２２を介してコンピュータ８に知らせる。
ビス用コンピュータ８を接続する。キーボードによって
各回路Ａ−Ｈに付されたアドレスを指定して、診断を行
う回路を選択する。次に指定された回路の動作状態をコ
ンピュータ８に送るようにパスライン２２．６を介して
指示する。指定された回路は動作状態に応じた信号のレ
ベルをスイッチ回路１２又は１７を介してＡ／’Ｄ変換
回路１４又は１６によりディジタルデータに変換し、パ
スライン６．２２を介してコンピュータ８に知らせる。
コンピュータ８には予め電子機器１が正しい動作状態に
あるときの回路Ａ−Ｈのレベルパターンが記憶されてい
る。このレベルパターンと指定された回路から送られた
レベルとを比較して、指定された回路の状態を診断し、
ぞの結果を表示部９で表示する。以上の動作を他の回路
に対しても同様に行うことによって、故障個所を発見す
ることができる。
あるときの回路Ａ−Ｈのレベルパターンが記憶されてい
る。このレベルパターンと指定された回路から送られた
レベルとを比較して、指定された回路の状態を診断し、
ぞの結果を表示部９で表示する。以上の動作を他の回路
に対しても同様に行うことによって、故障個所を発見す
ることができる。
本実施例においてはコンピュータ８を用いて製造時及び
サービス時の調整を行うようにしているが、リモートコ
ントロールを行うようにした電子機器の場合は、調整内
容等を指示するプログラムが記憶されたメモリを内蔵さ
せて置き、調整の際に調゛整用リモートコントロール用
コマンダを用いて上記プログラムに従ってメモリ５をア
クセスするようにしてもよい。
サービス時の調整を行うようにしているが、リモートコ
ントロールを行うようにした電子機器の場合は、調整内
容等を指示するプログラムが記憶されたメモリを内蔵さ
せて置き、調整の際に調゛整用リモートコントロール用
コマンダを用いて上記プログラムに従ってメモリ５をア
クセスするようにしてもよい。
第２図は本発明をインナーハスを有するテレビ受像機に
通用した場合の実施例を示すもので、ＣＦ）Ｕ４、メモ
リ５、ハスライン６．２２及びコンピユー４８等は第１
図と同一符号を付しである。
通用した場合の実施例を示すもので、ＣＦ）Ｕ４、メモ
リ５、ハスライン６．２２及びコンピユー４８等は第１
図と同一符号を付しである。
オーディオ処理回路２５、ビデオ制御回路２６、ビデオ
処理回路２７及び偏向制御回路２８等に対応している。
処理回路２７及び偏向制御回路２８等に対応している。
ＣＰＵ４は通常の動作時にはキーポー ）”２９あるい
はリモコン用コマンダの指示によって、各回路２５〜２
８及びチューナ３１を同調させるＰＬＬ回路３２等を制
御する。これによって選局、音量調整、ピクチャー調整
等が行われ、その調整結果が表示部３３等で表示される
。尚、３４はリモコン信号受信回路、３５は中間周波増
巾回路、３６．３７は偏向コイル、３８はオーディオ出
力アンプ、３９はビデオ出力アンプ、４０は陰極線管で
ある。
はリモコン用コマンダの指示によって、各回路２５〜２
８及びチューナ３１を同調させるＰＬＬ回路３２等を制
御する。これによって選局、音量調整、ピクチャー調整
等が行われ、その調整結果が表示部３３等で表示される
。尚、３４はリモコン信号受信回路、３５は中間周波増
巾回路、３６．３７は偏向コイル、３８はオーディオ出
力アンプ、３９はビデオ出力アンプ、４０は陰極線管で
ある。
製造時及びサービス時の調整を行う場合はコンピュータ
８又は調整用コマンダ３０が用いられることにより、第
１図について述べた動作が行われる。制御又は調整の項
目としては、例えば水平及び垂直方向におけるラスクー
９、巾、リニアリティ、ピン歪み等偏向に関するもの、
Ｒ，Ｇ、Ｂ信号のカットオフ点及びドライブ量の調整に
よるホワイトバランス調整等のカラー調整に関するもの
、及びＣＲＴのグリッドバイアス調整等の項目がある。
８又は調整用コマンダ３０が用いられることにより、第
１図について述べた動作が行われる。制御又は調整の項
目としては、例えば水平及び垂直方向におけるラスクー
９、巾、リニアリティ、ピン歪み等偏向に関するもの、
Ｒ，Ｇ、Ｂ信号のカットオフ点及びドライブ量の調整に
よるホワイトバランス調整等のカラー調整に関するもの
、及びＣＲＴのグリッドバイアス調整等の項目がある。
またサービス時の調整の際に得られる種々のデータをメ
モリ、記録媒体等に記録するかあるいは電話線等を介し
て中央の集中管理コンピュータに送ってデータ処理を行
うシステムを作ることができる。このようなシステムで
は集中管理コンピュータは、各サービスステーションか
ら送られて来るデータに基づいて資料を作製し、これを
設計、開発、研究部門、製造部門、資材部門、サービス
ステーション等に送ることができる。
モリ、記録媒体等に記録するかあるいは電話線等を介し
て中央の集中管理コンピュータに送ってデータ処理を行
うシステムを作ることができる。このようなシステムで
は集中管理コンピュータは、各サービスステーションか
ら送られて来るデータに基づいて資料を作製し、これを
設計、開発、研究部門、製造部門、資材部門、サービス
ステーション等に送ることができる。
第３図は第１図のインナーパスライン６を設けた電子機
器１としてテレビ受像機４５、ＶＴＲ４６及びテープレ
コーダ４７が存在する場合に、これらの機器４５．４６
．４７を共通のコンピュータ８を用いて調整する場合の
制御システムの実施例を示す。
器１としてテレビ受像機４５、ＶＴＲ４６及びテープレ
コーダ４７が存在する場合に、これらの機器４５．４６
．４７を共通のコンピュータ８を用いて調整する場合の
制御システムの実施例を示す。
コンピュータ８としては市販のパーソナルコンピュータ
が用いられ、このコンピュータ８に機器４５．４６．４
７の種類に応じてテレビ用カートリッジ４８、ＶＴＲ用
カートリッジ４９、テープレコーダ用カートリッジ５０
が選択的に装着される。これらのカートリッジ４８．４
９．５０には夫々対応する機器の調整を行う調整内容を
示すプログラムが記憶された磁気テープ、フロッピィデ
ィスク、ＲＯＭ等から成るソフトウェアが収納されてい
る。これと共にコンピュータ８のキーボード５１０機能
を示すキーボード用オーバーシート５２．５３．５４が
用意される。コンピュータ８は夫々パスライン２２及び
コネクタを介して機器内部の前記パスライン６（図示せ
ず）に接続される。
が用いられ、このコンピュータ８に機器４５．４６．４
７の種類に応じてテレビ用カートリッジ４８、ＶＴＲ用
カートリッジ４９、テープレコーダ用カートリッジ５０
が選択的に装着される。これらのカートリッジ４８．４
９．５０には夫々対応する機器の調整を行う調整内容を
示すプログラムが記憶された磁気テープ、フロッピィデ
ィスク、ＲＯＭ等から成るソフトウェアが収納されてい
る。これと共にコンピュータ８のキーボード５１０機能
を示すキーボード用オーバーシート５２．５３．５４が
用意される。コンピュータ８は夫々パスライン２２及び
コネクタを介して機器内部の前記パスライン６（図示せ
ず）に接続される。
本実施例によれば、インナーバスを有する複数種類の機
器の調整を行う場合に、共通のコンピュータ８を用いる
と共に、機器の種類に応じてソフトウェアを交換するだ
けでよいので、調整の標準化及び共通化を実現すること
ができる。
器の調整を行う場合に、共通のコンピュータ８を用いる
と共に、機器の種類に応じてソフトウェアを交換するだ
けでよいので、調整の標準化及び共通化を実現すること
ができる。
次に２線式パスラインと３線式パスライン間の変換につ
いて説明する。前述したようにインナーパスラインとし
ては２線式のものと３線式のものとが現在のところ主流
を占めている。
いて説明する。前述したようにインナーパスラインとし
ては２線式のものと３線式のものとが現在のところ主流
を占めている。
第４図は２線式パスラインで伝送される信号のフォーマ
ットを示すもので、第１の伝送路はシリアルデータＤ２
を伝送し、第２の伝送路はクロックＣＬ２を伝送する。
ットを示すもので、第１の伝送路はシリアルデータＤ２
を伝送し、第２の伝送路はクロックＣＬ２を伝送する。
上記データＤ２は、１ビツトのスタート信号と、被制御
回路Ａ−Ｅ等に付されたアドレスを指定する７ビツトの
アドレス信号と、指定された被制御回路にデータを与え
るか又は指定された被制御回路からデータ奪取り出すか
を決める１ビツトのＲ／Ｗ信号と、被制御回路が指定さ
れたこと及びデータを受は取ったことを確認してコンピ
ュータト送る１ビツトのＡＣＫ信号と、調整レベル等を
示す８ビツトのデータと、その他必要な夫々９ビツトの
ｎ個のデータと１ビツトのストップ信号とから構成奄れ
ている。
回路Ａ−Ｅ等に付されたアドレスを指定する７ビツトの
アドレス信号と、指定された被制御回路にデータを与え
るか又は指定された被制御回路からデータ奪取り出すか
を決める１ビツトのＲ／Ｗ信号と、被制御回路が指定さ
れたこと及びデータを受は取ったことを確認してコンピ
ュータト送る１ビツトのＡＣＫ信号と、調整レベル等を
示す８ビツトのデータと、その他必要な夫々９ビツトの
ｎ個のデータと１ビツトのストップ信号とから構成奄れ
ている。
第５図は３線式パスラインで伝送される信号のフォーマ
ットを示すもので、第１の伝送路はシリアルデータＤ３
を伝送し、第２の伝送路はクロックＣＬ ３を伝送し、
第３の伝送路は上記データＤ３の内容区分を示すアイデ
ント信号ＩＤを伝送する。
ットを示すもので、第１の伝送路はシリアルデータＤ３
を伝送し、第２の伝送路はクロックＣＬ ３を伝送し、
第３の伝送路は上記データＤ３の内容区分を示すアイデ
ント信号ＩＤを伝送する。
１〜３図の各実施例は、何れも機器に外部接続されるコ
ンピュータ８のパスライン２２とインナーバス６との両
方が２４ｊ１式又は３線式であることが必要である。ま
た機器とコンピュータ８との間に第４図の２線式の信号
発生回路と第５図の３線式の信号発生回路とを配して、
これらを選択的に用いるようにしてもよい。また高級コ
ンピュータを用いて２線式、３線式及びその他の方式の
信号を任意に作るようにしてもよい。またさらに２ｗＡ
、式と３線式の信号変換回路を用いてもよい。
ンピュータ８のパスライン２２とインナーバス６との両
方が２４ｊ１式又は３線式であることが必要である。ま
た機器とコンピュータ８との間に第４図の２線式の信号
発生回路と第５図の３線式の信号発生回路とを配して、
これらを選択的に用いるようにしてもよい。また高級コ
ンピュータを用いて２線式、３線式及びその他の方式の
信号を任意に作るようにしてもよい。またさらに２ｗＡ
、式と３線式の信号変換回路を用いてもよい。
第６図は２線式パスラインで伝送される信号を３線゛式
パスラインで伝送される信号に変換するためのバスコン
バータの実施例を示し、第７図は第６図の動作タイミン
グを示す。
パスラインで伝送される信号に変換するためのバスコン
バータの実施例を示し、第７図は第６図の動作タイミン
グを示す。
第６図及び第７図において、入力端子６１には第４図の
シリアルデータＤ２が入力され、入力端子６２には第４
図のクロックＣＬ２が入力される。
シリアルデータＤ２が入力され、入力端子６２には第４
図のクロックＣＬ２が入力される。
尚、第７図においてはデータＤ２は７ビツトのアドレス
と８ビツトのデータとで終了している。先ずデータＤ２
におけるスタート信号がスタートストップ検出回路６３
によりクロックＣＬ２と同期して検出されると、？リッ
プフロップ６４の出力ＱがｒＨＪに立上る。この立上り
によってシフトレジスタ６５及びカウンタ６６がリセッ
トされる。シフトレジスタ６５はゲート６７を通じて加
えられるデータＤ２をクロックＣＬ２ と同期して読み
込むと共に、カウンタ６６はクロックＣＬ２をカウント
する。デコーダ６８はカウンタ６６が８個のクロックＣ
Ｌ ｚをカウントしたときに、第４図のＲ／Ｗ信号の位
置を示すパルスを出力し、このパルスは、制御回路６９
に加えられる。次いで９個のクロ・ツクＣＬ、をカウン
トしたときに、第４図のＡＣＫ信号の位置を示すパルス
を出力し、このパルスはオア°ゲート７０を通じて制御
回路６９に加えられる。
と８ビツトのデータとで終了している。先ずデータＤ２
におけるスタート信号がスタートストップ検出回路６３
によりクロックＣＬ２と同期して検出されると、？リッ
プフロップ６４の出力ＱがｒＨＪに立上る。この立上り
によってシフトレジスタ６５及びカウンタ６６がリセッ
トされる。シフトレジスタ６５はゲート６７を通じて加
えられるデータＤ２をクロックＣＬ２ と同期して読み
込むと共に、カウンタ６６はクロックＣＬ２をカウント
する。デコーダ６８はカウンタ６６が８個のクロックＣ
Ｌ ｚをカウントしたときに、第４図のＲ／Ｗ信号の位
置を示すパルスを出力し、このパルスは、制御回路６９
に加えられる。次いで９個のクロ・ツクＣＬ、をカウン
トしたときに、第４図のＡＣＫ信号の位置を示すパルス
を出力し、このパルスはオア°ゲート７０を通じて制御
回路６９に加えられる。
さらに１７個のクロックＣＬ ２をカウントしたときに
デコーダ６８から得られるパルスとクロックＣＬ、をイ
ンバータ７１で反転したパルスとをアンドゲート７２に
加える。このアンド出力はセント信号Ｓ１としてランチ
回路７３をセットし、これによって、シフトレジスタ６
５に読み込まれた７ビツトのアドレスデータと夫々１ビ
ツトのＲ／Ｗ信号及びＡＣＫ信号と８ビツトのデータと
の計１７ヒーソトのデータがラッチされる。このラッチ
されたデータはデータ変換ＲＯＭ７４において３線式パ
スラインのデータフォーマントに変換される。
デコーダ６８から得られるパルスとクロックＣＬ、をイ
ンバータ７１で反転したパルスとをアンドゲート７２に
加える。このアンド出力はセント信号Ｓ１としてランチ
回路７３をセットし、これによって、シフトレジスタ６
５に読み込まれた７ビツトのアドレスデータと夫々１ビ
ツトのＲ／Ｗ信号及びＡＣＫ信号と８ビツトのデータと
の計１７ヒーソトのデータがラッチされる。このラッチ
されたデータはデータ変換ＲＯＭ７４において３線式パ
スラインのデータフォーマントに変換される。
次にカウンタ６６が１８個のクロックＣＬ２をカウント
したときにデコーダ６８から得られるパルスとインパー
ク７１から得られるクロックＣＬ ｚ “の反転パル
スとをアンドゲート７５に加える。このアンド出力はセ
ット信号Ｓ２としてシフトレジスタ７６及びクロックＣ
Ｌ３、信号ＩＤ発生回路７７をセントする。これによっ
てシフトレジスタ７６は上記変換されたデータを取り込
む。
したときにデコーダ６８から得られるパルスとインパー
ク７１から得られるクロックＣＬ ｚ “の反転パル
スとをアンドゲート７５に加える。このアンド出力はセ
ット信号Ｓ２としてシフトレジスタ７６及びクロックＣ
Ｌ３、信号ＩＤ発生回路７７をセントする。これによっ
てシフトレジスタ７６は上記変換されたデータを取り込
む。
次にストップ信号が検出回路６３で検出されるとフリッ
プフロップ６４の出力ＱがｒＬＪに立上る。このストッ
プ信号の検出に基づいて上記発生回路７７は３６９１式
用のクロックＣＬＩ及び信号ＩＤを発生する。クロック
ＣＬ３は出力端子７９から所望の周波数で取り出される
と共にシフトレジスタ７６を読み出し、信号ＩＤは出力
端子βＯから取り出される。シフトレジスタ７６からは
８ビツトのアドレスと８ビツトのデータとが読み出され
て出力端子７８から取り出される。尚、ゲート６７はシ
フトレジスタ６５が所定量のデータを取り込んだらゲー
トを閉ざして、次のデータが加えられないようにする゛
。また制御回路６９は上記ゲート６７及び他の所定の回
路を所定のタイミングで制御する。
プフロップ６４の出力ＱがｒＬＪに立上る。このストッ
プ信号の検出に基づいて上記発生回路７７は３６９１式
用のクロックＣＬＩ及び信号ＩＤを発生する。クロック
ＣＬ３は出力端子７９から所望の周波数で取り出される
と共にシフトレジスタ７６を読み出し、信号ＩＤは出力
端子βＯから取り出される。シフトレジスタ７６からは
８ビツトのアドレスと８ビツトのデータとが読み出され
て出力端子７８から取り出される。尚、ゲート６７はシ
フトレジスタ６５が所定量のデータを取り込んだらゲー
トを閉ざして、次のデータが加えられないようにする゛
。また制御回路６９は上記ゲート６７及び他の所定の回
路を所定のタイミングで制御する。
以上は２線式データを３線式データに変換するハスコン
バータの例であるが、本発明に対しては３線式データを
２線式データに変換するバスコンバータを用いてもよい
。上述したバスコンバータは例えば電子機器内部に設け
ることができる。
バータの例であるが、本発明に対しては３線式データを
２線式データに変換するバスコンバータを用いてもよい
。上述したバスコンバータは例えば電子機器内部に設け
ることができる。
発明の効果
本発明によるＩＣ装置を゛インナーバスシステムを設け
た電子機器に用いることにより、機器の外部からコンピ
ュータ、リモコン用コマンダ等により、ＩＣ装置の回路
を制御することができる。これによって製造時及びサー
ビス時の調整を用意に行うことができ、特に回路の故障
診断を行う場合に有効である。また調整システムを複数
種類の商品に対して共通化及び標準化することができ、
統一システムを実現することができる。
た電子機器に用いることにより、機器の外部からコンピ
ュータ、リモコン用コマンダ等により、ＩＣ装置の回路
を制御することができる。これによって製造時及びサー
ビス時の調整を用意に行うことができ、特に回路の故障
診断を行う場合に有効である。また調整システムを複数
種類の商品に対して共通化及び標準化することができ、
統一システムを実現することができる。
第１図は本発明の実施例を示すブロック図、第２図は本
発明をテレビ受像機に通用した場合の実施例を示すブロ
ック図、第３図は複数種類の商品に対する調整システム
の実施例を示す図、第４図は２線式パスラインで伝送さ
れる信号のフォーマットを示す図、第５図は３線式パス
ラインで伝送される信号のフォーマットを示す図、第６
図はバスコンバータの実施例を示すブロック図、第７図
は第６図の動作を説明するためのタイミングチャートで
ある。 なお図面に用いられた符号において、 ２−・−・−−−−−−・・−ＩＣ装置１０−−−−−
一・・−−−−−−一−・−バスインターフェース１１
−・・−・−−−一−−−−・・−Ｄ／Ａ変換回路Ａ−
Ｅ・・・−−−−−・・−被制御回路１２−・−−−−
−−ｍ−・−−−−−一一スイッチ回路１３・・・−−
−−−一−−−−−−・・−スイッチ制御回路１４・−
−一−−−・−・−・−−−−−−Ａ ／ Ｄ変換回路
である。
発明をテレビ受像機に通用した場合の実施例を示すブロ
ック図、第３図は複数種類の商品に対する調整システム
の実施例を示す図、第４図は２線式パスラインで伝送さ
れる信号のフォーマットを示す図、第５図は３線式パス
ラインで伝送される信号のフォーマットを示す図、第６
図はバスコンバータの実施例を示すブロック図、第７図
は第６図の動作を説明するためのタイミングチャートで
ある。 なお図面に用いられた符号において、 ２−・−・−−−−−−・・−ＩＣ装置１０−−−−−
一・・−−−−−−一−・−バスインターフェース１１
−・・−・−−−一−−−−・・−Ｄ／Ａ変換回路Ａ−
Ｅ・・・−−−−−・・−被制御回路１２−・−−−−
−−ｍ−・−−−−−一一スイッチ回路１３・・・−−
−−−一−−−−−−・・−スイッチ制御回路１４・−
−一−−−・−・−・−−−−−−Ａ ／ Ｄ変換回路
である。
Claims (1)
- 複数の被制御回路と、この複数の被制御回路の出力信号
の一つを選択するスイッチ回路と、このスイッチ回路を
制御する制御回路と、上記スイッチ回路で選択された信
号が加えられるＡ／Ｄ変換回路と、このＡ／Ｄ変換回路
の出力が加えられると共に上記制御回路に駆動信号を送
るバスインターフェース回路とが夫々構成され、上記バ
スインターフェース回路を外部バスラインに接続するよ
うにしたことを特徴とするＩＣ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14565784A JPS6125230A (ja) | 1984-07-13 | 1984-07-13 | Ｉｃ装置 |
| KR1019850002862A KR860001366A (ko) | 1984-07-13 | 1985-04-27 | Ic장치 |
| CA000485050A CA1228164A (en) | 1984-07-13 | 1985-06-25 | Integrated circuit devices |
| US06/751,981 US4706186A (en) | 1984-07-13 | 1985-06-28 | Integrated circuit devices |
| EP85304851A EP0172639A1 (en) | 1984-07-13 | 1985-07-08 | Integrated circuit devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14565784A JPS6125230A (ja) | 1984-07-13 | 1984-07-13 | Ｉｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6125230A true JPS6125230A (ja) | 1986-02-04 |
| JPH0521246B2 JPH0521246B2 (ja) | 1993-03-23 |
Family
ID=15390076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14565784A Granted JPS6125230A (ja) | 1984-07-13 | 1984-07-13 | Ｉｃ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4706186A (ja) |
| EP (1) | EP0172639A1 (ja) |
| JP (1) | JPS6125230A (ja) |
| KR (1) | KR860001366A (ja) |
| CA (1) | CA1228164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112961U (ja) * | 1991-03-14 | 1992-10-01 | 東陶機器株式会社 | 浴槽一体型床パン |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5025210A (en) * | 1986-07-18 | 1991-06-18 | Kabushiki Kaisha Toshiba | Evaluation facilitating circuit device |
| KR880014482A (ko) * | 1987-05-27 | 1988-12-24 | 미다 가쓰시게 | 반도체 집적회로 장치 |
| US4926363A (en) * | 1988-09-30 | 1990-05-15 | Advanced Micro Devices, Inc. | Modular test structure for single chip digital exchange controller |
| FR2783111B1 (fr) * | 1998-09-08 | 2000-10-13 | St Microelectronics Sa | Circuit integre comportant une cellule de test modifiee pour resynchroniser ledit circuit integre |
| US10983159B2 (en) * | 2018-12-20 | 2021-04-20 | International Business Machines Corporation | Method and apparatus for wiring multiple technology evaluation circuits |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3840725A (en) * | 1972-05-17 | 1974-10-08 | G Grezdov | Hybrid computer to solve nonlinear programming problems |
| GB1502184A (en) * | 1974-07-05 | 1978-02-22 | Sperry Rand Corp | Automatic flight control systems |
| US4044244A (en) * | 1976-08-06 | 1977-08-23 | International Business Machines Corporation | Automatic tester for complex semiconductor components including combinations of logic, memory and analog devices and processes of testing thereof |
| US4155116A (en) * | 1978-01-04 | 1979-05-15 | The Bendix Corporation | Digital control system including built in test equipment |
| US4168527A (en) * | 1978-02-17 | 1979-09-18 | Winkler Dean A | Analog and digital circuit tester |
| US4333177A (en) * | 1979-10-31 | 1982-06-01 | Ampex Corporation | Test control circuit for multichannel apparatus such as tape recorders and the like |
| NL8005976A (nl) * | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
| US4389710A (en) * | 1981-01-12 | 1983-06-21 | Goodyear Aerospace Corporation | Braking system test circuit |
-
1984
- 1984-07-13 JP JP14565784A patent/JPS6125230A/ja active Granted
-
1985
- 1985-04-27 KR KR1019850002862A patent/KR860001366A/ko not_active Application Discontinuation
- 1985-06-25 CA CA000485050A patent/CA1228164A/en not_active Expired
- 1985-06-28 US US06/751,981 patent/US4706186A/en not_active Expired - Lifetime
- 1985-07-08 EP EP85304851A patent/EP0172639A1/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04112961U (ja) * | 1991-03-14 | 1992-10-01 | 東陶機器株式会社 | 浴槽一体型床パン |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0172639A1 (en) | 1986-02-26 |
| JPH0521246B2 (ja) | 1993-03-23 |
| US4706186A (en) | 1987-11-10 |
| CA1228164A (en) | 1987-10-13 |
| KR860001366A (ko) | 1986-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6125263A (ja) | 電子機器制御システム | |
| JPS6125229A (ja) | Ｉｃ装置 | |
| CN102572503B (zh) | 一种电视机功能的自动测试系统及其方法 | |
| CN102088586B (zh) | 控制设备、控制方法和程序 | |
| US20060256241A1 (en) | Television receiver and external devices | |
| EP0725490A2 (en) | Control apparatus for recording and reproducing apparatus | |
| JPH0616282B2 (ja) | 生産方法 | |
| JPS6125230A (ja) | Ｉｃ装置 | |
| JP3101102B2 (ja) | 電波盗視試験装置 | |
| US7164843B2 (en) | Data recording system and recording objective determination device | |
| US7750973B2 (en) | Image pickup apparatus with frame rate conversion information output | |
| EP1492336A1 (en) | Video signal supply device and video display device | |
| US6751397B1 (en) | Video signal recording and playing-back apparatus and video signal displaying apparatus | |
| EP0069561B1 (en) | Data transmission system | |
| CN1011084B (zh) | 各种电子装置的测试系统和方法 | |
| KR0158379B1 (ko) | 싱크팁 주파수 검사장치 및 검사방법 | |
| JP3079729B2 (ja) | 遠隔操作システム | |
| JP4265059B2 (ja) | 双方向通信システム、および送受信装置 | |
| US20040062519A1 (en) | Monitor connection destination setter connection destination setting method and connection destination setting program | |
| KR20000001997U (ko) | 브이씨알세트의 녹화 및 재생 검사장치의 노말과 하이파이 공용연결장치 | |
| KR100214779B1 (ko) | 검사용 선택 스위치를 지니는 vcr테이프 검사지그 | |
| JPH05327639A (ja) | 視聴ソース検出装置 | |
| CN85101533A (zh) | 用于数字化电子设备的集成电路器件 | |
| CN101287068A (zh) | 图像处理设备、图像处理方法和程序 | |
| JPH10178684A (ja) | 集中制御システム，集中制御ユニット及びその制御対象機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |