JP4996880B2 - 双方向通信システムおよび校正器 - Google Patents

Description

本発明は双方向通信システムおよび校正器に係り、特にデータ信号を転送するデータラインと、クロック信号を転送するクロックラインから構成され、共通のプルアップ抵抗を有する複数のステーションを備える２線式双方向データ通信システムおよび校正器に関する。

本発明の背景技術について図１を用いて説明する。ここで、図１は２線式双方向データ通信システムのブロック図である。図１において、データライン１２、クロックライン１３は、それぞれプルアップ抵抗１４−１、プルアップ抵抗１４−２を備え、マスタ・ステーション１１−１と複数のスレーブ・ステーション１１−２〜１１−Ｎが接続される。

マスタ・ステーション１１−１は、データ信号を入出力するために、データ出力を生成する電界効果型トランジスタ（ＦＥＴ）２４−１と、データ入力する増幅器２２−１を備え、送信データおよび受信データの信号処理を行うデータ・ユニット２３−１とそれぞれ接続する。クロック信号についても、電界効果型トランジスタ２７−１と、増幅器２５−１と、クロック・ユニット２６−１を同様に接続する。
スレーブ・ステーション１１−２〜１１−Ｎについても、マスタ・ステーションと同じ構成である。

このシステムでは、マスタ・ステーション１１−１、スレーブ・ステーション１１−２〜１１Ｎのデータライン１２がプルアップ抵抗１４−１に接続され、同様にクロックライン１３がプルアップ抵抗１４−２にそれぞれ接続される。また、配線の引き回しに拠り、アース電位とのデータライン１２の間に寄生容量２１−１が、アース電位とのクロックライン１３の間に寄生容量２１−２が、発生する。
２線式双方向データ通信システムは、特許文献１に開示されている。なお、特許文献２は、特許文献１の対応日本出願である。

このような複数のスレーブ・ステーションを有する通信システムでは、データ信号およびクロック信号の電圧レベルや、立ち上がり時間、立ち下り時間といったタイミング特性が、接続されるステーションの数に依存してしまう。そこで、これまでは、各ステーションの漏れ電流および寄生容量を考慮して、予め接続可能なステーション数やプルアップ抵抗値を設定していた。

一方、ステーション数が柔軟に変更可能なシステムにおいては、実使用段階でステーション数が変更されてしまうため、各ステーションの漏れ電流および寄生容量が設計値と異なるため、信号振幅の低下や立ち上がり／立ち下り時間の増加などによるデータ信号波形の劣化が発生してしまう場合があった。

このような信号劣化による通信誤りを抑制する手法が、特許文献３に記載されている。この技術は、データ・ヒストリ・ジェネレータと呼ばれる回路を各スレーブ・ステーションに備え、各スレーブ・ステーションが受信データの誤り率を抑制するようにデータ受信部に設けた帯域補償回路の最適化を行うものである。

米国特許第４，６８９，７４０号明細書 特開昭５７−１０６２６２号公報 米国特許第６，６４３，７８７号明細書

しかし、特許文献３の技術では、データ・ヒストリ・ジェネレータ、帯域補償回路といった複雑な回路が必要になってしまう。
本発明は、複雑な回路を要せずに、多数のステーション間のデータラインおよびクロックラインを介して送信されたデータ信号およびクロック信号の電気的特性およびタイミング特性を最適化し、ステーション数の変更に柔軟に対応できる２線式双方向通信システムおよび校正器の提供する。

上記の課題を解決するため、本発明では、データラインおよびクロックライに備える可変プルアップ抵抗を制御し、クロック信号周波数を制御する校正器を導入する。

２線式双方向通信システムで相互接続された任意の数のステーションに対して、校正器は、データ信号およびクロック信号の信号レベルを、ピーク検出器およびボトム検出器により検出し、所望の電圧レベルになるようにデータラインおよびクロックラインのプルアップ抵抗値の最適化を実行する。さらに、校正器は、データ信号とクロック信号の信号レベルが所望の電圧レベルにあることを検出しながら、最速の通信速度を提供するようにクロック周波数を調整する。

このように、本発明は、２線式通信システムでのデータ信号およびクロック信号の電圧レベルおよび立ち上がり時間、立ち下り時間の最適化を達成する。このような最適化は、ステーションの追加または削除、あるいはシステムの初期化、あるいはユーザリクエストに応じて実行することができる。

本発明によれば、マスタ・ステーションと、スレーブ・ステーションとの間で、最速の通信速度を提供できる２線式双方向通信システムおよび校正器を得ることができる。

以下本発明の実施の形態に付いて、実施例を用い図面を参照しながら説明する。なお、実質同一箇所には同じ参照番号を振り、説明は繰り返さない。ここで、図２は２線式双方向通信システムのブロック図である。図３は校正器のブロック図である。図４は２線式通信システム用のデータ信号およびクロック信号の電圧振幅の理想的な波形を説明する図である。図５および図６は２線式通信システム用のデータ信号およびクロック信号の電圧振幅の波形を説明する図である。図７はシンク電流とプルアップ抵抗値の関係および寄生容量とプルアップ抵抗値の関係を説明する図である。図８はプルアップ抵抗値とＶｌｏｗの関係を説明する図である。図９は周波数とＶｈｉｇｈの関係を説明する図である。図１０は校正動作中のデータ信号とクロック信号を説明する図である。図１１は校正動作を説明するフローチャートである。

図２において、２線式通信システム１００は、データライン１２およびクロックライン１３で相互接続されたＮ台のステーション（１１−１〜１１−Ｎ）と、校正器３１と、から構成される。校正器３１は、筐体３０内で、制御ライン３４−１および制御ライン３４−２を介して、可変プルアップ抵抗１５−１および可変プルアップ抵抗１５−２に接続する。校正器３１は、また、データ信号およびクロック信号を、モニタするために、データライン１２およびクロックライン１３を接続されている。校正器３１は、さらに制御線３２を介して、マスタ・ステーション１１−１のデータ・ユニット２３−１と接続する。同様に、校正器３１は、さらに制御線３３を介して、マスタ・ステーション１１−１のクロック・ユニット２６−１と接続する。

なお、マスタ・ステーション１１−１がクロック信号を入力しない場合には増幅器２５−１を備えなくてもよい。また、スレーブ・ステーション１１−２〜１１−Ｎがクロック信号を出力しない場合には電界効果型トランジスタ２７−２〜２７−Ｎを備えなくてもよい。

図３において、校正器３１は、プロセッサ４１と、可変プルアップ抵抗１５−１の抵抗値を調整するプルアップ抵抗制御器４２と、データ信号をモニタするための増幅器４７と、ピーク検出器４３およびボトム検出器４４と、プロセッサ４１によりマスタ・ステーション１１−１のクロック周波数を制御するためのクロック制御ブロック４６と、データを制御するためのデータ制御ブロック４５を備える。なお、図３はクロック信号については省いたが、クロック信号についてもデータ信号と同様にクロックライン１３をモニタし、可変プルアップ抵抗１５−２を調整するものである。

図４において、データ信号の場合、Ｖｌｏｗは電界効果型トランジスタ２４−１〜２４−Ｎの何れかがＯＮ(導通状態)し、プルアップ抵抗１５−１の電圧降下により生成される。一方、Ｖｈｉｇｈは、電界効果型トランジスタ２４−１〜２４−Ｎが全てＯＦＦ(非導通状態)となり可変プルアップ抵抗１５−１にほとんど電流が流れなくなることで生成される。

しかしながら、可変プルアップ抵抗１５−１の抵抗値が小ささ過ぎる場合は、電界効果型トランジスタ２４−１〜２４−Ｎの何れか１つがＯＮしても充分な電圧降下が得られず、図５に示すように所望のＬｏｗレベルであるＶｏｌ以下にならない場合がある。このような場合、校正器３１は、ボトム検出器４４によりデータ信号のｌｏｗレベルを検出し、所望のＬｏｗレベルであるＶｌｏ以上になるように可変プルアップ抵抗１５−１を大きくするようにプロセッサ４１を介して制御する。

また、可変プルアップ抵抗１５−１が大き過ぎる場合には、図６に示すようにデータ信号のＨｉｇｈレベルであるＶｈｉｇｈが所望の電圧レベルＶｏｈに到達しない場合がある。これは、可変プルアップ抵抗１５−１とデータライン１２の寄生容量２１−１の積で与えられる時定数だけ立ち上がり時間が増加するためである。このような場合、校正器３１は、ピーク検出器４３によりデータ信号のＨｉｇｈレベルを検出し、所望のＨｉｇｈレベルであるＶｏｈ以上になるように可変プルアップ抵抗１５−１を小さくするようにプロセッサ４１を介して制御する。

さらにポート数が多い、またはデータラインが長い等の理由により寄生容量が大きい場合には、上記説明のプルアップ抵抗値の最適化だけでは所望の電圧レベルＶｏｌおよびＶｏｈを同時に満たせない場合がある。このような場合、校正器３１はクロック制御ブロック４６を介してクロック周波数を下げ、所望の電圧レベルを満たすクロック周波数に調整する。この結果、可変プルアップ抵抗およびクロック周波数の最適化が実施される。

図７を参照して、電界効果型トランジスタのシンク電流とプルアッププ抵抗値の関係および寄生容量とプルアップ抵抗値の関係を説明する。ここで、図７（ａ）はシンク電流とプルアップ抵抗値の関係を説明する図である。また、図７（ｂ）は寄生容量とプルアップ抵抗値の関係を説明する図である。

図７（ａ）において、グラフは縦軸にプルアップ抵抗値、横軸にシンク電流をとり、Ｖｌｏｗ＝Ｖｏｌを与える曲線８５を記載している。この曲線８５より上の部分でＶｌｏｗ＜Ｖｏｌなので、プルアップ抵抗値は曲線８５上またはその上に設定する必要がある。

図７（ｂ）において、グラフは縦軸にプルアップ抵抗値、横軸に寄生容量をとり、クロック周波数をパラメータに、Ｖｈｉｇｈ＝Ｖｏｈを与える曲線８１〜８４を記載している。ここで、曲線８１の周波数はｆｍｉｎ、曲線８２の周波数はｆ２、曲線８３の周波数はｆ３、曲線８４の周波数はｆ４である。また、ｆｍｉｎ＜ｆ２＜ｆ３＜ｆ４の関係を有する。曲線８１〜８４より上の部分でＶｈｉｇｈ＞Ｖｏｈなので、プルアップ抵抗値は曲線８１〜８４上またはその上に設定する必要がある。

電界効果型トランジスタのシンク電流がＩｓ０、配線の寄生容量がＣｗ０のとき、プルアップ抵抗値の上限は図７（ｂ）のＣｗ０と周波数ｆｍｉｎの曲線８１との交点からＲ１を得る。また、プルアップ抵抗値の下限は図７（ａ）のＩｓ０と曲線８５との交点からＲ２を得る。ここで、Ｒ２は適用可能な最大の周波数ｆ３を与えるプルアップ抵抗の最適値である。

なお、図７の特性はステーションの特性、配線長等に依存するので、スレーブ・ステーションの更新があったとき、配線の実効キャパシタンスが変更された場合、最適なポイントは、変更前に見積もられたものとは異なる。図３に示した校正器３１は、あらゆる任意のシンク電流および実効キャパシタンスに対して、プルアップ抵抗値およびクロック周波数の最適な設定を計算するのに十分な知能および機能性を有する。

図２に戻って、２線式双方向通信システム１００は、２種類のモードで動作することができる。第１のモードは、ブロック校正器３１が、プルアップ抵抗値およびクロック周波数の最適値を見積もる校正モードである。第２のモードは、校正器が非活動状態であり、校正モード中に設定されたパラメータでマスタ・ステーション１１−１とスレーブ・ステーション１１−２〜１１−Ｎとの間の通信が行われる通常動作モードである。

校正モードが呼び出されると、校正器３１は、マスタ・ステーション１１−１のデータ・ユニット２３−１およびクロック・ユニット２６−１を制御して、校正手順を実行する。校正モードは、大きく２つのフェーズに分割することができる。校正フェーズ１は、Ｖｌｏｗの電気的特性を最適化する。このフェーズの目的は、Ｖｌｏｗ＝Ｖｏｌの基準が満たされるように、好適なプルアップ抵抗Ｒｐ＿ｏｐｔを見積もることである。Ｖｌｏｗパラメータはスレーブ・ステーションのシンク電流に強く依存するので、校正モードのフェーズ１は、システム内にあるすべてのスレーブ・ステーションで受入れ可能な最適な設定を見積もるために、各スレーブ・ステーションに対して個々に実行されなければならない。

システムはまだ校正されておらず、フェーズ１は各スレーブ・ステーションを個々に扱う必要があるので、扱われるスレーブ・ステーションが校正リクエストを解釈し、意図されるように応答できることを確認する必要がある。この困難を克服するために、プルアップ抵抗の初期設定は、システムが対応する最大値に選択する。プルアップ抵抗Ｒｐの最大値に対する制限は、最小周波数に設定することができる動作クロック周波数になる。

校正方法の概念を、図８および図９を参照して説明しよう。校正の初期設定のプルアップ抵抗値はＲｐ＿ｍａｘ、クロック周波数はｆ＿ｍｉｎとする。これは、マスタ・ステーションが初めてスレーブ・ステーションと通信を行うにあたって、最も余裕のある通信条件とするためである。

図８を参照して、校正フェーズ１を説明する。図８の縦軸はＶｌｏｗ、横軸はプルアップ抵抗値である。図３のプルアップ抵抗制御器４２は、可変プルアップ抵抗１５−１の抵抗値をＲｐ＿ｍａｘに設定する。また、クロック制御ブロック４６はマスタ・ステーション１１−１のクロック・ユニット２６−１を制御して、スレーブ・ステーションにクロック周波数ｆ＿ｍｉｎのクロックを供給する。また、データ制御ブロック４５は、マスタ・ステーション１１−１のデータ・ユニット２３−１を制御して、ステーション１１−Ｍ（Ｍ：１〜Ｎ）に校正信号の送信を指示する。ステーション１１−Ｍは、一連の交互のロジックハイおよびロジックローを送信する。その間、校正器３１のボトム検出器４４がデータライン１２をモニタしてＶｌｏｗ１を決定する。

可変プルアップ抵抗１５−１の抵抗値を小さくして、Ｖｌｏｗ２を求め、ステップ・バイ・ステップ法、バイナリー・サーチ、直線近似法等で、条件Ｖｌｏｗ＝Ｖｏｌが満たされるＲｐ＿ｏｐｔを求める。

Ｒｐ＿ｏｐｔの設定がバス上に存在するすべてのステーションに対して受入れ可能であることを確実にするため、校正フェーズ１は、すべてのスレーブ・ステーションに対して繰り返す。より最適な方策は、これまで一度も校正されていないスレーブ・ステーションに対してのみ、校正フェーズ１を選択的に実行することである。

図９を参照して、校正フェーズ２を説明する。校正フェーズ１で、全てのスレーブ・ステーションと通信可能な可変プルアップ抵抗１５−１の抵抗値として、Ｒｐ＿ｏｐｔが得られたとする。プルアップ抵抗制御器４２は、可変プルアップ抵抗１５−１の抵抗値をＲｐ＿ｏｐｔに設定する。校正フェーズ２では、すべてのスレーブ・ステーション１１−２〜Ｎは、フェーズ中ずっと応答せず、トランジスタをオフ状態に維持する。校正フェーズ２の初期のクロック周波数設定はｆ＿ｍｉｎである。このフェーズ中、マスタ・ステーション１１−１は、一連の交互のロジックハイおよびロジックローを送信する。この間、ピーク検出器４３がデータラインをモニタして、Ｖｈｉｇｈ１を決定する。

クロック周波数を上げて、いくつかの反復手法を使用して、必要な条件Ｖｈｉｇｈ＝Ｖｏｈが満たされる曲線Ｌ１２上にある最適なポイントに収束させる。最適クロック周波数ｆ＿ｏｐｔは、最適ポイントから計算することができる。Ｖｈｉｇｈの容量チャージの性質により、図９の曲線は、Ｖｈｉｇｈ＝Ａ・（１−ｅｘｐ（−Ｂ／ｆ））と近似させることがでる。ここで、ＡおよびＢは定数であり、ｆおよびＶｈｉｇｈは、図９に示されるグラフのｘ座標およびｙ座標である。この方程式を考慮して、より速い収束手法が設計されてもよい。

校正フェーズ２で求められるクロック周波数設定の変更は、マスタ・ステーション１１−１のクロック・ユニット２６−１に接続されたクロック制御ブロック４６を使用することで達成される。プロセッサ４１は、データ制御ブロック４５を用いて、校正手順の実行中、マスタ・ステーション１１−１のデータ・ユニット２３−１を操作する。校正の２つのフェーズが問題なく完了すると、システムは、所要の電気的仕様ＶｏｈおよびＶｏｌ内で、かつ可能な最速のクロック周波数で動作できる。

図１０を参照して、校正フェーズごとの校正プロトコルを説明する。ここで、図１０（ａ）は校正フェーズ１の校正プロトコルである。図１０（ｂ）は校正フェーズ２の校正プロトコルである。

図１０（ａ）において、上はデータシグナル５０、下はクロックシグナル６０である。クロックシグナル６０は、マスタ・ステーション１１−１が送信する。一方、データシグナル５０は、マスタ・ステーション１１−１が送信する場合と、ステーション１１−Ｍが送信することがあり、送信元欄に送信元を記載している。

マスタ・ステーション１１−１は、校正フェーズ１に入るとＳＴＡＲＴ ｃｏｎｄｉｔｉｏｎ５１とＳＴＡＴＩＯＮ ＡＤＤＲＥＳＳ ５２を送信する。なお、このときクロックシグナルの周波数は、ｆｍｉｎである。ＳＴＡＴＩＯＮ ＡＤＤＲＥＳＳ ５２に対応するスレーブ・ステーション１１−Ｍは、ＡＣＫ５３を送信する。ＡＣＫ５３を受信したマスタ・ステーション１１−１は、ＣＡＬ ＭＯＤＥ ＣＯＮＴＲＯＬ ＢＹＴＥ １ ５４を送信する。ＣＡＬ ＭＯＤＥ ＣＯＮＴＲＯＬ ＢＹＴＥ １ ５４を受信したステーション１１−Ｍは、交互ビット列である１０１０１０１０ ５５を送信する。なお、ステーション１１−Ｍにはマスタ・ステーションを含む。この間、校正器３１は、Ｖｌｏｗを測定する。マスタ・ステーション１１−１は、ＡＣＫ５６とＳＴＯＰ５７を送信し、プルアップ抵抗値を変えて測定を継続する。

図１０（ｂ）において、上はデータシグナル７０、下はクロックシグナル９０である。クロックシグナル９０は、マスタ・ステーション１１−１が送信する。一方、データシグナル７０は、マスタ・ステーション１１−１が送信する場合と、スレーブ・ステーション１１−２〜Ｎが送信することがあり、送信元欄に送信元を記載している。

マスタ・ステーション１１−１は、校正フェーズ２に入るとＳＴＡＲＴ ｃｏｎｄｉｔｉｏｎ７１とＧＥＮＥＲＡＬ ＣＡＬＬ ＡＤＤＲＥＳＳ７２を送信する。なお、このときクロックシグナルの周波数は、ｆｍｉｎである。スレーブ・ステーション１１−２〜Ｎは、ＡＣＫ７３を送信する。ＡＣＫ７３を受信したマスタ・ステーション１１−１は、ＣＡＬ ＭＯＤＥ ＣＯＮＴＲＯＬ ＢＹＴＥ ２ ７４を送信する。ＣＡＬ ＭＯＤＥ ＣＯＮＴＲＯＬ ＢＹＴＥ ２ ７４を受信したスレーブ・ステーション１１−２〜Ｎは、これに応答しない。マスタ・ステーション１１−１は、交互ビット列である１０１０１０１０ ７５を送信する。この間、校正器３１は、Ｖｈｉｇｈを測定する。マスタ・ステーション１１−１は、ＡＣＫ７６とＳＴＯＰ７７を送信し、クロック周波数を変えて測定を継続する。なお、２回目以降は、１０１０１０１０ ７５の送信以降のクロック周波数を上げる。

図１１を参照して、通常動作モードで運用中の２線式双方向通信システム１００が、校正モードを経て、再び通常動作モードに戻る動作を説明する。
図１１Ａにおいて、通常動作モードで運用中にイベントＸが発生した（Ｓ１０１）としよう。このイベントＸは、リセット、新しいスレーブ・ステーションの導入、配線長の変化またはユーザの校正リクエストである。ステップ１０１後に、校正フェーズ１が開始される（Ｓ１０２）。校正器３１は、プルアップ抵抗値をＲｐ＿ｍａｘに設定し、クロック周波数をｆ＿ｍｉｎに設定する（Ｓ１０３）校正器３１は、ボトム検出器４４をリセットする（Ｓ１０４）。校正モード中、校正器３１はマスタ・ステーションを制御する。マスタ・ステーションは、校正フェーズ１を開始するためのＳＴＡＲＴ ｃｏｎｄｉｔｉｏｎを生成し、送信する（Ｓ１０５）。これにしたがって、マスタ・ステーションは、校正に関与するステーションのステーションアドレスを送信し（Ｓ１０６）、ＡＣＫの受信を待つ（Ｓ１０７）。ステップ１０７で予めだ定めた時間内にスレーブ・ステーションからのＡＣＫがない場合（ＮＯ）、それは、ステーションが信号を解釈することができないためである。この場合、校正器がＲｐ＿ｍａｘおよびｆｍｉｎを再定義しなければならない場合があるが、これは、ｆ＿ｍｉｎを減少させるかＲｐ＿ｍａｘを増加させて、スレーブ・ステーションとの通信が可能であることを確認することである。従って、ステップ１０８を経由してステップ１０３に戻る。一方、ステップ１０７でスレーブ・ステーションからＡＣＫを受け取ったとき（ＹＥＳ）、マスタ・ステーションは、校正器が校正フェーズ１を実行しようとしていることを対応するステーションに指示する校正フェーズ１のコマンド（ＣＡＬ ＣＯＮＴＲＯＬ ＢＹＴＥ １）を送る（Ｓ１０９）。

図１１Ｂにおいて、校正フェーズ１のコマンドを受信したステーションは、１０１０１０１０を送信開始する（Ｓ１１１）。校正器は、Ｖｌｏｗを測定する（Ｓ１１２）。測定したＶｌｏｗがＶｏｌより大きいとき、ステップ１１３にてＲｐを増加し、測定したＶｌｏｗがＶｏｌより小さいとき、ステップ１１４でＲｐを減少し、再度Ｖｌｏｗを測定する（Ｓ１１２）。ステップ１１２で終了したときは、ＡＣＫコマンドを生成・送信、ＳＴＯＰコマンドを生成・送信する（Ｓ１１５）。次に、ＶｌｏｗがＶｏｌと予め定めた誤差内で等しいか判定し（Ｓ１１６）、等しくなければ（ＮＯ）ステップ１０４に戻る。

ステップ１１６で等しければ、Ｒｐ＿ｏｐｔ（ｎ）を保存する（Ｓ１１７）。すべてのステーションが校正されたか判定し（Ｓ１１８）、まだ残っているなら（ＮＯ）、次のステーションを選択して（Ｓ１１９）、ステップ１０３に戻る。ステップ１１９でＹＥＳならば校正されたｎ個のスレーブ・ステーションすべてのＲｐ＿ｏｐｔを最大Ｒｐ＿ｏｐｔ（ｎ）に設定し（Ｓ１２０）、ステップ１３１に遷移する。

図１１Ｃにおいて、校正フェーズ２が開始（Ｓ１３１）されると、まず、可変校正器は、プルアップ抵抗（Ｒｐ）の抵抗値をＲｐ＿ｏｐｔに、クロック周波数（ｆｃｌｋ）をｆ＿ｍｉｎに設定する（Ｓ１３２）。校正器は、ピーク検出器をリセットし（Ｓ１３３）、校正フェーズ２を開始するためにＳＴＡＲＴ ｃｏｎｄｉｔｉｏｎを生成・送信する（Ｓ１３４）。校正器に制御されたマスタ・ステーションは、ＧＥＮＥＲＡＬ ＣＡＬＬ ＡＤＤＲＥＳＳを送信し（Ｓ１３５）、すべてのスレーブからＡＣＫを受信したか判定する（Ｓ１３６）。ステップ１３６で、予め定めた時間のうちにすべてのスレーブからＡＣＫを受信できなかったとき（ＮＯ）、ｆ＿ｍｉｎを減少させ（Ｓ１３７）、ステップ１３２に戻る。ステップ１３６でＹＥＳならば、校正フェーズ２のためのコマンドを送信（ＣＡＬ ＭＯＤＥ ＣＯＮＴＲＯＬ ＢＹＴＥ ２）する（Ｓ１３８）。

図１１Ｄにおいて、校正フェーズ２のためのコマンドを受信した全スレーブ・ステーションは、電界効果型トランジスタをＯＦＦ状態とする。マスタ・ステーションが１０１０１０１０を送信開始すると（Ｓ１４１）、校正器はＶｈｉｇｈを測定し、Ｖｈｉｇｈ＞Ｖｏｈならｆｃｌｋを増加し（Ｓ１４３）、Ｖｈｉｇｈ＜Ｖｏｈならｆｃｌｋを減少し（Ｓ１４４）、再度Ｖｈｉｇｈを測定する（Ｓ１４２）。ステップ１４２で終了したときは、ＡＣＫコマンドを生成・送信、ＳＴＯＰコマンドを生成・送信する（Ｓ１４５）。次に、ＶｈｉｇｈがＶｏｈと予め定めた誤差内で等しいか判定し（Ｓ１４６）、等しくなければ（ＮＯ）、ステップ１３３に戻る。

ステップ１４６で等しければ、ｆ＿ｏｐｔおよびＲｐ＿ｏｐｔをシステム・パラメータとして設定する（Ｓ１４７）。これによって、校正モードは終了し（Ｓ１４８）、システムは通常動作モードで動作する。

校正モードが完了した後、校正器はマスタの制御を中止し、システムは通常動作モードに戻る。上述した校正手法の検討は、主にデータ信号に焦点を当ててきた。クロックラインの校正は、マスタからのクロック出力がプッシュプル方式である、単一のマスタが実装されたシステムには不要である。複数のマスタが実装されたシステムでは、クロック出力はオープンドレインであり、また、図８および図９に提案されたのと同様の校正手法の概念を採用して、クロック信号の電気的特性を最適化することができる。なお、クロック周波数は、データラインの校正と、クロックラインの校正とから得られた、遅いほうのクロック周波数を最終的に選択する。

上述した校正手順は、既存の２線式通信プロトコルをわずかに変更することで、どのように校正モードを実施することができるかについて、さらに良く理解できるようにするために、特定の用語を使用している。しかしながら、特定の詳細は必須ではなく、異なるプロトコルを使用できることは、当業者には明白である。いくつかの特定の実施形態を参照して記載してきたが、当業者であれば、本実施例の範囲内において変更が可能であることを理解するであろう。本実施例の趣旨および範囲から逸脱することなく、形態および詳細の他の変更が行なわれてもよいことが、理解されるであろう。

２線式双方向データ通信システムのブロック図である。 ２線式双方向通信システムのブロック図である。 校正器のブロック図である。 ２線式通信システム用のデータ信号およびクロック信号の電圧振幅の理想的な波形を説明する図である。 ２線式通信システム用のデータ信号およびクロック信号の電圧振幅の波形を説明する図である。 ２線式通信システム用のデータ信号およびクロック信号の電圧振幅の波形を説明する図である。 シンク電流とプルアップ抵抗値の関係および寄生容量とプルアップ抵抗値の関係を説明する図である。 プルアップ抵抗値とＶｌｏｗの関係を説明する図である。 周波数とＶｈｉｇｈの関係を説明する図である。 校正動作中のデータ信号とクロック信号を説明する図である。 校正動作を説明するフローチャートである（その１）。 校正動作を説明するフローチャートである（その２）。 校正動作を説明するフローチャートである（その３）。 校正動作を説明するフローチャートである（その４）。

符号の説明

１１…ステーション、１２…データライン、１３…クロックライン、１４…プルアップ抵抗、１５…可変プルアップ抵抗、２２…増幅器、２３…データ・ユニット、２４…電界効果型トランジスタ、２５…増幅器、２６…クロック・ユニット、２７…電界効果型トランジスタ、３０…筐体、３１…校正器、３２…制御線、３３…制御線、３４…制御線、４１…プロセッサ、４２…プルアップ抵抗制御器、４３…ピーク検出器、４４…ボトム検出器、４５…データ制御ブロック、４６…クロック制御ブロック、４７…増幅器、１００…２線式通信システム。

Claims (9)

1. マスタ・ステーションと、複数のスレーブ・ステーションとを、データラインとクロックラインとで接続して、前記マスタ・ステーションと前記複数のスレーブ・ステーションとの間で通信を行う双方向通信システムにおいて、
   前記マスタ・ステーションの近傍に校正器を設け、
   前記校正器は、前記データラインに接続された第１の可変プルアップ抵抗と、前記クロックラインに接続された第２の可変プルアップ抵抗とを、前記複数のスレーブ・ステーションの接続される個数に応じて調整することを特徴とする双方向通信システム。
2. 請求項１に記載の双方向通信システムであって、
   前記校正器は、ボトム検出器とプルアップ抵抗制御器とを備えることを特徴とする双方向通信システム。
3. マスタ・ステーションと、複数のスレーブ・ステーションとを、データラインとクロックラインとで接続して、前記マスタ・ステーションと前記複数のスレーブ・ステーションとの間で通信を行う双方向通信システムにおいて、
   前記マスタ・ステーションの近傍に校正器を設け、
   前記校正器は、前記マスタ・ステーションが送信するクロックの周波数を調整することを特徴とする双方向通信システム。
4. 請求項３に記載の双方向通信システムであって、
   前記校正器は、ピーク検出器とクロック制御ブロックとを備えることを特徴とする双方向通信システム。
5. 請求項１に記載の双方向通信システムであって、
   前記校正器は、プロセッサと、このプロセッサに接続された可変プルアップ抵抗調整器とボトム検出器とを含み、
   前記プロセッサは前記ボトム検出器が検出したボトム電圧に応じて前記可変プルアップ抵抗調整器を制御することを特徴とする双方向通信システム。
6. 請求項５に記載の双方向通信システムであって、
   前記プロセッサは、前記ボトム電圧が目標ボトム電圧となるように、前記可変プルアップ抵抗調整器を制御することを特徴とする双方向通信システム。
7. クロック供給ステーションに接続された校正器であって、
   プロセッサと、このプロセッサに接続されたクロック制御ブロックとピーク検出器とを含み、
   前記プロセッサは前記ピーク検出器が検出したピーク電圧に応じて前記クロック制御ブロックを制御して、前記クロック供給ステーションが供給するクロック周波数を制御することを特徴とする校正器。
8. 請求項７に記載の校正器であって、
   前記プロセッサは、前記ピーク電圧が目標ピーク電圧となるように、前記クロック制御ブロックを制御することを特徴とする校正器。
9. 請求項１に記載の双方向通信システムであって、
   前記校正器に接続されたクロック供給ステーションを更に備え、
   前記校正器は、プロセッサと、このプロセッサに接続された可変プルアップ抵抗調整器とクロック制御ブロックとボトム検出器とピーク検出器とを含み、
   前記プロセッサは、前記ボトム検出器が検出したボトム電圧に応じて前記可変プルアップ抵抗調整器を制御し、前記ピーク検出器が検出したピーク電圧に応じて前記クロック制御ブロックを制御して前記クロック供給ステーションが供給するクロック周波数を制御することを特徴とする双方向通信システム。

Images