JPH0752876B2 - 内部バス式デイジタル装置 - Google Patents
内部バス式デイジタル装置Info
- Publication number
- JPH0752876B2 JPH0752876B2 JP60161004A JP16100485A JPH0752876B2 JP H0752876 B2 JPH0752876 B2 JP H0752876B2 JP 60161004 A JP60161004 A JP 60161004A JP 16100485 A JP16100485 A JP 16100485A JP H0752876 B2 JPH0752876 B2 JP H0752876B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- block
- slave
- vtr
- buses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/20—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver
- H04B1/205—Circuits for coupling gramophone pick-up, recorder output, or microphone to receiver with control bus for exchanging commands between units
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Selective Calling Equipment (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
- Control Of Eletrric Generators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、機器内の機能ブロック間をバスラインで接続
して信号授受を行うようにした内部バス式ディジタル装
置に関する。
して信号授受を行うようにした内部バス式ディジタル装
置に関する。
マスタブロックと複数のスレーブブロックとを結合する
少なくとも２系統の並列バスを設け、マスタブロックに
設けられた切換えスイッチ手段により並列バスの１つを
選択し、スレーブ側におけるバスの占有や特定スレーブ
における電源オフによるバス利用不能を回避して、マス
タブロックとスレーブブロックとの通信路を確保できる
ようにした内部バス式ディジタル装置である。
少なくとも２系統の並列バスを設け、マスタブロックに
設けられた切換えスイッチ手段により並列バスの１つを
選択し、スレーブ側におけるバスの占有や特定スレーブ
における電源オフによるバス利用不能を回避して、マス
タブロックとスレーブブロックとの通信路を確保できる
ようにした内部バス式ディジタル装置である。
ディジタルIC回路が用いられているテレビ受像機、VT
R、テープレコーダ等の映像機器及び音響機器の多くは
インナーバスシステムを採用している。インナーバスシ
ステムにおいては、機器内にCPU、インナーバス、ROM等
を設け、このROMに各回路の動作設定値を記憶させて置
き、通常の動作時にはCPUを介して上記設定値を読み出
し、インナーバスを通じて所定の回路に供給することに
より、各ICに所定の動作を行わせるようにしている。こ
れと共にキーボードあるいはリモコン等の外部操作によ
りCPU及びインナーバスを介して各ICを制御するように
している。
R、テープレコーダ等の映像機器及び音響機器の多くは
インナーバスシステムを採用している。インナーバスシ
ステムにおいては、機器内にCPU、インナーバス、ROM等
を設け、このROMに各回路の動作設定値を記憶させて置
き、通常の動作時にはCPUを介して上記設定値を読み出
し、インナーバスを通じて所定の回路に供給することに
より、各ICに所定の動作を行わせるようにしている。こ
れと共にキーボードあるいはリモコン等の外部操作によ
りCPU及びインナーバスを介して各ICを制御するように
している。
インナーバスとしては、データの伝送路とクロックの伝
送路とから成る２線式のものが、例えば特開昭57−1062
62号公報に開示されている。
送路とから成る２線式のものが、例えば特開昭57−1062
62号公報に開示されている。
第５図はインナーバスを利用したTVセットのブロック図
で、選局マイクロコンピュータ１、制御データ保持用の
不揮発メモリ２及び画像プロセッサ、音声プロセッサ等
から成る信号処理IC3が２線式インナーバス４で結合さ
れている。例えば外部から或るチャンネルの選局指令が
与えられたとき、選局マイクロコンピュータ１は、メモ
リ２から対応するチャンネルプリセットデータを引出
し、次に信号処理IC3と信号授受を行ないながら、所要
の受信信号が得られるように選局動作を実行する。
で、選局マイクロコンピュータ１、制御データ保持用の
不揮発メモリ２及び画像プロセッサ、音声プロセッサ等
から成る信号処理IC3が２線式インナーバス４で結合さ
れている。例えば外部から或るチャンネルの選局指令が
与えられたとき、選局マイクロコンピュータ１は、メモ
リ２から対応するチャンネルプリセットデータを引出
し、次に信号処理IC3と信号授受を行ないながら、所要
の受信信号が得られるように選局動作を実行する。
第６図はインナーバスシステムを利用した複合機器の一
種であるVTR内蔵形TVセットのブロック図で、TVブロッ
ク５及びVTRブロック６がインナーバス７を通じてマイ
クロコンピュータで構成されたキー／リモコン・デコー
ダ８によって制御される。
種であるVTR内蔵形TVセットのブロック図で、TVブロッ
ク５及びVTRブロック６がインナーバス７を通じてマイ
クロコンピュータで構成されたキー／リモコン・デコー
ダ８によって制御される。
上述のようなインナーバスシステムでは、一つの機器内
でインナーバス４又は７を共用しているので、バス利用
（占有）は時分割的となり、平行処理はできない。この
ため動作上の種々の制約や不都合が生じる。
でインナーバス４又は７を共用しているので、バス利用
（占有）は時分割的となり、平行処理はできない。この
ため動作上の種々の制約や不都合が生じる。
第５図のシステムでは、リモートコントロール機能が付
加されている場合、選局マイコン１と不揮発メモリ２と
には常に電源（リモコン電源）が供給されている。一
方、信号処理IC3には、リモートコマンダの電源釦の操
作によってオン・オフされるような、いわゆるセット電
源が供給されている。つまりリモコンスタンバイ時に
は、信号処理IC3の電源はOV（接地）に落され、リモー
トコマンダからの操作指令を受けるための待機状態とな
っている。
加されている場合、選局マイコン１と不揮発メモリ２と
には常に電源（リモコン電源）が供給されている。一
方、信号処理IC3には、リモートコマンダの電源釦の操
作によってオン・オフされるような、いわゆるセット電
源が供給されている。つまりリモコンスタンバイ時に
は、信号処理IC3の電源はOV（接地）に落され、リモー
トコマンダからの操作指令を受けるための待機状態とな
っている。
このような状態では、共通利用しているインナーバス４
も接地電位に落ちてしまい、選局マイクロコンピュータ
１がインナーバス４を通じて不揮発メモリ２をアクセス
することができなくなることがある。例えば信号処理IC
3がバス４の入力端において保護ダイオードを持ってい
ると、電源に連なる保護ダイオードのカソードが接地電
位となってバス４も接地電位となってしまう。
も接地電位に落ちてしまい、選局マイクロコンピュータ
１がインナーバス４を通じて不揮発メモリ２をアクセス
することができなくなることがある。例えば信号処理IC
3がバス４の入力端において保護ダイオードを持ってい
ると、電源に連なる保護ダイオードのカソードが接地電
位となってバス４も接地電位となってしまう。
このため例えば停電からの復帰時に一旦リモコンスタン
バイモードに入ってしまうと、停電直前のTVセットの動
作モードを表す“ラスト パワー フラグ”をメモリ２
の対応アドレスから読出すことが出来ず、停電前の状態
に復帰しないような不都合が生じる。
バイモードに入ってしまうと、停電直前のTVセットの動
作モードを表す“ラスト パワー フラグ”をメモリ２
の対応アドレスから読出すことが出来ず、停電前の状態
に復帰しないような不都合が生じる。
また第６図のシステムでは、例えばTVブロック６が内部
処理のためにバス７を占有していると、その間はキー／
リモコン・デコーダ８はVTRブロック６に信号を送るこ
とができない。一方、VTRブロック６では内部処理のた
めにバス７を使用することができない。
処理のためにバス７を占有していると、その間はキー／
リモコン・デコーダ８はVTRブロック６に信号を送るこ
とができない。一方、VTRブロック６では内部処理のた
めにバス７を使用することができない。
更に、バスを共用しているために制御主体（マスタまた
はコントローラ）は制御対象（スレーブ）を特定するた
めのアドレスをデータと共に発信するが、TVブロック５
とVTRブロック６とで同一スレーブアドレスを持つ信号
処理IC（例えばチューナー用IC）があると、混乱が生じ
る。
はコントローラ）は制御対象（スレーブ）を特定するた
めのアドレスをデータと共に発信するが、TVブロック５
とVTRブロック６とで同一スレーブアドレスを持つ信号
処理IC（例えばチューナー用IC）があると、混乱が生じ
る。
本発明は、上述の問題にかんがみ、インナーバスの使用
不能状態を回避して利用効率を高めることをその目的と
する。
不能状態を回避して利用効率を高めることをその目的と
する。
本発明の内部バス式ディジタル装置は、少なくとも１つ
のマスタブロックと複数のスレーブブロックとからなる
機能ブロック間をバスラインで接続して信号の授受を行
うようにした内部バス式ディジタル装置において、上記
マスタブロックとスレーブブロックとを結合する少なく
とも２系統の並列バス（B1とB2またはIB1とIB2）と、上
記マスタブロックに設けられ、スレーブブロックとの通
信のために上記並列バスの１つを選択する切換えスイッ
チ手段（1aまたは8a）とを具備することを特徴とする。
のマスタブロックと複数のスレーブブロックとからなる
機能ブロック間をバスラインで接続して信号の授受を行
うようにした内部バス式ディジタル装置において、上記
マスタブロックとスレーブブロックとを結合する少なく
とも２系統の並列バス（B1とB2またはIB1とIB2）と、上
記マスタブロックに設けられ、スレーブブロックとの通
信のために上記並列バスの１つを選択する切換えスイッ
チ手段（1aまたは8a）とを具備することを特徴とする。
第１図及び第３図の実施例において、マスタブロックと
しての選局マイクロコンピュータ１と、スレーブブロッ
クとしての不揮発メモリ２及び信号処理IC3との間に並
列バスB1、B2が設けられ、マスタブロック（１）におい
てバス切換えスイッチ1aによりバスB1、B2を選択する。
また第２図の実施例では、マスタブロックとしてのキー
／リモコン・デコーダ８と、スレーブブロックとしての
TVブロック５またはVTRブロックとの間に並列バスIB1、
IB2が設けられ、マスタブロックにおいてバス切換えス
イッチ8aによりバスIB1、IB2を選択する。第１図または
第３図において、信号処理IC3がスタンバイ時に電源オ
フとなってバスB1が接地電位に固定された状況では、バ
ス切換えスイッチ1aをバスB2の側に切換えて、選局マイ
クロコンピュータ１と不揮発メモリ２との間の通信路を
確立する。また第２図において、TVブロック５が内部処
理のためにバスIB1と占有している状態では、バス切換
えスイッチ8aをバスIB2の側に切換えて、キー／リモコ
ン・デコーダ８とVTRブロック６との間の通信路を確保
する。
しての選局マイクロコンピュータ１と、スレーブブロッ
クとしての不揮発メモリ２及び信号処理IC3との間に並
列バスB1、B2が設けられ、マスタブロック（１）におい
てバス切換えスイッチ1aによりバスB1、B2を選択する。
また第２図の実施例では、マスタブロックとしてのキー
／リモコン・デコーダ８と、スレーブブロックとしての
TVブロック５またはVTRブロックとの間に並列バスIB1、
IB2が設けられ、マスタブロックにおいてバス切換えス
イッチ8aによりバスIB1、IB2を選択する。第１図または
第３図において、信号処理IC3がスタンバイ時に電源オ
フとなってバスB1が接地電位に固定された状況では、バ
ス切換えスイッチ1aをバスB2の側に切換えて、選局マイ
クロコンピュータ１と不揮発メモリ２との間の通信路を
確立する。また第２図において、TVブロック５が内部処
理のためにバスIB1と占有している状態では、バス切換
えスイッチ8aをバスIB2の側に切換えて、キー／リモコ
ン・デコーダ８とVTRブロック６との間の通信路を確保
する。
第１図は本発明を適用したインナーバス式TVセットのブ
ロック図で、インナーバスを第１バスB1、第２バスB2の
２系統にしてある。各バスB1、B2は、データ・アドレス
線SDA1、２及びクロック線SCL1、２を備えている。バス
B1は、選局マイクロコンピュータ１、不揮発メモリ２及
び信号処理IC3に共通に配線され、一方、バスB2は選局
マイクロコンピュータ１と不揮発メモリ２とに共通とに
配線されている。
ロック図で、インナーバスを第１バスB1、第２バスB2の
２系統にしてある。各バスB1、B2は、データ・アドレス
線SDA1、２及びクロック線SCL1、２を備えている。バス
B1は、選局マイクロコンピュータ１、不揮発メモリ２及
び信号処理IC3に共通に配線され、一方、バスB2は選局
マイクロコンピュータ１と不揮発メモリ２とに共通とに
配線されている。
選局マイクロコンピュータ１及び不揮発メモリ２には、
バス切換スイッチ1a、2aが設けられ、一方のバスB1又は
B2にバスインターフェース1b、2b（BUS−I/F）を介して
選択的に接続されるようになっている。
バス切換スイッチ1a、2aが設けられ、一方のバスB1又は
B2にバスインターフェース1b、2b（BUS−I/F）を介して
選択的に接続されるようになっている。
選局マイクロコンピュータ１及び不揮発メモリ２はリモ
コン電源5Vが与えられ、一方、信号処理IC3はセット電
源5Vで動作している。
コン電源5Vが与えられ、一方、信号処理IC3はセット電
源5Vで動作している。
TVセットが動作（受像）しているときには、モード信号
MODEが“1"で、この信号でバス切換スイッチ1a、2aは図
示の如く第１バスB1（SDA1、SCL1）を選択している。従
ってこの第１バスB1を用いて受像動作が制御されてい
る。
MODEが“1"で、この信号でバス切換スイッチ1a、2aは図
示の如く第１バスB1（SDA1、SCL1）を選択している。従
ってこの第１バスB1を用いて受像動作が制御されてい
る。
一方、リモコンスタンバイ時には、モード信号が“0"に
なってセット電源5VがOV（接地）に落ち、選局マイクロ
コンピュータ１及び不揮発メモリ２がリモコン電源で待
機状態になっている。このとき第１バスB1も、信号処理
IC3の電源オフに伴なって接地電位に落ちてしまい、使
用不能となる。
なってセット電源5VがOV（接地）に落ち、選局マイクロ
コンピュータ１及び不揮発メモリ２がリモコン電源で待
機状態になっている。このとき第１バスB1も、信号処理
IC3の電源オフに伴なって接地電位に落ちてしまい、使
用不能となる。
しかしモード信号“0"によってバス切換スイッチ1a、2a
が第２バスB2の側に切換わるので、選局マイクロコンピ
ュータ１と不揮発メモリ２との間の通信機能は保たれて
いる。従ってリモコンスタンバイ時でも不揮発メモリ２
の情報を読出すことができ、例えば“ラスト パワー
フラグ”を読出して停電復帰時にも停電前の状態に戻す
ことができる。
が第２バスB2の側に切換わるので、選局マイクロコンピ
ュータ１と不揮発メモリ２との間の通信機能は保たれて
いる。従ってリモコンスタンバイ時でも不揮発メモリ２
の情報を読出すことができ、例えば“ラスト パワー
フラグ”を読出して停電復帰時にも停電前の状態に戻す
ことができる。
第２図は本発明の別の実施例を示す、第６図に対応する
TV＋VTRの複合品である。TVブロック５は第１図と同様
に選局マイクロコンピュータ１、不揮発メモリ２及び信
号処理IC3を備えている。またVTRブロック６は選局マイ
クロコンピュータ11、サーボコントローラ12及び信号処
理IC13を備えている。
TV＋VTRの複合品である。TVブロック５は第１図と同様
に選局マイクロコンピュータ１、不揮発メモリ２及び信
号処理IC3を備えている。またVTRブロック６は選局マイ
クロコンピュータ11、サーボコントローラ12及び信号処
理IC13を備えている。
TVブロック５及びVTRブロック６の夫々は、第１図と同
様にブロック内で２系統バスB1、B2を備え、リモコンス
タンバイ時にもブロック内の通信路を作動状態に保って
いる。
様にブロック内で２系統バスB1、B2を備え、リモコンス
タンバイ時にもブロック内の通信路を作動状態に保って
いる。
更に、システム全体で上位の２系統バスを採用してい
る。即ち、コントローラとしてのキー／リモコン・デコ
ーダ８から導出されるバスは、TVブロック用の第１バス
IB1、VTRブロック用の第２バスIB2の２系統になってい
る。各バスIB1、IB2はブロック５、６内で第１図と同様
な並列バスB1、B2に分岐される。
る。即ち、コントローラとしてのキー／リモコン・デコ
ーダ８から導出されるバスは、TVブロック用の第１バス
IB1、VTRブロック用の第２バスIB2の２系統になってい
る。各バスIB1、IB2はブロック５、６内で第１図と同様
な並列バスB1、B2に分岐される。
上位の２系統バスIB1、IB2は、データ・アドレス線SDA
3、４及びクロック線SCL3、４から成る。各第１、第２
バスIB1、IB2はキー／リモコン・デコーダ８内のバス切
換スイッチ8aで切換えられ、バスインターフェース8bを
通じてデコーダ８の内部回路に接続される。一方、機器
のパネル面にあるキーマトリックス14又はリモコン受信
回路15からの操作信号（制御コード）は、デコード回路
8c及びバスインターフェース8bを通じてデコーダ８の内
部に取込まれる。これと共にキーマトリックス14又はリ
モートコマンダの操作に応じてデコード回路8cがTV/VTR
のモード信号を出力し、これによってバス切換スイッチ
8aがIB1又はIB2の何れか一方に切換えられる。
3、４及びクロック線SCL3、４から成る。各第１、第２
バスIB1、IB2はキー／リモコン・デコーダ８内のバス切
換スイッチ8aで切換えられ、バスインターフェース8bを
通じてデコーダ８の内部回路に接続される。一方、機器
のパネル面にあるキーマトリックス14又はリモコン受信
回路15からの操作信号（制御コード）は、デコード回路
8c及びバスインターフェース8bを通じてデコーダ８の内
部に取込まれる。これと共にキーマトリックス14又はリ
モートコマンダの操作に応じてデコード回路8cがTV/VTR
のモード信号を出力し、これによってバス切換スイッチ
8aがIB1又はIB2の何れか一方に切換えられる。
例えば、VTRの再生画像を見るときには、キー又はリモ
ートコマンダを用いて先ずTVをビデオモードにする。こ
のとき切換スイッチ8aは第１バスIB1の側に切換えら
れ、TVブロック５がビデオRF出力を受信するモードにな
る。次にVTRを再生モードにすると、切換スイッチ8aが
第２バスIB2の側に切換えられ、VTRブロック６が再生モ
ードになる。
ートコマンダを用いて先ずTVをビデオモードにする。こ
のとき切換スイッチ8aは第１バスIB1の側に切換えら
れ、TVブロック５がビデオRF出力を受信するモードにな
る。次にVTRを再生モードにすると、切換スイッチ8aが
第２バスIB2の側に切換えられ、VTRブロック６が再生モ
ードになる。
このようにTVブロック５とVTRブロック６は夫々独立し
たバスIB1、IB2を通じてデコーダ８により制御される。
従ってTVブロック５がブロックの内部処理のためにバス
IB1を占有し続けていても、デコーダ８とVTRブロック６
との通信路はバスIB2によって確保される。またTVブロ
ック５とVTRブロック６とで同一のスレーブアドレスを
持つICが使われていてもIB1/IB2のバス切換によって制
御対象を混同することが無くなる。
たバスIB1、IB2を通じてデコーダ８により制御される。
従ってTVブロック５がブロックの内部処理のためにバス
IB1を占有し続けていても、デコーダ８とVTRブロック６
との通信路はバスIB2によって確保される。またTVブロ
ック５とVTRブロック６とで同一のスレーブアドレスを
持つICが使われていてもIB1/IB2のバス切換によって制
御対象を混同することが無くなる。
第３図は本発明の更に別の実施例を示し、第１図に示し
た切換バス式及び第２図に示した専用（個別）バス式の
折衷形である。選局マイクロコンピュータ１のバスイン
ターフェース1bに連なるインナーバス（SDA、SCL）はバ
ス切換スイッチ1aから第１バスB1及び第２バスB2に分岐
され、夫々信号処理IC3及び不揮発メモリ２に配線され
る。従ってバス切換スイッチ1aを切換信号SW1で制御す
ることにより、バスB1、B2を各機能ブロック（３及び
２）に専用バスとして個別通信路を選択的に形成するこ
とができる。このため動作モードに応じ、例えばセット
電源の1/0を検知して、信号処理IC3のバスB1をマイクロ
コンピュータ１及び不揮発メモリ２から切離すことがで
きる。
た切換バス式及び第２図に示した専用（個別）バス式の
折衷形である。選局マイクロコンピュータ１のバスイン
ターフェース1bに連なるインナーバス（SDA、SCL）はバ
ス切換スイッチ1aから第１バスB1及び第２バスB2に分岐
され、夫々信号処理IC3及び不揮発メモリ２に配線され
る。従ってバス切換スイッチ1aを切換信号SW1で制御す
ることにより、バスB1、B2を各機能ブロック（３及び
２）に専用バスとして個別通信路を選択的に形成するこ
とができる。このため動作モードに応じ、例えばセット
電源の1/0を検知して、信号処理IC3のバスB1をマイクロ
コンピュータ１及び不揮発メモリ２から切離すことがで
きる。
一方、第１バスB1及び第２バスB2の夫々のデータ・アド
レス選SDA1、２の双方及びクロック線SCL1、２の双方を
短絡する双方向スイッチ1c、1dが設けられている。切換
信号SW2でもってこれらの双方向スイッチ1c、1dをオン
にすると、バスB1、B2は一体化され、機器内の共通イン
ナーバスとして使用することができる。
レス選SDA1、２の双方及びクロック線SCL1、２の双方を
短絡する双方向スイッチ1c、1dが設けられている。切換
信号SW2でもってこれらの双方向スイッチ1c、1dをオン
にすると、バスB1、B2は一体化され、機器内の共通イン
ナーバスとして使用することができる。
なお共通バスラインを所定の機能ブロックから切断する
目的のみであれば、第４図に示すような断路スイッチ17
を設け、例えばリモコンスタンバイでセット電源5Vが落
ちたときに断路スイッチ17が開いて、機能ブロック18a
を他の機能ブロック18bに連なる共通バスラインSDA、SC
Lから切離すように構成することができる。断路スイッ
チ17は、機能ブロック18a内に含まれていて、電源オフ
で高インピーダンスとなるようなスイッチ素子であって
もよい。
目的のみであれば、第４図に示すような断路スイッチ17
を設け、例えばリモコンスタンバイでセット電源5Vが落
ちたときに断路スイッチ17が開いて、機能ブロック18a
を他の機能ブロック18bに連なる共通バスラインSDA、SC
Lから切離すように構成することができる。断路スイッ
チ17は、機能ブロック18a内に含まれていて、電源オフ
で高インピーダンスとなるようなスイッチ素子であって
もよい。
この第４図に示す参考例は、単一バスシステムであり、
実施例に示した並列バスシステムより通信の自由度が低
い。
実施例に示した並列バスシステムより通信の自由度が低
い。
以上の実施例の外に、例えばタイマースタンバイ機能の
あるインナーバスシステムにも、本発明を適用すること
ができる。
あるインナーバスシステムにも、本発明を適用すること
ができる。
本発明は上述のように、マスタブロックと複数のスレー
ブブロックとを結合する少なくとも２系統の並列バスを
設け、マスタブロックに設けられた切換えスイッチ手段
により並列バスの１つを選択し得るようにしたので、ス
レーブ側におけるバスの占有や特定スレーブにおける電
源オフ等によるバス利用不能を回避して、マスタブロッ
クとスレーブブロックとの通信路を確保できる。従っ
て、従来バスの時分割利用によって効率が低くまた制限
のあったブロック間の通信機能を高めることができるだ
けでなく、休止ブロックまたは異常ブロックの存在下で
バスを選択することによりシステムの一部の機能を活動
させることができるから、スタンバイ状態からの回復、
イニシャライズ、故障診断などのシステムのパワーセー
ブ機能や非常機能を容易に拡充することができる。
ブブロックとを結合する少なくとも２系統の並列バスを
設け、マスタブロックに設けられた切換えスイッチ手段
により並列バスの１つを選択し得るようにしたので、ス
レーブ側におけるバスの占有や特定スレーブにおける電
源オフ等によるバス利用不能を回避して、マスタブロッ
クとスレーブブロックとの通信路を確保できる。従っ
て、従来バスの時分割利用によって効率が低くまた制限
のあったブロック間の通信機能を高めることができるだ
けでなく、休止ブロックまたは異常ブロックの存在下で
バスを選択することによりシステムの一部の機能を活動
させることができるから、スタンバイ状態からの回復、
イニシャライズ、故障診断などのシステムのパワーセー
ブ機能や非常機能を容易に拡充することができる。
第１図は本発明の一実施例を示す内部バス式TVセットの
ブロック図、第２図はVTR内蔵TVに適用した実施例を示
すブロック図、第３図はバス切換方式の別の実施例のブ
ロック図、第４図はバス切離し式の参考例のブロック図
である。 第５図は従来の内部バス式TVセットのブロック図、第６
図は従来のVTR内蔵型TVセットのブロック図である。 なお図面に用いた符号において、 １……選局マイクロコンピュータ ２……不揮発メモリ 1a,2a……バス切換スイッチ ３……信号処理IC ４……インナーバス ５……TVブロック ６……VTRブロック ７……インナーバス ８……キー／リモコン・デコーダ 8a……バス切換スイッチ 17……断路スイッチ 18a,18b……機能ブロック である。
ブロック図、第２図はVTR内蔵TVに適用した実施例を示
すブロック図、第３図はバス切換方式の別の実施例のブ
ロック図、第４図はバス切離し式の参考例のブロック図
である。 第５図は従来の内部バス式TVセットのブロック図、第６
図は従来のVTR内蔵型TVセットのブロック図である。 なお図面に用いた符号において、 １……選局マイクロコンピュータ ２……不揮発メモリ 1a,2a……バス切換スイッチ ３……信号処理IC ４……インナーバス ５……TVブロック ６……VTRブロック ７……インナーバス ８……キー／リモコン・デコーダ 8a……バス切換スイッチ 17……断路スイッチ 18a,18b……機能ブロック である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末松 政之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 田上 富士夫 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (1)
- 【請求項１】少なくとも１つのマスタブロックと複数の
スレーブブロックとからなる機能ブロック間をバスライ
ンで接続して信号の授受を行うようにした内部バス式デ
ィジタル装置において、 上記マスタブロックとスレーブブロックとを結合する少
なくとも２系統の並列バスと、 上記マスタブロックに設けられ、スレーブブロックとの
通信のために上記並列バスの１つを選択する切換えスイ
ッチ手段とを具備することを特徴とする内部バス式ディ
ジタル装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161004A JPH0752876B2 (ja) | 1985-07-20 | 1985-07-20 | 内部バス式デイジタル装置 |
| KR1019860005277A KR970005260B1 (ko) | 1985-07-20 | 1986-06-30 | 내부버스식 디지탈제어장치 |
| CA000512887A CA1277026C (en) | 1985-07-20 | 1986-07-02 | Digital control bus system |
| AT86305547T ATE69338T1 (de) | 1985-07-20 | 1986-07-18 | Digitales buskontrollsystem. |
| DE8686305547T DE3682340D1 (de) | 1985-07-20 | 1986-07-18 | Digitales buskontrollsystem. |
| EP86305547A EP0211554B1 (en) | 1985-07-20 | 1986-07-18 | Digital bus control system |
| CN198686104754A CN86104754A (zh) | 1985-07-20 | 1986-07-19 | 数字控制总线系统 |
| US07/161,316 US4843289A (en) | 1985-07-20 | 1988-02-23 | Digital control bus system |
| SG85894A SG85894G (en) | 1985-07-20 | 1994-06-28 | Digital bus control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161004A JPH0752876B2 (ja) | 1985-07-20 | 1985-07-20 | 内部バス式デイジタル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6221345A JPS6221345A (ja) | 1987-01-29 |
| JPH0752876B2 true JPH0752876B2 (ja) | 1995-06-05 |
Family
ID=15726747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161004A Expired - Lifetime JPH0752876B2 (ja) | 1985-07-20 | 1985-07-20 | 内部バス式デイジタル装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4843289A (ja) |
| EP (1) | EP0211554B1 (ja) |
| JP (1) | JPH0752876B2 (ja) |
| KR (1) | KR970005260B1 (ja) |
| CN (1) | CN86104754A (ja) |
| AT (1) | ATE69338T1 (ja) |
| CA (1) | CA1277026C (ja) |
| DE (1) | DE3682340D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855968B1 (ko) * | 2007-01-05 | 2008-09-02 | 삼성전자주식회사 | 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3827210A1 (de) * | 1988-08-11 | 1990-02-15 | Grundig Emv | Fernbedienung fuer ein mit schaltnetzteil ausgeruestetes elektronisches geraet |
| KR940004503B1 (ko) | 1991-10-16 | 1994-05-25 | 삼성전자 주식회사 | 비데오 카세트 레코더에서의 타이머 예약 모드 자동 설정방법 |
| US5245262A (en) * | 1992-07-13 | 1993-09-14 | Allegro Microsystems, Inc. | Hybrid control law servo co-processor integrated circuit |
| KR960003310A (ko) * | 1994-06-09 | 1996-01-26 | 김광호 | 외부 데이타 리드/라이트 회로 |
| US5621800A (en) * | 1994-11-01 | 1997-04-15 | Motorola, Inc. | Integrated circuit that performs multiple communication tasks |
| KR20070118768A (ko) * | 2006-06-13 | 2007-12-18 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
| JP6142590B2 (ja) * | 2013-03-12 | 2017-06-07 | 富士ゼロックス株式会社 | 起動動作制御装置、画像処理装置、起動動作制御プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138150A (ja) * | 1983-01-27 | 1984-08-08 | Sharp Corp | 情報伝送システム |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2188924A5 (ja) * | 1972-06-15 | 1974-01-18 | Constr Telephoniques | |
| US4011542A (en) * | 1973-05-29 | 1977-03-08 | Trw Inc. | Redundant data transmission system |
| US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
| JPS5438844B2 (ja) * | 1974-07-19 | 1979-11-24 | ||
| US4076961A (en) * | 1974-09-23 | 1978-02-28 | Intertel, Inc. | Automatic switching unit for data communications network |
| JPS5248416A (en) * | 1975-07-23 | 1977-04-18 | Johnson Controls Inc | Data communication system |
| US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| JPS5484403A (en) * | 1977-12-19 | 1979-07-05 | Hitachi Ltd | Double system transmission line switching system |
| US4231015A (en) * | 1978-09-28 | 1980-10-28 | General Atomic Company | Multiple-processor digital communication system |
| US4276593A (en) * | 1979-03-30 | 1981-06-30 | Beckman Instruments, Inc. | Transfer system for multi-variable control units |
| US4319338A (en) * | 1979-12-12 | 1982-03-09 | Allen-Bradley Company | Industrial communications network with mastership determined by need |
| FR2473819B1 (fr) * | 1980-01-11 | 1985-12-13 | Telecommunications Sa | Procede et systeme de securisation d'une artere de transmission numerique |
| US4377000A (en) * | 1980-05-05 | 1983-03-15 | Westinghouse Electric Corp. | Automatic fault detection and recovery system which provides stability and continuity of operation in an industrial multiprocessor control |
| US4456965A (en) * | 1980-10-14 | 1984-06-26 | Texas Instruments Incorporated | Data processing system having multiple buses |
| NL8005976A (nl) | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
| US4521871A (en) * | 1982-04-12 | 1985-06-04 | Allen-Bradley Company | Programmable controller with back-up capability |
| DE3382005D1 (de) * | 1982-08-25 | 1991-01-03 | Nec Corp | Datenuebertragungsgeraet fuer ringuebertragungssystem. |
| US4607365A (en) * | 1983-11-14 | 1986-08-19 | Tandem Computers Incorporated | Fault-tolerant communications controller system |
| JPH0754442B2 (ja) * | 1983-11-24 | 1995-06-07 | 大倉電気株式会社 | プロセス制御システム |
| US4627045A (en) * | 1984-02-14 | 1986-12-02 | Rosemount Inc. | Alternating communication channel switchover system |
| US4633473A (en) * | 1984-08-02 | 1986-12-30 | United Technologies Corporation | Fault tolerant communications interface |
| JPS6194433A (ja) * | 1984-10-15 | 1986-05-13 | Mitsubishi Electric Corp | シリアルバスの制御方式 |
-
1985
- 1985-07-20 JP JP60161004A patent/JPH0752876B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-30 KR KR1019860005277A patent/KR970005260B1/ko not_active IP Right Cessation
- 1986-07-02 CA CA000512887A patent/CA1277026C/en not_active Expired - Lifetime
- 1986-07-18 EP EP86305547A patent/EP0211554B1/en not_active Expired - Lifetime
- 1986-07-18 AT AT86305547T patent/ATE69338T1/de not_active IP Right Cessation
- 1986-07-18 DE DE8686305547T patent/DE3682340D1/de not_active Expired - Lifetime
- 1986-07-19 CN CN198686104754A patent/CN86104754A/zh active Pending
-
1988
- 1988-02-23 US US07/161,316 patent/US4843289A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138150A (ja) * | 1983-01-27 | 1984-08-08 | Sharp Corp | 情報伝送システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100855968B1 (ko) * | 2007-01-05 | 2008-09-02 | 삼성전자주식회사 | 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0211554B1 (en) | 1991-11-06 |
| DE3682340D1 (de) | 1991-12-12 |
| KR970005260B1 (ko) | 1997-04-14 |
| EP0211554A2 (en) | 1987-02-25 |
| CN86104754A (zh) | 1987-01-21 |
| KR870001522A (ko) | 1987-03-14 |
| US4843289A (en) | 1989-06-27 |
| EP0211554A3 (en) | 1988-08-17 |
| ATE69338T1 (de) | 1991-11-15 |
| CA1277026C (en) | 1990-11-27 |
| JPS6221345A (ja) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4817203A (en) | Remote control system | |
| JPH0549156B2 (ja) | ||
| JPH0752876B2 (ja) | 内部バス式デイジタル装置 | |
| EP0515042A1 (en) | System for data communication on automobile | |
| US4841367A (en) | Video source selecting system | |
| JP2522311B2 (ja) | 電子機器のサ−ビスモ−ド設定方法 | |
| US7594045B2 (en) | Memory control apparatus for digital signal processing | |
| JP3489212B2 (ja) | オーディオビデオシステムの制御方法 | |
| JP3199084B2 (ja) | Ａｖシステムのリモートコントロール方法 | |
| JPS6172301A (ja) | 電子装置 | |
| JPH11261907A (ja) | Ａｖ機器 | |
| JPH06311385A (ja) | テレビジョン受像機 | |
| JPH10108083A (ja) | コンピュータシステム | |
| JPS61281778A (ja) | 電源制御回路 | |
| JPS62159987A (ja) | テレビジヨン受像機 | |
| JPH05236294A (ja) | テレビジョン受信機 | |
| JPH05219058A (ja) | 相互接続制御装置 | |
| JP2606243B2 (ja) | 電子機器 | |
| JPS63157203A (ja) | Ａｖシステム | |
| KR950005924Y1 (ko) | 티. 브이. 씨알(tvcr) 시스템 | |
| KR100292477B1 (ko) | 위성 방송 수신 겸용 브이씨알의 절전 제어 장치 | |
| JP2666275B2 (ja) | 文字放送番組予約装置 | |
| JPH0328623Y2 (ja) | ||
| JPH06245265A (ja) | Ａｖシステムのシステムフィーチャー起動方法及び管理方法 | |
| JP2993067B2 (ja) | データ伝送装置、データ伝送方法及びテレビジョン信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |