KR920001815B1 - 인터럽트 버스의 동기방법 - Google Patents

인터럽트 버스의 동기방법 Download PDF

Info

Publication number
KR920001815B1
KR920001815B1 KR1019890019309A KR890019309A KR920001815B1 KR 920001815 B1 KR920001815 B1 KR 920001815B1 KR 1019890019309 A KR1019890019309 A KR 1019890019309A KR 890019309 A KR890019309 A KR 890019309A KR 920001815 B1 KR920001815 B1 KR 920001815B1
Authority
KR
South Korea
Prior art keywords
interrupt
bus
signal
transmission
processors
Prior art date
Application number
KR1019890019309A
Other languages
English (en)
Other versions
KR910012958A (ko
Inventor
박병관
강경용
심원세
기안도
윤남석
윤용호
권오건
박승규
Original Assignee
재단법인 한국전자 통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자 통신연구소, 경상현 filed Critical 재단법인 한국전자 통신연구소
Priority to KR1019890019309A priority Critical patent/KR920001815B1/ko
Publication of KR910012958A publication Critical patent/KR910012958A/ko
Application granted granted Critical
Publication of KR920001815B1 publication Critical patent/KR920001815B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

내용 없음.

Description

인터럽트 버스의 동기방법
제1도는 본 발명의 구성을 나타내는 블럭도.
제2도는 본 발명의 동작을 나타내는 플루오챠트.
본 발명은 다중처리기 시스템에서 프로세서 간의 통신(Interprocessor Comm unication)을 지원하도록 한 인터럽트 버스의 동기(synchronous)방법에 관한 것이다.
종래의 단일 프로세서 시스템에서의 인터럽트 전송방법은 인터럽트의 종류나 인터럽트를 요청할 수 있는 모듈에 각각 신호를 배당하고, 중앙의 프로세서는 각 신호와 프로세서의 상태에 따라서 인터럽트(Interrupt)를 처리하도록 하였었다. 그러나 여러개의 프로세서가 메모리를 공유하고 있는 다중처리기 시스템에서는 인터럽트를 처리할 수 있는 프로세서가 다수 존재하게 되고, 인터럽트를 걸수 있는 모듈의 수도 증가하게 되므로 인터럽트를 전송할 경우 많은 신호가 필요하게 된다.
그러므로 다중처리기 시스템에서의 인터럽트 전송은 데이터 전송방법과 같이 어드레서를 이용하여 인터럽트 처리를 할 수 있는 프로세서들을 구별하고, 전송되는 데이터로 인터럽트의 종류를 나타내도록 하는 방법을 많이 이용하고 있다.
이에 따라 본 발명은 여러개의 프로세서가 여러개의 메모리를 공유하는 다중처리기 시스템에서 프로세서간의 통신을 지원하기 위한 인터럽트 버스의 동기방법을 제공하는 것을 그 목적으로 한다.
이를 위하여 본 발명은 데이터 버스와 같은 동기형으로 동작하도록 하고, 버스의 클럭과 동기될 수 있도록 버스 클럭의 배수를 취하도록 하여 시분할 방식(Time Multiplexing)으로 진행되고 있는 인터럽트의 처리가 원활히 수행되도록 한다. 본 발명은 첨부도면에 의거 상세히 기술하여 보면 다음과 같다.
제1도는 본 발명의 기능블럭을 나타낸 것으로, 여러개의 프로세서가 여러개의 메모리를 공유하고 있는 상태에서 두개의 프로세서가 하나의 쌍을 이루는 다중처리기 시스템에서, 프로세서(1),(2)로부터 인터럽트 요청을 받아 인터럽트 처리기(5),(6)로 인터럽트를 요청하는 인터럽트 요청기(Interrupt Requester)(4)와, 인터럽트 요청기 (4)에서 요청한 인터럽트와 프로세서(1),(2)가 속한 보드내에서 발생한 인터럽트를 인터럽트 버스(3)를 통하여 처리하면서 해당 프로세서(1),(2)로 알려주는 인터럽트 처리기(Interrupt Handler)(5),(6)와, 인터럽트 요청기(4)의 요구에 따라 중재과정을 수행하여 그 결과를 인터럽트 요청기(4)로 보내주거나 인터럽트 처리기(5),(6)의 사이에서 중재과정을 행하는 인터럽트 아비터(Interrupt Arbiter)(7)와, 인터럽트 버스 클럭신호 (IBCLK)를 생성하고 동기화되도록 하는 클럭 제너레이터(Clock Gernerator)(8)와, 인터럽트 버스 동기신호(IBSYNL)를 구동하거나 수신하는 인터럽트 버스 동기신호구동 및 수신기(9)와, 인터럽트 버스 클럭신호(IBCLK)와, 인터럽트 버스 동기신호(IBSYNC)가 전송되는 1비트씩의 신호선(6a),(6b)들로 구성한 것이다.
그러므로 클럭 제너레이터(8)에서는 프로세서(1),(2)가 포함된 보드(board)내에 하나만 존재하는 시스템 콘트롤러(도면에 도시않됨)에 의해 제어되면서 동기화를 위한 프로토콜(Protocol)에 필요한 인터럽트 버스 클럭신호(IBCLK)를 생성하여 높은 신뢰도를 갖는 인터럽트 버스 클럭신호(IBCLK)에 의해 인터럽트의 처리가 어드레스 신호 및 데이터 전송과 동기화를 이루면서 원활한 인터럽트 전송이 이루어지도록 한다.
그리고 인터럽트 요청기(4)는 인터럽트 아비터(7)의 중재를 받아서 두 인터럽트 처리기(5),(6)중 어느하나에 인터럽트를 보내고, 인터럽트 버스(3)를 사용하기 위한 허가를 받기 위해 인터럽트(7)를 통해 중개주기를 수행하며, 인터럽트 처리기 (5),(6)로부터 오는 응답을 받고 그에 대응한 동작을 수행하면서 전송중 에러가 발생했을 경우에는 재시도(Retry)를 수행한다.
또한 인터럽트 처리기(5),(6)는 인터럽트 요청기(4)로부터 오는 인터럽트를 받으면 그 결과를 인터럽트 요청기(4)로 응답하고, 프로세서(1),(2)로 인터럽트의 도착을 알려주는 것으로, 하나의 프로세서에 하나의 처리가가 존재하면서 해당 프로세서로 인터럽트 버스 요청기(4)의 상태를 보고하거나, 인터럽트를 저장하는 동시에 프로세서로 전달하는 것이다.
제2도는 본 발명의 동작을 나타낸 것으로, 프로세서(1),(2)중 하나로부터 인터럽트 요청기(4)로 인터럽트 전송요청이 있는가를 확인하여(단계 11), 인터럽트 전송요청이 없으면 처음으로 귀환하도록 하고, 인터럽트 전송요청이 있으면 신호선(6b)을 통하여 인터럽트 버스동기 신호(IBSYNC)가 ″참(TRUE)″인가를 확인한다(단계 12).
여기서 인터럽트 버스 동기신호(IBSYNC)는 인터럽트를 전송하고 있는 모듈에서 계속 ″참″으로 구동하고, 인터럽트 전송의 마지막 주기에서 인터럽트 버스 동기신호 (IBSYNC)를 ″거짓(false)″으로 구동하므로 인터럽트를 전송하고자 하는 모듈들은 이 신호가 ″참″이면 기다리고 있다가 ″거짓″이 되면 중재를 수행하게 된다.
따라서 인터럽트 버스 동기신호(IBSYNC)가 ″참″이면 귀환되면서 ″거짓″이 될때까지 기다려야 하고, ″거짓이면″ 인터럽트 처리기(5),(6)를 통하여 중재주기를 수행하면서 인터럽트 버스(3)의 사용요청을 하고(단계 13), 중재를 실패하여 사용허가를 받지 못하면 처음의 상태로 귀환하여 다시 시도를 하도록 하는 한편 중재에 성공하여 사용허가를 받으면 인터럽트 처리기(5),(6)중 하나를 이용하여 인터럽트 버스(3)에 인터럽트를 전송하도록 하고(단계 14), 동시에 ″인터럽트 버스 동기신호(IBSYNC)=참″을 인터럽트 버스 동기신호 구동 및 수신기(9)를 통하여 신호선(6b)에 구동하여 인터럽트 버스를 사용중임을 알려준다.
그리고 인터럽트의 전송이 완료되면(단계 16), ″인터럽트 동기신호(IBSYNC) =거짓을 신호선(6b)에 구동하면서(단계 17) 인터럽트의 전송을 완료하는 것이다.
이상에서 설명한 바와 같이 본 발명은 다중처리기 시스템에서 클럭 제너레이터 (8)에서 생성되는 인터럽트 버스 클럭신호(IBCLK)와 동기되는 인터럽트 버스 동기신호(IBSYNC)를 인터럽트 버스 동기신호 구동 및 수신기(9)를 통하여 ″참″ 또는 ″거짓″으로 신호선(6b)에 구동함으로써 인터럽트 버스(3)를 사용하고 있는 상태 또는 사용하지 않는 상태를 알려주도록 하여 인터럽트 전송을 위한 불필요한 확인절차를 생략하면서 원활한 인터럽트 전송이 수행되도록 한 것임을 알 수 있다.

Claims (1)

  1. 다중처리기 시스템에서, 프로세서(1),(2)중 하나로부터 인터럽트 요청기(4)로 인터럽트 전송요청이 있는가를 확인하는 단계 11과, 인터럽트 전송요청이 없으면 처음으로 귀환시키고 인터럽트 전송요청이 있으면 신호선(6b)을 통하여 수신되는 인터럽트 버스동기 신호(IBSYNC)가 참인가를 확인하는 단계 12와, 인터럽트 버스 동기신호가 참이면 귀환되면서 거짓이 될때까지 기다려야하고, 거짓이면 인터럽트 처리기(5),(6)를 통하여 중재주기를 수행하면서 인터럽트 버스(3)의 사용요청을 하는 단계 13과, 중재를 실패하여 사용허가를 받지 못하면 처음의 상태로 귀환하여 다시 시도하도록하고, 중재에 성공하여 사용허가를 받으면 인터럽트 처리기(5),(6)중 하나를 이용하여 인터럽트 버스(3)에 인터럽트를 전송하도록 하는 단계 14와, 이와 동시에 인터럽트 버스 동기신호(IBSYNC)=참을 인터럽트 버스 동기신호 구동 및 수신기(9)를 통하여 신호선 (6b)에 구동하여 인터럽트 버스를 사용중임을 알려주는 단계 15와, 그리고 인터럽트의 전송이 완료인가 아닌가를 확인하는 단계 16과, 인터럽트 전송이 완료되면 인터럽트 동기신호(IBSYNC)=거짓을 신호선(6b)에 구동하면서 인터럽트의 전송을 완료하는 단계 17로 수행시키도록 함을 특징으로 하는 인터럽트 버스의 동기방법.
KR1019890019309A 1989-12-22 1989-12-22 인터럽트 버스의 동기방법 KR920001815B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019309A KR920001815B1 (ko) 1989-12-22 1989-12-22 인터럽트 버스의 동기방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019309A KR920001815B1 (ko) 1989-12-22 1989-12-22 인터럽트 버스의 동기방법

Publications (2)

Publication Number Publication Date
KR910012958A KR910012958A (ko) 1991-08-08
KR920001815B1 true KR920001815B1 (ko) 1992-03-03

Family

ID=19293464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019309A KR920001815B1 (ko) 1989-12-22 1989-12-22 인터럽트 버스의 동기방법

Country Status (1)

Country Link
KR (1) KR920001815B1 (ko)

Also Published As

Publication number Publication date
KR910012958A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US4969120A (en) Data processing system for time shared access to a time slotted bus
CA1179069A (en) Data transmission apparatus for a multiprocessor system
US4744023A (en) Processor access control arrangement in a multiprocessor system
US4320452A (en) Digital bus and control circuitry for data routing and transmission
JP2561759B2 (ja) マルチプロセッサシステムおよびそのメッセージ送受信制御装置
EP0329776A1 (en) Method and apparatus for interconnecting busses in a multibus computer system
JPH10177545A (ja) バス通信システム及びバス調停方法並びにデータ転送方法
US5321818A (en) System for arbitrating for access on VME bus structures
WO1988008577A2 (en) Node for servicing interrupt request messages on a pended bus
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
US6675245B1 (en) Apparatus and method for providing round-robin arbitration
CA1213374A (en) Message oriented interrupt mechanism for multiprocessor systems
US7130946B2 (en) Configuration and method having a first device and a second device connected to the first device through a cross bar
KR920001815B1 (ko) 인터럽트 버스의 동기방법
US5377334A (en) Fast asynchronous resource master-slave combination
US4969089A (en) Method of operating a computer system and a multiprocessor system employing such method
US5446847A (en) Programmable system bus priority network
JPS6217779B2 (ko)
CA1178685A (en) Data transmitting link
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
US5398233A (en) Method of resetting coupled modules and system using the method
EP0180299A2 (en) Error detection system for a data processing apparatus
JPS63155249A (ja) 装置間通信方式
KR970009750B1 (ko) 하이파이 버스 인터럽트 요청기의 상태 제어방법
KR920000480B1 (ko) 인터럽트 버스의 중재 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020228

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee