JPH10177545A - バス通信システム及びバス調停方法並びにデータ転送方法 - Google Patents
バス通信システム及びバス調停方法並びにデータ転送方法Info
- Publication number
- JPH10177545A JPH10177545A JP9284065A JP28406597A JPH10177545A JP H10177545 A JPH10177545 A JP H10177545A JP 9284065 A JP9284065 A JP 9284065A JP 28406597 A JP28406597 A JP 28406597A JP H10177545 A JPH10177545 A JP H10177545A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- identification code
- communication system
- transaction
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 共用バス、バス調停器フラグを付したバス使
用要求の待機時間を減少させ、かつ、フラグを付した送
出先判読要求の複雑化を避ける。 【解決手段】 バスマスタに共用バス３９０でのバス使
用承認と同時に、バススレーブを選択するためにバス調
停器３１０とバス装置３２０〜３４０との間に装置選択
ラインを設定し、バス装置３２０〜３４０はバス使用要
求端子がアクティブ状態でバス調停器３１０に所望のバ
ススレーブに対応する受信アドレスＩＤ値を送出して共
用バス３９０でのバス使用を要求する。バス調停器３１
０はバス使用を要求する装置のバス使用承認入力端子に
接続されたバス使用承認出力端子をアクティブ状態に設
定する。バス調停器３１０は所望するバススレーブの装
置選択入力端子に接続された装置選択出力端子をアクテ
ィブ状態に設定してデータ転送を行う。この場合、トラ
ンザクションＩＤバスを使用して送出先判読要求を簡素
化する。
用要求の待機時間を減少させ、かつ、フラグを付した送
出先判読要求の複雑化を避ける。 【解決手段】 バスマスタに共用バス３９０でのバス使
用承認と同時に、バススレーブを選択するためにバス調
停器３１０とバス装置３２０〜３４０との間に装置選択
ラインを設定し、バス装置３２０〜３４０はバス使用要
求端子がアクティブ状態でバス調停器３１０に所望のバ
ススレーブに対応する受信アドレスＩＤ値を送出して共
用バス３９０でのバス使用を要求する。バス調停器３１
０はバス使用を要求する装置のバス使用承認入力端子に
接続されたバス使用承認出力端子をアクティブ状態に設
定する。バス調停器３１０は所望するバススレーブの装
置選択入力端子に接続された装置選択出力端子をアクテ
ィブ状態に設定してデータ転送を行う。この場合、トラ
ンザクションＩＤバスを使用して送出先判読要求を簡素
化する。
Description
【０００１】
【発明の属する技術分野】本発明はバス通信システム及
びバス調停方法並びにデータ転送方法に関し、特に、共
用バスにおける待機時間及びフラグを付したバス使用要
求及びバス調停器の待機時間の減少、並びに、フラグを
付した転送判読要求の複雑化を避けるバス通信システム
及びバス調停方法並びにデータ転送方法に関する。
びバス調停方法並びにデータ転送方法に関し、特に、共
用バスにおける待機時間及びフラグを付したバス使用要
求及びバス調停器の待機時間の減少、並びに、フラグを
付した転送判読要求の複雑化を避けるバス通信システム
及びバス調停方法並びにデータ転送方法に関する。
【０００２】
【従来の技術】従来、バスは電子システムにおける多様
な装置間のデータ転送路として用いられている。例え
ば、コンピュータシステムにおいて、中央処理装置（Ｃ
ＰＵ）はメモリバスを通じて主メモリとデータ転送を行
っている。かつ、周辺装置がメモリバスに接続され、ま
た、入出力（Ｉ／Ｏ）バスを通じて中央処理装置に接続
されている。このようなバスは主に二つのバス装置間バ
ス(Point-to-Point Bus)と共用バス(Shared Bus)の二つ
に区分けされる。
な装置間のデータ転送路として用いられている。例え
ば、コンピュータシステムにおいて、中央処理装置（Ｃ
ＰＵ）はメモリバスを通じて主メモリとデータ転送を行
っている。かつ、周辺装置がメモリバスに接続され、ま
た、入出力（Ｉ／Ｏ）バスを通じて中央処理装置に接続
されている。このようなバスは主に二つのバス装置間バ
ス(Point-to-Point Bus)と共用バス(Shared Bus)の二つ
に区分けされる。
【０００３】すなわち、二つのバス装置間のデータ転送
を行うバス又は二つ以上のバス装置間のデータ転送を行
う共用バスの使用によって、そのデータ転送を行う。例
えば、通常は、四つのバス装置はそれぞれとのデータ転
送のための六つのバスを必要とするが、これらの四つの
バス装置を共用バスによって接続してデータ転送を行う
と、一つの共用バスのみでデータ転送が可能になる。
を行うバス又は二つ以上のバス装置間のデータ転送を行
う共用バスの使用によって、そのデータ転送を行う。例
えば、通常は、四つのバス装置はそれぞれとのデータ転
送のための六つのバスを必要とするが、これらの四つの
バス装置を共用バスによって接続してデータ転送を行う
と、一つの共用バスのみでデータ転送が可能になる。
【０００４】二つのバス装置間のバスは、より短い待機
時間及び最小限でのバス使用調停処理が行われる利点に
よって、多重化かつ同時にデータ転送が出来る。この場
合、二つのバス装置間の多数のバスは、多数のチップ又
はボードの専有領域を必要とする。一つの共用バスを多
重化装置を用いてデータ転送処理を行う場合、そのチッ
プ又はボード専有領域が小さくなる利点がある。共用バ
スを用いるシステムではバス装置が効率的にデータ転送
を行うようにバス使用の調停を行う必要があり、この
際、装置識別コード（ＩＤ）をバス装置を通じてやり取
りする。
時間及び最小限でのバス使用調停処理が行われる利点に
よって、多重化かつ同時にデータ転送が出来る。この場
合、二つのバス装置間の多数のバスは、多数のチップ又
はボードの専有領域を必要とする。一つの共用バスを多
重化装置を用いてデータ転送処理を行う場合、そのチッ
プ又はボード専有領域が小さくなる利点がある。共用バ
スを用いるシステムではバス装置が効率的にデータ転送
を行うようにバス使用の調停を行う必要があり、この
際、装置識別コード（ＩＤ）をバス装置を通じてやり取
りする。
【０００５】近時の電子システムの複雑化に伴ってデー
タバスでのデータ転送量が増加している。この多大なデ
ータ転送を行うデータバスは、チップ又はボード専有領
域が大きい。したがって、共用バスは主に装置規模が大
きい複合電子システムに用いられる。
タバスでのデータ転送量が増加している。この多大なデ
ータ転送を行うデータバスは、チップ又はボード専有領
域が大きい。したがって、共用バスは主に装置規模が大
きい複合電子システムに用いられる。
【０００６】図７は従来の共用バスシステムのブロック
図である。この共用バスシステム１００は、バス装置１
２０，１３０，１４０（以下、１２０〜１４０と記載す
る）がアドレスバス１５０、データバス１６０及び制御
バス１７０で構成される共用バス１９０によって相互接
続されている。ある共用バスシステムでは、アドレス値
及びデータ値が、一つの複合アドレス／データバスを多
重化して転送される。バス装置１２０〜１４０はバス使
用要求出力端子Ｒ、バス使用承認入力端子Ｇ、アドレス
端子ＡＤＤＲ、データ端子ＤＡＴＡ及び制御端子ＣＴＲ
Ｌを有している。バス使用要求出力端子Ｒとバス使用承
認入力端子Ｇとがバス調停器１１０に接続されている。
なお、バス装置１２０が共用バス１９０を使用する場合
は、バス装置１２０のバス使用要求出力端子Ｒがアクテ
ィブ状態（要求活動状態）に設定される。
図である。この共用バスシステム１００は、バス装置１
２０，１３０，１４０（以下、１２０〜１４０と記載す
る）がアドレスバス１５０、データバス１６０及び制御
バス１７０で構成される共用バス１９０によって相互接
続されている。ある共用バスシステムでは、アドレス値
及びデータ値が、一つの複合アドレス／データバスを多
重化して転送される。バス装置１２０〜１４０はバス使
用要求出力端子Ｒ、バス使用承認入力端子Ｇ、アドレス
端子ＡＤＤＲ、データ端子ＤＡＴＡ及び制御端子ＣＴＲ
Ｌを有している。バス使用要求出力端子Ｒとバス使用承
認入力端子Ｇとがバス調停器１１０に接続されている。
なお、バス装置１２０が共用バス１９０を使用する場合
は、バス装置１２０のバス使用要求出力端子Ｒがアクテ
ィブ状態（要求活動状態）に設定される。
【０００７】図７に示す構成及び以降の図８に示すタイ
ミング図において、信号、特に、バス使用要求信号、バ
ス使用承認信号及び選択信号は、アクティブ状態の際に
ハイレベルに設定され、非活動状態の際にローレベルに
設定される。なお、ハイレベルは非活動状態の際に設定
される場合もある。
ミング図において、信号、特に、バス使用要求信号、バ
ス使用承認信号及び選択信号は、アクティブ状態の際に
ハイレベルに設定され、非活動状態の際にローレベルに
設定される。なお、ハイレベルは非活動状態の際に設定
される場合もある。
【０００８】バス調停器１１０はバス使用要求入力端子
のバス使用要求信号を監視する。バス調停器１１０はバ
ス装置１２０〜１４０に対するバス使用要求入力端子が
設けられている。このバス使用要求入力端子にはＲ＿ｘ
符号が付される。なお、このｘはバス装置１２０〜１４
０に対応する数字である。
のバス使用要求信号を監視する。バス調停器１１０はバ
ス装置１２０〜１４０に対するバス使用要求入力端子が
設けられている。このバス使用要求入力端子にはＲ＿ｘ
符号が付される。なお、このｘはバス装置１２０〜１４
０に対応する数字である。
【０００９】共用バス１９０が使用されていない場合、
バス調停器１１０はバス装置１２０のバス使用承認入力
端子Ｇに接続されたバス使用承認出力端子をバス使用承
認を示すアクティブ状態に設定する。二つの装置が同時
にバス使用要求を行った場合、バス調停器１１０は、い
ずれのバス装置１２０〜１４０にバス使用権（承認）を
与えるかを決めるために優先順位を決定する。すなわ
ち、バス装置１２０〜１４０に対して要求ラインと承認
ラインを別個に設定する調停が行われる。この調停はデ
ージーチェーンとポーリング(daisy chaining and poll
ing)処理である。
バス調停器１１０はバス装置１２０のバス使用承認入力
端子Ｇに接続されたバス使用承認出力端子をバス使用承
認を示すアクティブ状態に設定する。二つの装置が同時
にバス使用要求を行った場合、バス調停器１１０は、い
ずれのバス装置１２０〜１４０にバス使用権（承認）を
与えるかを決めるために優先順位を決定する。すなわ
ち、バス装置１２０〜１４０に対して要求ラインと承認
ラインを別個に設定する調停が行われる。この調停はデ
ージーチェーンとポーリング(daisy chaining and poll
ing)処理である。
【００１０】バス使用が承認されたバス装置（１２０〜
１４０のいずれか）はバスマスタとなり、このバスマス
タは他のバス装置（１２０〜１４０のいずれか）との間
でのデータ転送を行い、他のバス装置（１２０〜１４０
のいずれか）がバススレーブとなる。バス装置（１２０
〜１４０のいずれか）はマスタとスレーブのいずれか一
方で動作し、バス装置１２０がバス使用の承認を受けた
場合、このバス装置１２０はバスマスタになる。
１４０のいずれか）はバスマスタとなり、このバスマス
タは他のバス装置（１２０〜１４０のいずれか）との間
でのデータ転送を行い、他のバス装置（１２０〜１４０
のいずれか）がバススレーブとなる。バス装置（１２０
〜１４０のいずれか）はマスタとスレーブのいずれか一
方で動作し、バス装置１２０がバス使用の承認を受けた
場合、このバス装置１２０はバスマスタになる。
【００１１】その後、バス装置１２０はアドレス端子Ａ
ＤＤＲ及び制御端子ＣＴＲＬ、及び、アレスバス１５０
及び制御バス１７０を通じてデータ転送を行う。すなわ
ち、バス装置１２０はアドレス端子ＡＤＤＲ及びアドレ
スバス１５０を通じてアドレスを転送し、また、制御端
子ＣＴＲＬ及び制御バス１７０を通じて制御信号を転送
する。制御バス１７０では、例えば、データ転送におけ
るデータ量及び転送方向、すなわち、送出又は取り込み
（以下、判読と記載する）を示す制御信号が転送され
る。
ＤＤＲ及び制御端子ＣＴＲＬ、及び、アレスバス１５０
及び制御バス１７０を通じてデータ転送を行う。すなわ
ち、バス装置１２０はアドレス端子ＡＤＤＲ及びアドレ
スバス１５０を通じてアドレスを転送し、また、制御端
子ＣＴＲＬ及び制御バス１７０を通じて制御信号を転送
する。制御バス１７０では、例えば、データ転送におけ
るデータ量及び転送方向、すなわち、送出又は取り込み
（以下、判読と記載する）を示す制御信号が転送され
る。
【００１２】特に、バス装置１２０〜１４０は、この制
御下にあるデータに関するアドレス範囲が付与される。
したがって、バスマスタが要求するバススレーブの装置
アドレスをアドレスバス１５０に転送する際に、バス装
置１２０〜１４０はバスマスタによって転送される装置
アドレスが整合するか否かを決定するためにアドレスバ
ス１５０の装置アドレスを監視し、かつ、判読する必要
がある。バスマスタによって転送される装置アドレスと
整合する装置アドレスとを有するバス装置（１２０〜１
４０のいずれか）がバススレーブになる。例えば、現在
バスマスタであるバス装置１２０がバス装置１４０から
のデータを判読する際には、バス装置１２０がアドレス
バス１５０にバス装置１４０の装置アドレスを送出す
る。
御下にあるデータに関するアドレス範囲が付与される。
したがって、バスマスタが要求するバススレーブの装置
アドレスをアドレスバス１５０に転送する際に、バス装
置１２０〜１４０はバスマスタによって転送される装置
アドレスが整合するか否かを決定するためにアドレスバ
ス１５０の装置アドレスを監視し、かつ、判読する必要
がある。バスマスタによって転送される装置アドレスと
整合する装置アドレスとを有するバス装置（１２０〜１
４０のいずれか）がバススレーブになる。例えば、現在
バスマスタであるバス装置１２０がバス装置１４０から
のデータを判読する際には、バス装置１２０がアドレス
バス１５０にバス装置１４０の装置アドレスを送出す
る。
【００１３】したがって、他のバス装置（１３０，１４
０の一方）は、バス装置１２０によって送出された装置
アドレスがバス装置（１３０，１４０の一方のいずれ
か）のアドレスと整合するか否かを決定するためにアド
レスを判読する。この場合、バス装置（１３０，１４０
の一方のいずれか）がアドレスを判読するための時間を
共用バス１９０の待機時間に付加する。
０の一方）は、バス装置１２０によって送出された装置
アドレスがバス装置（１３０，１４０の一方のいずれ
か）のアドレスと整合するか否かを決定するためにアド
レスを判読する。この場合、バス装置（１３０，１４０
の一方のいずれか）がアドレスを判読するための時間を
共用バス１９０の待機時間に付加する。
【００１４】図８はバスマスタからバススレーブにデー
タ転送を行う同期共用バスにおける調停処理状態を示す
タイミング図である。バス使用を要求したバス装置（１
２０〜１４０のいずれか）はクロック信号ＣＬＫの最初
の立ち上がりエッジ２１０で、バス調停器１１０にバス
使用要求信号ＲＥＱＵＥＳＴを送出するバス使用要求出
力端子Ｒをアクティブ状態に設定する。これ以後の立ち
上がりエッジ２０２で、バス調停器１１０がバス使用承
認信号ＧＲＡＮＴを送出するために、バス使用を要求す
るバス装置（１２０〜１４０のいずれか）のバス使用承
認入力端子Ｇに接続されたバス使用承認出力端子をバス
使用承認のアクティブ状態に設定して共用バス１９０で
のバス使用を承認する。このバス使用を要求するバス装
置（１２０〜１４０のいずれか）がアクティブ状態を受
け取る際に、バス使用を要求するバス装置（１２０〜１
４０のいずれか）がバスマスタになる。
タ転送を行う同期共用バスにおける調停処理状態を示す
タイミング図である。バス使用を要求したバス装置（１
２０〜１４０のいずれか）はクロック信号ＣＬＫの最初
の立ち上がりエッジ２１０で、バス調停器１１０にバス
使用要求信号ＲＥＱＵＥＳＴを送出するバス使用要求出
力端子Ｒをアクティブ状態に設定する。これ以後の立ち
上がりエッジ２０２で、バス調停器１１０がバス使用承
認信号ＧＲＡＮＴを送出するために、バス使用を要求す
るバス装置（１２０〜１４０のいずれか）のバス使用承
認入力端子Ｇに接続されたバス使用承認出力端子をバス
使用承認のアクティブ状態に設定して共用バス１９０で
のバス使用を承認する。このバス使用を要求するバス装
置（１２０〜１４０のいずれか）がアクティブ状態を受
け取る際に、バス使用を要求するバス装置（１２０〜１
４０のいずれか）がバスマスタになる。
【００１５】立ち上がりエッジ２０３で、バスマスタが
アドレスバス１５０を通じてバスアドレス値２３１をバ
ススレーブとの間で転送する。非バスマスタのバス装置
はバス装置（１２０〜１４０のいずれか）がバス使用を
要求するバススレーブがいずれであるかを決定するため
にアドレス値２３１を判読する。
アドレスバス１５０を通じてバスアドレス値２３１をバ
ススレーブとの間で転送する。非バスマスタのバス装置
はバス装置（１２０〜１４０のいずれか）がバス使用を
要求するバススレーブがいずれであるかを決定するため
にアドレス値２３１を判読する。
【００１６】クロック信号ＣＬＫの立ち上がりエッジ２
０４で、バスマスタはアドレスバス１５０のアドレス値
２３２を送出し、かつ、データバス１６０のデータ値２
４１を送出する。したがって、バススレーブの選択時に
は、データが同期共用バスシステムからのデータ転送を
行う前に１クロックサイクルの遅延が発生する。
０４で、バスマスタはアドレスバス１５０のアドレス値
２３２を送出し、かつ、データバス１６０のデータ値２
４１を送出する。したがって、バススレーブの選択時に
は、データが同期共用バスシステムからのデータ転送を
行う前に１クロックサイクルの遅延が発生する。
【００１７】判読転送は図８に示した転送に対して同様
のタイミングで処理される。この場合、データはクロッ
ク信号ＣＬＫの立ち上がりエッジ２０４でのバススレー
ブによって転送される。共用バス１９０が以降で説明す
るように送出先判読要求(Posted Read Request) のため
に用いられる場合、このタイミングはデータがクロック
信号ＣＬＫの立ち上がりエッジ２０４で処理されないこ
とを除いては図８に示すタイミングと同一となる。
のタイミングで処理される。この場合、データはクロッ
ク信号ＣＬＫの立ち上がりエッジ２０４でのバススレー
ブによって転送される。共用バス１９０が以降で説明す
るように送出先判読要求(Posted Read Request) のため
に用いられる場合、このタイミングはデータがクロック
信号ＣＬＫの立ち上がりエッジ２０４で処理されないこ
とを除いては図８に示すタイミングと同一となる。
【００１８】これに代えて、後の時間でバススレーブが
送出先判読要求に応答するためのバス使用を要求する。
したがって、バススレーブ選択の待機時間は送出先判読
要求に対して必要な全体時間の１／３となり、共用バス
１９０では、例えば、バス装置１２０〜１４０のバッフ
ァとしてデータＦＩＦＯメモリを使用する場合、ＦＩＦ
Ｏメモリがデータを記憶した状態又は記憶していない状
態ではバススレーブがデータをやり取りする状態か否か
を示すために用いられる。他のバスシステムでは装置準
備信号を制御バス１７０へ送出している。
送出先判読要求に応答するためのバス使用を要求する。
したがって、バススレーブ選択の待機時間は送出先判読
要求に対して必要な全体時間の１／３となり、共用バス
１９０では、例えば、バス装置１２０〜１４０のバッフ
ァとしてデータＦＩＦＯメモリを使用する場合、ＦＩＦ
Ｏメモリがデータを記憶した状態又は記憶していない状
態ではバススレーブがデータをやり取りする状態か否か
を示すために用いられる。他のバスシステムでは装置準
備信号を制御バス１７０へ送出している。
【００１９】共用バス１９０の使用に伴う他の問題点
は、一つのバスマスタのみが同時に共用バス１９０を使
用するということである。したがって、バスマスタがバ
ススレーブからのデータを受け取る待機状態では、他の
バス装置（１２０〜１４０のいずれか）は、共用バス１
９０を使用することが出来ない。このようなバス使用権
（承認）の勝ち取り問題を解決するための一つの方法
は、送出先判読要求を使用することである。送出先判読
要求において、バスマスタは判読要求をスレーブへ送出
した後に共用バス１９０の使用を放棄する。バススレー
ブが判読要求に応じる準備が終了した際に、バススレー
ブは最初バスマスタへデータを送出するために共用バス
１９０に対するバス使用の要求を行う。
は、一つのバスマスタのみが同時に共用バス１９０を使
用するということである。したがって、バスマスタがバ
ススレーブからのデータを受け取る待機状態では、他の
バス装置（１２０〜１４０のいずれか）は、共用バス１
９０を使用することが出来ない。このようなバス使用権
（承認）の勝ち取り問題を解決するための一つの方法
は、送出先判読要求を使用することである。送出先判読
要求において、バスマスタは判読要求をスレーブへ送出
した後に共用バス１９０の使用を放棄する。バススレー
ブが判読要求に応じる準備が終了した際に、バススレー
ブは最初バスマスタへデータを送出するために共用バス
１９０に対するバス使用の要求を行う。
【００２０】バススレーブが前記の判読要求に応じる際
に、最初にバスマスタはどの送出先判読要求に応答して
いるかを決定する。タギングでは明確な送出先判読要求
のそれぞれを表示することが出来る。応答タギング及び
ＩＤに対する回路構成は複雑になるおそれがあるととも
に、共用バスでの待機時間が付加される。
に、最初にバスマスタはどの送出先判読要求に応答して
いるかを決定する。タギングでは明確な送出先判読要求
のそれぞれを表示することが出来る。応答タギング及び
ＩＤに対する回路構成は複雑になるおそれがあるととも
に、共用バスでの待機時間が付加される。
【００２１】したがって、共用バス構造の待機時間を減
少する方法及び回路が必要になる。特に、この方法及び
回路は所望のバススレーブを決定する際に生じる時間遅
延の発生を阻止すべきであり、バス装置がどの送出先判
読要求に応じるかを決定できるように送出先判読要求に
フラグを付加することによって、その複雑化を避けるべ
きである。更に、回路構成では、その基板コストを低減
し、かつ、多大なチップ領域を専有しないようにする必
要がある。
少する方法及び回路が必要になる。特に、この方法及び
回路は所望のバススレーブを決定する際に生じる時間遅
延の発生を阻止すべきであり、バス装置がどの送出先判
読要求に応じるかを決定できるように送出先判読要求に
フラグを付加することによって、その複雑化を避けるべ
きである。更に、回路構成では、その基板コストを低減
し、かつ、多大なチップ領域を専有しないようにする必
要がある。
【００２２】
【発明が解決しようとする課題】このように上記従来例
では、共用バスにおける待機時間、また、フラグを付し
た要求を減少できず、また、バス調停器の待機時間及び
フラグを付した送出先判読要求の複雑化を効果的に避け
ることができない欠点がある。
では、共用バスにおける待機時間、また、フラグを付し
た要求を減少できず、また、バス調停器の待機時間及び
フラグを付した送出先判読要求の複雑化を効果的に避け
ることができない欠点がある。
【００２３】本発明は、このような従来の技術における
課題を解決するものであり、共用バスにおける待機時間
及びフラグを付したバス使用要求が減少するバス通信シ
ステム及びバス調停方法並びにデータ転送方法の提供を
目的としている。また、本発明では、バス調停器の待機
時間が減少するバス通信システム及びバス調停方法並び
にデータ転送方法の提供を目的としている。更に、本発
明は、フラグを付した送出先判読要求処理の複雑化を避
けることが出来るバス通信システム及びバス調停方法並
びにデータ転送方法の提供を目的としている。
課題を解決するものであり、共用バスにおける待機時間
及びフラグを付したバス使用要求が減少するバス通信シ
ステム及びバス調停方法並びにデータ転送方法の提供を
目的としている。また、本発明では、バス調停器の待機
時間が減少するバス通信システム及びバス調停方法並び
にデータ転送方法の提供を目的としている。更に、本発
明は、フラグを付した送出先判読要求処理の複雑化を避
けることが出来るバス通信システム及びバス調停方法並
びにデータ転送方法の提供を目的としている。
【００２４】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するために、本発明のバス通信システムはバ
ス調停器、第１バス装置、第２バス装置、及び、第１バ
ス装置を第２バス装置に接続する共用バスを備えてい
る。バス調停器は第１バス装置の第１装置選択入力端子
に接続された第１装置選択出力端子と、第２バス装置の
第２装置選択入力端子に接続された第２装置選択出力端
子とを有している。また、バス調停器は複数の第１受信
アドレスＩＤ入力端子及び複数の第２受信アドレスＩＤ
入力端子を備えている。各バス装置はバス調停器の複数
の受信アドレスＩＤ入力端子に接続された複数の受信ア
ドレスＩＤ出力端子を有している。そして、各バス装置
はバス調停器のバス使用要求入力端子に接続されたバス
使用要求出力端子と、バス調停器のバス使用承認出力端
子に接続されたバス使用承認入力端子とを有している。
目的を達成するために、本発明のバス通信システムはバ
ス調停器、第１バス装置、第２バス装置、及び、第１バ
ス装置を第２バス装置に接続する共用バスを備えてい
る。バス調停器は第１バス装置の第１装置選択入力端子
に接続された第１装置選択出力端子と、第２バス装置の
第２装置選択入力端子に接続された第２装置選択出力端
子とを有している。また、バス調停器は複数の第１受信
アドレスＩＤ入力端子及び複数の第２受信アドレスＩＤ
入力端子を備えている。各バス装置はバス調停器の複数
の受信アドレスＩＤ入力端子に接続された複数の受信ア
ドレスＩＤ出力端子を有している。そして、各バス装置
はバス調停器のバス使用要求入力端子に接続されたバス
使用要求出力端子と、バス調停器のバス使用承認出力端
子に接続されたバス使用承認入力端子とを有している。
【００２５】したがって、共用バスを使用する各バス装
置に対して、バス調停器は一つずつのバス使用要求入力
端子、バス使用承認出力端子及び装置選択入力端子、並
びに、複数の受信アドレスＩＤ入力端子を備えている。
置に対して、バス調停器は一つずつのバス使用要求入力
端子、バス使用承認出力端子及び装置選択入力端子、並
びに、複数の受信アドレスＩＤ入力端子を備えている。
【００２６】第１バス装置が第２バス装置との通信時に
共用バスに対するバス使用の要求を行う場合、第１バス
装置がバス使用要求端子をアクティブ状態（要求活動状
態）に設定し、第２バス装置に対応する受信アドレスＩ
Ｄ値を第１バス装置の受信アドレスＩＤ出力端子へ転送
する。共用バスが使用されていない場合、バス調停器は
第１バス装置に接続されたバス使用承認出力端子をアク
ティブ状態（承認活動状態）に設定し、第２バス装置に
接続された装置選択出力端子をアクティブ状態（選択活
動状態）に設定して転送することによって、第１バス装
置へ共用バスの使用を承認する。この結果、第１バス装
置がバスマスタになり、第２バス装置はバススレーブに
なる。バススレーブはバスマスタと同時に動作を開始す
る。この結果、バスマスタはバススレーブを開始する際
の時間が不要になる。このように同期共用バスシステム
では少なくとも待機時間の１クロック周期時間を削減で
きるようになる。
共用バスに対するバス使用の要求を行う場合、第１バス
装置がバス使用要求端子をアクティブ状態（要求活動状
態）に設定し、第２バス装置に対応する受信アドレスＩ
Ｄ値を第１バス装置の受信アドレスＩＤ出力端子へ転送
する。共用バスが使用されていない場合、バス調停器は
第１バス装置に接続されたバス使用承認出力端子をアク
ティブ状態（承認活動状態）に設定し、第２バス装置に
接続された装置選択出力端子をアクティブ状態（選択活
動状態）に設定して転送することによって、第１バス装
置へ共用バスの使用を承認する。この結果、第１バス装
置がバスマスタになり、第２バス装置はバススレーブに
なる。バススレーブはバスマスタと同時に動作を開始す
る。この結果、バスマスタはバススレーブを開始する際
の時間が不要になる。このように同期共用バスシステム
では少なくとも待機時間の１クロック周期時間を削減で
きるようになる。
【００２７】また、ここでは共用バスによって第２バス
装置に接続される第１バス装置を有する特定の共用バス
システムとともに、トランザクションＩＤバスを使用す
る。この場合、送出先判読要求をタギングする際の複雑
性を避けることが出来るようになる。また、トランザク
ションＩＤバスは第１バス装置及び第２バス装置に接続
される。バスマスタになるバス装置は各送出先判読要求
に対してトランザクションＩＤバスに特定のトランザク
ションＩＤ値を送出する。バススレーブに設定されるバ
ス装置はトランザクションＩＤ値をラッチし、バススレ
ーブが送出先判読要求に応答する際にトランザクション
ＩＤバスに同一のトランザクションＩＤ値を転送する。
装置に接続される第１バス装置を有する特定の共用バス
システムとともに、トランザクションＩＤバスを使用す
る。この場合、送出先判読要求をタギングする際の複雑
性を避けることが出来るようになる。また、トランザク
ションＩＤバスは第１バス装置及び第２バス装置に接続
される。バスマスタになるバス装置は各送出先判読要求
に対してトランザクションＩＤバスに特定のトランザク
ションＩＤ値を送出する。バススレーブに設定されるバ
ス装置はトランザクションＩＤ値をラッチし、バススレ
ーブが送出先判読要求に応答する際にトランザクション
ＩＤバスに同一のトランザクションＩＤ値を転送する。
【００２８】このときのバスマスタが、いずれの送出先
判読要求が終了しているかを決定するためにトランザク
ションＩＤ値を判読する。バスマスタはトランザクショ
ンＩＤ値を生成するために各送出先判読要求とともに増
加するカウンタを備えている。バススレーブはトランザ
クションＩＤ値を格納するラッチ回路又はＦＩＦＯメモ
リを備えている。本発明の他の例では、トランザクショ
ンＩＤが要求者ＩＤ及び要求トランザクションＩＤに区
分けされている。バススレーブはいずれのバス装置が最
初の送出先判読要求を送出したかを決定するために要求
者ＩＤを判読する。
判読要求が終了しているかを決定するためにトランザク
ションＩＤ値を判読する。バスマスタはトランザクショ
ンＩＤ値を生成するために各送出先判読要求とともに増
加するカウンタを備えている。バススレーブはトランザ
クションＩＤ値を格納するラッチ回路又はＦＩＦＯメモ
リを備えている。本発明の他の例では、トランザクショ
ンＩＤが要求者ＩＤ及び要求トランザクションＩＤに区
分けされている。バススレーブはいずれのバス装置が最
初の送出先判読要求を送出したかを決定するために要求
者ＩＤを判読する。
【００２９】
【発明の実施の形態】次に、本発明のバス通信システム
及びバス調停方法並びにデータ転送方法の好適な実施の
形態を添付図面を参照して詳細に説明する。図１は本発
明の実施形態による共用バスシステムの構成を示すブロ
ック図である。この例の共用バスシステム３００は、例
えば、一つの集積回路で構成され、一つのプリント回路
基板又は複合プリント回路基板に実装して構成される。
共用バスシステム３００はバス装置３２０，３３０，３
４０を有し、かつ、これらが共用バス３９０を共有して
接続されている。
及びバス調停方法並びにデータ転送方法の好適な実施の
形態を添付図面を参照して詳細に説明する。図１は本発
明の実施形態による共用バスシステムの構成を示すブロ
ック図である。この例の共用バスシステム３００は、例
えば、一つの集積回路で構成され、一つのプリント回路
基板又は複合プリント回路基板に実装して構成される。
共用バスシステム３００はバス装置３２０，３３０，３
４０を有し、かつ、これらが共用バス３９０を共有して
接続されている。
【００３０】共用バス３９０はアドレスバス３５０、デ
ータバス３６０及び制御バス３７０を備えている。ま
た、共用バスシステム３００はトランザクションＩＤバ
ス３９５を有している。トランザクションＩＤバス３９
５は以降で説明するトランザクションＩＤを用いない場
合は不要である。他の実施形態におけるアドレス及びデ
ータ信号が多重化して一つのアドレス／データバスで転
送される。
ータバス３６０及び制御バス３７０を備えている。ま
た、共用バスシステム３００はトランザクションＩＤバ
ス３９５を有している。トランザクションＩＤバス３９
５は以降で説明するトランザクションＩＤを用いない場
合は不要である。他の実施形態におけるアドレス及びデ
ータ信号が多重化して一つのアドレス／データバスで転
送される。
【００３１】バス装置３２０〜３４０のアドレス端子Ａ
ＤＤＲに接続されたアドレスバス３５０を通じて、要求
データ又は記憶データのアドレスデータを転送する。バ
ス装置３２０〜３４０のデータ端子ＤＡＴＡを通じてバ
ス装置３２０〜３４０に接続されたデータバス３６０が
バス装置３２０〜３４０間でのデータ転送を行う。
ＤＤＲに接続されたアドレスバス３５０を通じて、要求
データ又は記憶データのアドレスデータを転送する。バ
ス装置３２０〜３４０のデータ端子ＤＡＴＡを通じてバ
ス装置３２０〜３４０に接続されたデータバス３６０が
バス装置３２０〜３４０間でのデータ転送を行う。
【００３２】バス装置３２０〜３４０のそれぞれの制御
端子ＣＴＲＬに接続された制御バス３７０は、バス装置
３２０〜３４０間での制御信号のデータ転送を行う。共
用バスシステム３００の好適な実施形態では、次に説明
する他の制御信号が制御バス３７０で転送される。例え
ば、同期共用バスシステムではクロック信号ＣＬＫが制
御バス３７０で転送される。非同期共用バスシステムで
は有効データ及び認識信号のような制御信号が制御バス
３７０で転送される。また、制御バス３７０を他の信号
が転送されるが、この信号は転送サイズ、判読／記憶及
びデータを格納したアドレスバッファ、データを格納し
たデータバッファ、データを格納しない空のアドレスバ
ッファ、データを格納しない空のデータバッファ、準備
装置、リセット、要求サイズ、及び、準備データを含ん
でいる。
端子ＣＴＲＬに接続された制御バス３７０は、バス装置
３２０〜３４０間での制御信号のデータ転送を行う。共
用バスシステム３００の好適な実施形態では、次に説明
する他の制御信号が制御バス３７０で転送される。例え
ば、同期共用バスシステムではクロック信号ＣＬＫが制
御バス３７０で転送される。非同期共用バスシステムで
は有効データ及び認識信号のような制御信号が制御バス
３７０で転送される。また、制御バス３７０を他の信号
が転送されるが、この信号は転送サイズ、判読／記憶及
びデータを格納したアドレスバッファ、データを格納し
たデータバッファ、データを格納しない空のアドレスバ
ッファ、データを格納しない空のデータバッファ、準備
装置、リセット、要求サイズ、及び、準備データを含ん
でいる。
【００３３】バス装置３２０〜３４０はバス調停器３１
０に接続されている。このバス装置３２０〜３４０は共
用バス３９０でのバス使用を要求するためのバス使用要
求出力端子Ｒ、バス使用承認信号を受けるバス使用承認
入力端子Ｇ、バス調停器３１０に受信アドレスＩＤを転
送するための受信アドレスＩＤ出力端子Ｄ＿ＩＤ、及
び、バス装置３２０〜３４０がバススレーブになった際
に装置選択信号を受け取るための装置選択入力端子ＤＳ
を有している。
０に接続されている。このバス装置３２０〜３４０は共
用バス３９０でのバス使用を要求するためのバス使用要
求出力端子Ｒ、バス使用承認信号を受けるバス使用承認
入力端子Ｇ、バス調停器３１０に受信アドレスＩＤを転
送するための受信アドレスＩＤ出力端子Ｄ＿ＩＤ、及
び、バス装置３２０〜３４０がバススレーブになった際
に装置選択信号を受け取るための装置選択入力端子ＤＳ
を有している。
【００３４】バス調停器３１０はバス装置３２０〜３４
０に対するバス使用要求入力端子Ｒ＿ｘ、バス使用承認
出力端子Ｇ＿ｘ、受信アドレスＩＤ入力端子Ｄ＿ＩＤ＿
ｘ、及び、バス装置３２０〜３４０で端子Ｒ、Ｇ、Ｄ＿
ＩＤ、ＤＳにそれぞれ対応する装置選択出力端子ＤＳ＿
ｘを備えている。バス使用承認端子Ｇがバス使用のアク
ティブ状態（承認活動状態）で受信要求を行うバス装置
３２０〜３４０はバスマスタに設定される。
０に対するバス使用要求入力端子Ｒ＿ｘ、バス使用承認
出力端子Ｇ＿ｘ、受信アドレスＩＤ入力端子Ｄ＿ＩＤ＿
ｘ、及び、バス装置３２０〜３４０で端子Ｒ、Ｇ、Ｄ＿
ＩＤ、ＤＳにそれぞれ対応する装置選択出力端子ＤＳ＿
ｘを備えている。バス使用承認端子Ｇがバス使用のアク
ティブ状態（承認活動状態）で受信要求を行うバス装置
３２０〜３４０はバスマスタに設定される。
【００３５】バス使用要求時にはバス装置３２０のバス
使用要求出力端子Ｒがアクティブ状態（要求活動状態）
に設定され、バス装置３２０の受信アドレスＩＤ端子Ｄ
＿ＩＤを通じてバス調停器３１０へ受信アドレスＩＤを
送出する。この受信アドレスＩＤは、いずれのバス装置
３２０〜３４０がバススレーブになるかを示すために用
いられるものである。バス装置３２０〜３４０にはそれ
ぞれに受信アドレスＩＤが割り当てられる。
使用要求出力端子Ｒがアクティブ状態（要求活動状態）
に設定され、バス装置３２０の受信アドレスＩＤ端子Ｄ
＿ＩＤを通じてバス調停器３１０へ受信アドレスＩＤを
送出する。この受信アドレスＩＤは、いずれのバス装置
３２０〜３４０がバススレーブになるかを示すために用
いられるものである。バス装置３２０〜３４０にはそれ
ぞれに受信アドレスＩＤが割り当てられる。
【００３６】したがって、バス調停器３１０はどのバス
装置３２０〜３４０がバススレーブになるかを決定する
ために受信アドレスＩＤを判読する。例えば、バス装置
３２０がバス装置３４０との通信を要求する際に、バス
装置３２０は、バス使用要求出力端子Ｒがアクティブ状
態（要求活動状態）に設定されてバス装置３２０の受信
アドレスＩＤ出力端子Ｄ＿ＩＤにバス装置３４０の受信
アドレスＩＤを送出する。
装置３２０〜３４０がバススレーブになるかを決定する
ために受信アドレスＩＤを判読する。例えば、バス装置
３２０がバス装置３４０との通信を要求する際に、バス
装置３２０は、バス使用要求出力端子Ｒがアクティブ状
態（要求活動状態）に設定されてバス装置３２０の受信
アドレスＩＤ出力端子Ｄ＿ＩＤにバス装置３４０の受信
アドレスＩＤを送出する。
【００３７】ここで共用バス３９０が使用可能であれ
ば、バス調停器３１０はバス装置３２０のバス使用承認
入力端子Ｇに接続されたバス使用承認出力端子Ｇ＿１を
アクティブ状態（承認活動状態）に設定することによっ
て、共用バス３９０におけるバス使用をバス装置３２０
に対して承認する。また、バス調停器３１０は要求する
バススレーブの装置選択端子ＤＳに接続された装置選択
出力端子ＤＳ＿Ｎをアクティブ状態（選択活動状態）に
設定する。この結果、バス装置３２０はバスマスタにな
り、バス装置３４０はバススレーブになる。バス装置３
４０は装置選択信号を受信するために、次のデータ転送
又はデータ転送要求がバス装置３４０に送出される。バ
ス装置３２０、すなわち、バスマスタはバススレーブと
しての動作を開始するための装置アドレスを送出する時
間が削除される。
ば、バス調停器３１０はバス装置３２０のバス使用承認
入力端子Ｇに接続されたバス使用承認出力端子Ｇ＿１を
アクティブ状態（承認活動状態）に設定することによっ
て、共用バス３９０におけるバス使用をバス装置３２０
に対して承認する。また、バス調停器３１０は要求する
バススレーブの装置選択端子ＤＳに接続された装置選択
出力端子ＤＳ＿Ｎをアクティブ状態（選択活動状態）に
設定する。この結果、バス装置３２０はバスマスタにな
り、バス装置３４０はバススレーブになる。バス装置３
４０は装置選択信号を受信するために、次のデータ転送
又はデータ転送要求がバス装置３４０に送出される。バ
ス装置３２０、すなわち、バスマスタはバススレーブと
しての動作を開始するための装置アドレスを送出する時
間が削除される。
【００３８】バス調停器３１０はバスでのデータ転送が
出来ないデータ量が多い使用状態（以下、データ転送不
可状態と記載する）であるか否かを確認する。データ転
送不可状態のバス端子を有するバス装置３２０〜３４０
では、共用バス３９０がバス装置３２０〜３４０によっ
て使用されているときに、バス装置３２０〜３４０はバ
ス端子に対してデータ転送を行う。バス調停器３１０は
バス１９０使用可能な時期を決定するためにデータ転送
不可状態のバス信号を監視する。
出来ないデータ量が多い使用状態（以下、データ転送不
可状態と記載する）であるか否かを確認する。データ転
送不可状態のバス端子を有するバス装置３２０〜３４０
では、共用バス３９０がバス装置３２０〜３４０によっ
て使用されているときに、バス装置３２０〜３４０はバ
ス端子に対してデータ転送を行う。バス調停器３１０は
バス１９０使用可能な時期を決定するためにデータ転送
不可状態のバス信号を監視する。
【００３９】他の実施形態では、バスマスタは引き続き
バス使用状態か否かを調べるためにバス調停器３１０へ
バス使用要求信号を送出する。特に、バスマスタはバス
マスタがバス使用を終了した後までバスマスタのバス使
用要求出力端子Ｒでアクティブ状態（バス活動状態）を
保持する。バスマスタが終了すると、バスマスタはバス
使用要求出力端子Ｒをアクティブ状態（要求非活動状
態）に設定する。したがって、バス調停器３１０はバス
使用可能な時期を決定するためにバスマスタのバス使用
要求信号を監視する。
バス使用状態か否かを調べるためにバス調停器３１０へ
バス使用要求信号を送出する。特に、バスマスタはバス
マスタがバス使用を終了した後までバスマスタのバス使
用要求出力端子Ｒでアクティブ状態（バス活動状態）を
保持する。バスマスタが終了すると、バスマスタはバス
使用要求出力端子Ｒをアクティブ状態（要求非活動状
態）に設定する。したがって、バス調停器３１０はバス
使用可能な時期を決定するためにバスマスタのバス使用
要求信号を監視する。
【００４０】図２はバス調停器の一実施形態の構成を示
すブロック図である。この例の調停ユニット３１２は全
てのバス使用要求入力端子Ｒ＿ｘを監視し、バス使用承
認出力端子Ｇ＿ｘをアクティブ状態（承認活動状態）に
設定する。また、調停ユニット３１２はマルチプレクサ
３１４がデコーダ３１６にバスマスタの受信アドレスＩ
Ｄ端子が接続されるように受信アドレスＩＤ入力端子Ｄ
＿ＩＤ＿ｘに接続されたマルチプレクサ３１４を制御す
る。デコーダ３１６はバススレーブのバス選択端子に対
してデータ転送を行うためにマルチプレクサ３１４から
の受信アドレスＩＤを判読する。
すブロック図である。この例の調停ユニット３１２は全
てのバス使用要求入力端子Ｒ＿ｘを監視し、バス使用承
認出力端子Ｇ＿ｘをアクティブ状態（承認活動状態）に
設定する。また、調停ユニット３１２はマルチプレクサ
３１４がデコーダ３１６にバスマスタの受信アドレスＩ
Ｄ端子が接続されるように受信アドレスＩＤ入力端子Ｄ
＿ＩＤ＿ｘに接続されたマルチプレクサ３１４を制御す
る。デコーダ３１６はバススレーブのバス選択端子に対
してデータ転送を行うためにマルチプレクサ３１４から
の受信アドレスＩＤを判読する。
【００４１】図３は同期共用バスでのバス装置３２０か
らバス装置３３０へのデータ記憶のバス調停時間を説明
するためのタイミング図である。この例はクロック信号
ＣＬＫの立ち上がりエッジ４０２で、バス装置３４０は
バス使用要求出力端子Ｒがアクティブ状態（要求活動状
態）でバス使用要求信号ＲＥＱＵＥＳＴを送出し、バス
調停器３１０にバス使用を要求するバス装置（バススレ
ーブ）３３０を示す受信アドレスＩＤ４２２を送出す
る。
らバス装置３３０へのデータ記憶のバス調停時間を説明
するためのタイミング図である。この例はクロック信号
ＣＬＫの立ち上がりエッジ４０２で、バス装置３４０は
バス使用要求出力端子Ｒがアクティブ状態（要求活動状
態）でバス使用要求信号ＲＥＱＵＥＳＴを送出し、バス
調停器３１０にバス使用を要求するバス装置（バススレ
ーブ）３３０を示す受信アドレスＩＤ４２２を送出す
る。
【００４２】クロック信号ＣＬＫの次の立ち上がりエッ
ジ４０３で、バス調停器３１０はバス装置３４０のバス
使用承認入力端子Ｇをアクティブ状態（承認活動状態）
に設定してバス使用承認信号ＧＲＡＮＴを送出する。ま
た、立ち上がりエッジ４０３でバス調停器３１０は、バ
ス装置３３０にバス装置３４０が送出した受信アドレス
ＩＤに対応するバス装置３２０〜３４０の装置選択入力
端子ＤＳをアクティブ状態（選択活動状態）に設定す
る。この結果、バス装置３４０が共用バス３９０のバス
マスタになり、かつ、バス装置３３０がバススレーブに
なる。
ジ４０３で、バス調停器３１０はバス装置３４０のバス
使用承認入力端子Ｇをアクティブ状態（承認活動状態）
に設定してバス使用承認信号ＧＲＡＮＴを送出する。ま
た、立ち上がりエッジ４０３でバス調停器３１０は、バ
ス装置３３０にバス装置３４０が送出した受信アドレス
ＩＤに対応するバス装置３２０〜３４０の装置選択入力
端子ＤＳをアクティブ状態（選択活動状態）に設定す
る。この結果、バス装置３４０が共用バス３９０のバス
マスタになり、かつ、バス装置３３０がバススレーブに
なる。
【００４３】バススレーブは同時にバスマスタとして選
択されるため、バスマスタが次の立ち上がりエッジ、す
なわち、立ち上がりエッジ４０４でデータ転送を開始す
る。これによってバスマスタがアドレスバス３５０にア
ドレス値４５３を送出し、立ち上がりエッジ４０４でデ
ータバス３６０にデータ値４６３を送出する。したがっ
て、受信アドレスＩＤ及び共用バス３９０の待機時間が
図７に示す例と比較した際に減少する。
択されるため、バスマスタが次の立ち上がりエッジ、す
なわち、立ち上がりエッジ４０４でデータ転送を開始す
る。これによってバスマスタがアドレスバス３５０にア
ドレス値４５３を送出し、立ち上がりエッジ４０４でデ
ータバス３６０にデータ値４６３を送出する。したがっ
て、受信アドレスＩＤ及び共用バス３９０の待機時間が
図７に示す例と比較した際に減少する。
【００４４】ここでバスマスタがバススレーブからのデ
ータ判読を要求する場合、図３に示したタイミングでは
クロック信号ＣＬＫの立ち上がりエッジ４０６でバスス
レーブがデータバス３６０に送出するデータが存在しな
い。転送判読はデータ値４６３を送出しないことを除い
て、図３に示したタイミングで処理する。以後、現在の
バススレーブは転送判読に応答してデータ転送を開始す
る。
ータ判読を要求する場合、図３に示したタイミングでは
クロック信号ＣＬＫの立ち上がりエッジ４０６でバスス
レーブがデータバス３６０に送出するデータが存在しな
い。転送判読はデータ値４６３を送出しないことを除い
て、図３に示したタイミングで処理する。以後、現在の
バススレーブは転送判読に応答してデータ転送を開始す
る。
【００４５】共用バス３９０における調停の待機時間を
更に減少させるために、バス調停器３１０からのバス使
用承認信号及び装置選択信号を非同期で処理する。例え
ば、この場合の単純な組合せ論理では、バス使用要求信
号と多種のバス信号とともにバス使用承認信号を生成す
る。同時に、この単純な組合せ論理では、装置選択信号
を生成する受信アドレスＩＤを判読するために用いる。
したがって、バス使用の要求が受け入れられるときに、
共用バス３９０がデータ転送できない使用状態でなけれ
ば、バス使用要求を行うためのバス使用承認入力端子Ｇ
がバス使用要求出力端子Ｒをアクティブ状態（要求活動
状態）に設定して同一クロック周期間で受信アドレスＩ
Ｄを判読できるようになる。
更に減少させるために、バス調停器３１０からのバス使
用承認信号及び装置選択信号を非同期で処理する。例え
ば、この場合の単純な組合せ論理では、バス使用要求信
号と多種のバス信号とともにバス使用承認信号を生成す
る。同時に、この単純な組合せ論理では、装置選択信号
を生成する受信アドレスＩＤを判読するために用いる。
したがって、バス使用の要求が受け入れられるときに、
共用バス３９０がデータ転送できない使用状態でなけれ
ば、バス使用要求を行うためのバス使用承認入力端子Ｇ
がバス使用要求出力端子Ｒをアクティブ状態（要求活動
状態）に設定して同一クロック周期間で受信アドレスＩ
Ｄを判読できるようになる。
【００４６】これと同時にバス使用を要求するためのバ
ススレーブの装置選択入力端子ＤＳが同一クロック周期
内でアクティブ状態（選択活動状態）に設定される。こ
の場合、バス装置３２０〜３４０でのセットアップ時間
で処理される限り、バス使用を要求するバス装置３２０
〜３４０は、バス使用要求信号が送出された後に、次の
クロック周期で共用バス３９０を使用する。他の実施形
態では待機時間を更に減少させるために非同期バスを使
用する。この場合の転送判読の実行では、トランザクシ
ョンＩＤバス３９５が効率的にそれぞれの転送要求をタ
ギングするために用いられる。
ススレーブの装置選択入力端子ＤＳが同一クロック周期
内でアクティブ状態（選択活動状態）に設定される。こ
の場合、バス装置３２０〜３４０でのセットアップ時間
で処理される限り、バス使用を要求するバス装置３２０
〜３４０は、バス使用要求信号が送出された後に、次の
クロック周期で共用バス３９０を使用する。他の実施形
態では待機時間を更に減少させるために非同期バスを使
用する。この場合の転送判読の実行では、トランザクシ
ョンＩＤバス３９５が効率的にそれぞれの転送要求をタ
ギングするために用いられる。
【００４７】図４はトランザクションＩＤバス３９５の
使用状態を示すタイミング図である。ここでは転送判読
に対するバス調停が図３のデータ送出の場合と同一であ
るため、立ち上がりエッジ４０２，４０３によって発生
するバス使用要求、バス使用承認、及び、スレーブ選択
過程に対する説明は省略する。なお、立ち上がりエッジ
５０４で、バスマスタはアドレスバス３５０にアドレス
値５５３を送出し、トランザクションＩＤバス３９５へ
トランザクションＩＤ値５６３を送出する。
使用状態を示すタイミング図である。ここでは転送判読
に対するバス調停が図３のデータ送出の場合と同一であ
るため、立ち上がりエッジ４０２，４０３によって発生
するバス使用要求、バス使用承認、及び、スレーブ選択
過程に対する説明は省略する。なお、立ち上がりエッジ
５０４で、バスマスタはアドレスバス３５０にアドレス
値５５３を送出し、トランザクションＩＤバス３９５へ
トランザクションＩＤ値５６３を送出する。
【００４８】トランザクションＩＤは要求者ＩＤと要求
トランザクションＩＤに区分けされる。要求者ＩＤの最
小サイズは共用バス３９０を使用するバス装置３２０〜
３４０の数に依存する。バス装置３２０〜３４０は特定
要求者ＩＤで指定される。トランザクションＩＤバス３
９５が共用バスシステム３００に用いられるバス調停と
ともに用いられると、要求者ＩＤがバス装置３２０〜３
４０の受信アドレスＩＤと同一に作成される。トランザ
クションＩＤバスがバスシステム１００に付加された場
合、要求者ＩＤがバス装置３２０〜３４０のアドレスに
基づいて指定されるか、又は、バス装置３２０〜３４０
が特定要求者ＩＤを有している他の構成に基づいて指定
される。
トランザクションＩＤに区分けされる。要求者ＩＤの最
小サイズは共用バス３９０を使用するバス装置３２０〜
３４０の数に依存する。バス装置３２０〜３４０は特定
要求者ＩＤで指定される。トランザクションＩＤバス３
９５が共用バスシステム３００に用いられるバス調停と
ともに用いられると、要求者ＩＤがバス装置３２０〜３
４０の受信アドレスＩＤと同一に作成される。トランザ
クションＩＤバスがバスシステム１００に付加された場
合、要求者ＩＤがバス装置３２０〜３４０のアドレスに
基づいて指定されるか、又は、バス装置３２０〜３４０
が特定要求者ＩＤを有している他の構成に基づいて指定
される。
【００４９】バスマスタは要求トランザクションＩＤの
特定値を決定し、それぞれのバス使用要求をタギングす
るための要求トランザクションＩＤの要求を行う。それ
ぞれの送出先判読要求では特定要求トランザクションＩ
Ｄを受け取る必要がある。しかし、送出先判読要求が終
了すると、この終了した送出先判読要求の要求トランザ
クションＩＤを再度、用いることが出来る。
特定値を決定し、それぞれのバス使用要求をタギングす
るための要求トランザクションＩＤの要求を行う。それ
ぞれの送出先判読要求では特定要求トランザクションＩ
Ｄを受け取る必要がある。しかし、送出先判読要求が終
了すると、この終了した送出先判読要求の要求トランザ
クションＩＤを再度、用いることが出来る。
【００５０】バススレーブが送出先判読要求を受け取る
際に、バススレーブは要求されたアドレスとともにトラ
ンザクションＩＤ全体を格納する。バススレーブが送出
先判読要求に応答できる際に、バススレーブは、いずれ
のバス装置３２０〜３４０が最初の判読要求であるかを
決定するために要求者ＩＤを判読する。これによってバ
ススレーブは共用バス３９０を使用する要求を作成し、
バスマスタにトランザクションＩＤ及び要求されたデー
タを送出する。バスマスタがトランザクションＩＤを受
け取るために、バスマスタはどの送出先判読要求が終了
しているかを決定する。
際に、バススレーブは要求されたアドレスとともにトラ
ンザクションＩＤ全体を格納する。バススレーブが送出
先判読要求に応答できる際に、バススレーブは、いずれ
のバス装置３２０〜３４０が最初の判読要求であるかを
決定するために要求者ＩＤを判読する。これによってバ
ススレーブは共用バス３９０を使用する要求を作成し、
バスマスタにトランザクションＩＤ及び要求されたデー
タを送出する。バスマスタがトランザクションＩＤを受
け取るために、バスマスタはどの送出先判読要求が終了
しているかを決定する。
【００５１】図５はトランザクションＩＤバス３９５を
使用するバス装置３２０〜３４０の一実施形態の構成を
示すブロック図である。この例のバスマスタ６１０はバ
ススレーブ６２０に対してデータを要求する。バスマス
タ６１０のアドレス生成器６３０は、アドレスバス３５
０に要求するアドレス値を生成する。バスマスタ６１０
のカウンタ６５０は、要求トランザクションＩＤを生成
する。それぞれの送出先判読要求に対して、カウンタ６
５０は一つずつ要求トランザクションＩＤを増加させ
る。したがって、転送判読が終了する前に、そのカウン
タ６５０のロールオーバが生じない限り、それぞれの送
出先判読要求が他のトランザクションＩＤとして生成さ
れる。バスマスタ６１０の要求者ＩＤとともにカウンタ
６５０の出力がトランザクションＩＤバス３９５に転送
される。
使用するバス装置３２０〜３４０の一実施形態の構成を
示すブロック図である。この例のバスマスタ６１０はバ
ススレーブ６２０に対してデータを要求する。バスマス
タ６１０のアドレス生成器６３０は、アドレスバス３５
０に要求するアドレス値を生成する。バスマスタ６１０
のカウンタ６５０は、要求トランザクションＩＤを生成
する。それぞれの送出先判読要求に対して、カウンタ６
５０は一つずつ要求トランザクションＩＤを増加させ
る。したがって、転送判読が終了する前に、そのカウン
タ６５０のロールオーバが生じない限り、それぞれの送
出先判読要求が他のトランザクションＩＤとして生成さ
れる。バスマスタ６１０の要求者ＩＤとともにカウンタ
６５０の出力がトランザクションＩＤバス３９５に転送
される。
【００５２】また、カウンタ６５０の出力は、特定の送
出先判読要求の要求トランザクションＩＤを格納するＩ
Ｄ記憶装置６９０へ送出される。多くの明確な送出先判
読要求はＩＤ記憶装置６９０に格納される多くの要求ト
ランザクションＩＤによって制限される。バスマスタ６
１０は比較器６４０を使用するが、この比較器６４０は
いずれの送出先判読要求が終了しているかを決定するた
めにＩＤ記憶装置６９０に格納された要求トランザクシ
ョンＩＤ及び入力される要求トランザクションＩＤとを
比較するものであり、トランザクションバス３９５でバ
ススレーブ６２０から入力されるトランザクションＩＤ
を受け取る。
出先判読要求の要求トランザクションＩＤを格納するＩ
Ｄ記憶装置６９０へ送出される。多くの明確な送出先判
読要求はＩＤ記憶装置６９０に格納される多くの要求ト
ランザクションＩＤによって制限される。バスマスタ６
１０は比較器６４０を使用するが、この比較器６４０は
いずれの送出先判読要求が終了しているかを決定するた
めにＩＤ記憶装置６９０に格納された要求トランザクシ
ョンＩＤ及び入力される要求トランザクションＩＤとを
比較するものであり、トランザクションバス３９５でバ
ススレーブ６２０から入力されるトランザクションＩＤ
を受け取る。
【００５３】バススレーブ６２０はバスマスタ６１０か
らの送出先判読要求を格納する。アドレスラッチ回路６
６０はアドレスバス３５０からの要求アドレスを格納す
る。ＩＤラッチ回路６７０はトランザクションＩＤバス
３９５からのトランザクションＩＤを格納する。この格
納されたアドレスによって指示されたデータが使用可能
である際に、デコーダ６８０はいずれのバス装置３２０
〜３４０が送出先判読要求を作成するかを決定するため
にＩＤラッチ回路６７０からのトランザクションＩＤに
おける要求者ＩＤを判読する。
らの送出先判読要求を格納する。アドレスラッチ回路６
６０はアドレスバス３５０からの要求アドレスを格納す
る。ＩＤラッチ回路６７０はトランザクションＩＤバス
３９５からのトランザクションＩＤを格納する。この格
納されたアドレスによって指示されたデータが使用可能
である際に、デコーダ６８０はいずれのバス装置３２０
〜３４０が送出先判読要求を作成するかを決定するため
にＩＤラッチ回路６７０からのトランザクションＩＤに
おける要求者ＩＤを判読する。
【００５４】ここで共用バスシステム３００のバス調停
処理を用いると、デコーダ６８０はバススレーブ６２０
の受信アドレスＩＤ端子Ｄ＿ＩＤに適切な受信アドレス
ＩＤを送出する（バススレーブ６２０は送出先判読要求
に応答するときに、バスマスタになる）。従来のバス調
停処理では、デコーダ６８０はバスマスタからアドレス
生成器（図示せず）へ適切なアドレスを送出する。
処理を用いると、デコーダ６８０はバススレーブ６２０
の受信アドレスＩＤ端子Ｄ＿ＩＤに適切な受信アドレス
ＩＤを送出する（バススレーブ６２０は送出先判読要求
に応答するときに、バスマスタになる）。従来のバス調
停処理では、デコーダ６８０はバスマスタからアドレス
生成器（図示せず）へ適切なアドレスを送出する。
【００５５】図６は本発明の実施形態によってタギング
するトランザクションＩＤ要求及び受信アドレスＩＤバ
ス調停するコンピュータシステム７００の詳細なブロッ
ク図を示す。この例のコンピュータシステム７００は、
例えば、標準ＰＣＩバス７０５に接続されたｘ８６互換
プロセッサのような主プロセッサ７１０を有している。
大容量記憶装置７１４は、大容量記憶装置インタフェー
ス７１２を通じてＰＣＩバス７０５に接続される。大容
量記憶装置７１４は、例えば、磁気ディスクドライブ、
ＣＤ−ＲＯＭ、光磁気ディスク、又は、磁気テープを用
いる。また、補助処理システム７２０はＰＣＩインタフ
ェース７４２を使用するＰＣＩバス７０５に接続され
る。補助処理システム７２０は、例えば、マルチメディ
ア信号プロセッサである。
するトランザクションＩＤ要求及び受信アドレスＩＤバ
ス調停するコンピュータシステム７００の詳細なブロッ
ク図を示す。この例のコンピュータシステム７００は、
例えば、標準ＰＣＩバス７０５に接続されたｘ８６互換
プロセッサのような主プロセッサ７１０を有している。
大容量記憶装置７１４は、大容量記憶装置インタフェー
ス７１２を通じてＰＣＩバス７０５に接続される。大容
量記憶装置７１４は、例えば、磁気ディスクドライブ、
ＣＤ−ＲＯＭ、光磁気ディスク、又は、磁気テープを用
いる。また、補助処理システム７２０はＰＣＩインタフ
ェース７４２を使用するＰＣＩバス７０５に接続され
る。補助処理システム７２０は、例えば、マルチメディ
ア信号プロセッサである。
【００５６】図６において、補助処理システム７２０
は、キャッシュサブシステム７２６に接続された第１中
央処理装置ＣＰＵ７２２及び第２中央処理装置７２４を
有している。この補助処理システム７２０のプロセッサ
７２２はＡＲＭ７マイクロプロセッサであり、プロセッ
サ７２４はベクトル補助プロセッサである。
は、キャッシュサブシステム７２６に接続された第１中
央処理装置ＣＰＵ７２２及び第２中央処理装置７２４を
有している。この補助処理システム７２０のプロセッサ
７２２はＡＲＭ７マイクロプロセッサであり、プロセッ
サ７２４はベクトル補助プロセッサである。
【００５７】キャッシュサブシステム７２６は第１共用
バス７２８、第２共用バス７３０、及びトランザクショ
ンＩＤバス７３２に接続されている。第１共用バス７２
８はＩ／Ｏ制御器７３４と自在非同期受信機送信機（Ｕ
ＡＲＴ：Universal Asynchronous Receiver-Transmitte
r)７３６のような低速データ処理装置に用いられる。共
用バス７３０はメモリ制御器７３８、直接メモリアクセ
ス（ＤＭＡ）制御器７４０、及び、ＰＣＩインタフェー
ス７４２のような高速データ処理装置に用いられる。
バス７２８、第２共用バス７３０、及びトランザクショ
ンＩＤバス７３２に接続されている。第１共用バス７２
８はＩ／Ｏ制御器７３４と自在非同期受信機送信機（Ｕ
ＡＲＴ：Universal Asynchronous Receiver-Transmitte
r)７３６のような低速データ処理装置に用いられる。共
用バス７３０はメモリ制御器７３８、直接メモリアクセ
ス（ＤＭＡ）制御器７４０、及び、ＰＣＩインタフェー
ス７４２のような高速データ処理装置に用いられる。
【００５８】共用バス７３０は上記したように受信アド
レスＩＤキャッシュ調停システムを使用する。キャッシ
ュサブシステム７２６、メモリ制御器７３８、ＤＭＡ制
御器７４０、及び、ＰＣＩインタフェース７４２は図１
に示すバス装置３２０〜３４０に対応する。バス装置３
２０〜３４０に接続されたバス調停器７５０は上記した
バス調停を行う。また、図１に示すバス装置３２０〜３
４０は、上記したトランザクション要求にフラグを付す
ためにトランザクションＩＤバス７３２を使用する。
レスＩＤキャッシュ調停システムを使用する。キャッシ
ュサブシステム７２６、メモリ制御器７３８、ＤＭＡ制
御器７４０、及び、ＰＣＩインタフェース７４２は図１
に示すバス装置３２０〜３４０に対応する。バス装置３
２０〜３４０に接続されたバス調停器７５０は上記した
バス調停を行う。また、図１に示すバス装置３２０〜３
４０は、上記したトランザクション要求にフラグを付す
ためにトランザクションＩＤバス７３２を使用する。
【００５９】以上、本発明を特定の好ましい実施形態に
関連して説明したが、本発明はこれに限定されない。バ
ス、トランザクションＩＤ生成器、制御バス、ラッチ回
路、ＦＩＦＯメモリ、バス装置、バス調停器及び制御ラ
インなどの手段は本発明の範囲内で変更することが出来
る。特許請求の範囲における本発明の精神や分野を離脱
しない範囲内で本発明を多様に変更できることは当業界
で通常の知識を有する者には自明である。
関連して説明したが、本発明はこれに限定されない。バ
ス、トランザクションＩＤ生成器、制御バス、ラッチ回
路、ＦＩＦＯメモリ、バス装置、バス調停器及び制御ラ
インなどの手段は本発明の範囲内で変更することが出来
る。特許請求の範囲における本発明の精神や分野を離脱
しない範囲内で本発明を多様に変更できることは当業界
で通常の知識を有する者には自明である。
【００６０】
【発明の効果】以上の説明から明らかなように、本発明
のバス通信システム及びバス調停方法並びにデータ転送
方法によれば、共用バス構造はバススレーブの選択によ
って生じる待機時間及びフラグを付したバス使用要求及
びバス調停器の待機時間を減少できるようになり、か
つ、フラグを付した送出先判読要求の複雑化を避けるこ
とが出来るようになる。更に、特定トランザクションＩ
Ｄ方法と回路は高いチップ又はボード領域を専有するこ
となく共用バスでのデータ転送の判読プロトコル処理が
向上する。
のバス通信システム及びバス調停方法並びにデータ転送
方法によれば、共用バス構造はバススレーブの選択によ
って生じる待機時間及びフラグを付したバス使用要求及
びバス調停器の待機時間を減少できるようになり、か
つ、フラグを付した送出先判読要求の複雑化を避けるこ
とが出来るようになる。更に、特定トランザクションＩ
Ｄ方法と回路は高いチップ又はボード領域を専有するこ
となく共用バスでのデータ転送の判読プロトコル処理が
向上する。
【図１】本発明の実施形態による共用バスシステムを示
すブロック図。
すブロック図。
【図２】実施形態におけるバス調停ユニットを示すブロ
ック図。
ック図。
【図３】実施形態における共用バスシステムでのタイミ
ング図。
ング図。
【図４】実施形態での共用バスシステムに転送された判
読要求におけるタイミング図。
読要求におけるタイミング図。
【図５】実施形態におけるバスシステムの詳細を構成を
示すブロック図。
示すブロック図。
【図６】実施形態におけるコンピュータシステムの詳細
を構成を示すブロック図。
を構成を示すブロック図。
【図７】従来の共用バスシステムを示すブロック図。
【図８】従来の共用バスシステムにおける動作のタイミ
ング図。
ング図。
３００ 共用バスシステム ３１０ バス調停器 ３２０〜３４０ バス装置 ３５０ アドレスバス ３６０ データバス ３７０ 制御バス ３９０ 共用バス ３９５ トランザクションＩＤバス
Claims (25)
- 【請求項１】 共用バス、この共用バスに接続された複
数のバス装置及びバス調停器を備えるバス通信システム
において、 前記バス調停器が前記バス装置から複数のバス使用要求
信号を受信し、かつ、前記複数のバス装置から選択した
バス使用承認信号を前記共用バスに対するバスマスタと
して動作する第１バス装置に送出する調停ユニットと、 前記バス装置から装置識別コードを受け取り、かつ、装
置選択信号を前記バス装置に送出する選択回路とを備
え、 前記選択回路が前記複数のバス装置から選択した装置選
択信号を、前記共用バスでバススレーブとして動作する
第２バス装置に送出することを特徴とするバス通信シス
テム。 - 【請求項２】 前記選択回路は、前記第１バス装置から
の装置識別コードに対応する前記第２バス装置を選択す
ることを特徴とする請求項１に記載のバス通信システ
ム。 - 【請求項３】 前記第１バス装置が、第１バス使用要求
信号及び複数の第１装置識別コードを同時に出力するこ
とを特徴とする請求項１に記載のバス通信システム。 - 【請求項４】 前記バス調停器は、バス使用承認信号及
び装置選択信号を同時に送出することを特徴とする請求
項１に記載のバス通信システム。 - 【請求項５】 前記共用バスが、アドレスバス、データ
バス及び制御バスから構成されることを特徴とする請求
項１に記載のバス通信システム。 - 【請求項６】 前記バス装置は、トランザクション識別
コードバスを更に備えることを特徴とする請求項１に記
載のバス通信システム。 - 【請求項７】 前記第１バス装置は、前記トランザクシ
ョン識別コードバスへトランザクション識別コードを生
成して送出するカウンタを備えることを特徴とする請求
項６に記載のバス通信システム。 - 【請求項８】 前記第２バス装置に、前記トランザクシ
ョン識別コードバスにトランザクション識別コードを格
納する識別コードラッチ回路を備えることを特徴とする
請求項６に記載のバス通信システム。 - 【請求項９】 複数のバス装置に接続された共用バスに
対するバス使用の調停を行うバス調停方法において、 前記バス装置中の第１バス装置が前記共用バスの使用を
要求し、次に、前記第１バス装置からバス調停器へ第１
バス装置に対応する受信アドレス識別コード値を送出
し、更に、前記バス調停器が第１バス装置に前記共用バ
スの使用を承認し、この後、前記バス調停器が前記第２
バス装置をバススレーブとして選択することを特徴とす
るバス調停方法。 - 【請求項１０】 前記第１バス装置によるバス使用要求
信号、及び、前記第１バス装置による受信アドレス識別
コード値の送出を同時に行うことを特徴とする請求項９
に記載のバス調停方法。 - 【請求項１１】 バス調停器によるバス使用承認、及
び、前記バス調停器での選択を同時に行うことを特徴と
する請求項９に記載のバス調停方法。 - 【請求項１２】 第１バス装置と、 第２バス装置と、 前記第１バス装置から前記第２バス装置に送出するアド
レス及びデータを転送する共用バスと、 前記第１バス装置から前記第２バス装置に送出するトラ
ンザクション識別コード値を転送するトランザクション
識別コードバスと、 を備えることを特徴とするバス通信システム。 - 【請求項１３】 前記第１バス装置は、少なくとも前記
トランザクション識別コードバスによって転送される一
部のトランザクション識別コード値とともに、カウント
値を送出するカウンタを更に備えることを特徴とする請
求項１２に記載のバス通信システム。 - 【請求項１４】 前記第１バス装置は、 前記トランザクション識別コードバスに接続された比較
器と、 前記カウンタに接続された記憶ポート及び前記比較器に
接続された判読ポートを有する記憶装置と、 を更に備えることを特徴とする請求項１３に記載のバス
通信システム。 - 【請求項１５】 前記第２バス装置に、前記トランザク
ション識別コードバスからトランザクション識別コード
値を格納するラッチ回路を更に備えることを特徴とする
請求項１２に記載のバス通信システム。 - 【請求項１６】 前記第２バス装置に、前記ラッチ回路
に接続されるデコーダを更に備えることを特徴とする請
求項１５に記載のバス通信システム。 - 【請求項１７】 前記第２バス装置に、前記トランザク
ション識別コードバスからトランザクション識別コード
値を格納するＦＩＦＯメモリを更に備えることを特徴と
する請求項１２に記載のバス通信システム。 - 【請求項１８】 前記第２バス装置に、前記ＦＩＦＯメ
モリに接続されたデコーダを更に備えることを特徴とす
る請求項１７に記載のバス通信システム。 - 【請求項１９】 前記第１バス装置は、判読要求を行う
間に前記トランザクション識別コードバスによって、前
記第２バス装置に第１トランザクション識別コード値を
転送することを特徴とする請求項１１に記載のバス通信
システム。 - 【請求項２０】 前記第２バス装置が、前記判読要求に
応答する間に前記トランザクション識別コードをもって
前記第１バス装置に第１トランザクション識別コード値
を転送することを特徴とする請求項１９に記載のバス通
信システム。 - 【請求項２１】 前記第１バストランザクション識別コ
ード値が、要求者識別コード値及び要求トランザクショ
ン識別コード値を含むことを特徴とする請求項１９に記
載のバス通信システム。 - 【請求項２２】 前記要求者識別コード値が、前記第１
バス装置に対応する識別コード値であることを特徴とす
る請求項１９に記載のバス通信システム。 - 【請求項２３】 第１バスに接続された第１バス装置
が、前記第１バスに接続された第２バス装置に情報を要
求し、次に、前記第１バス装置が第２バスでトランザク
ション識別コード値を転送し、更に、前記第２バス装置
が前記第２バスで前記第１バス装置へ転送される前記情
報とともに応答し、この後に、前記第２バス装置が前記
第２バスで前記トランザクション識別コード値を転送す
ることを特徴とするデータ転送方法。 - 【請求項２４】 前記バストランザクション識別コード
値が、前記第１バス装置と同一の要求者値を有すること
を特徴とする請求項２３に記載のデータ転送方法。 - 【請求項２５】 前記第１バス装置によってバス使用要
求及びトランザクション識別コード値の転送を同時に行
うことを特徴とする請求項２３に記載のバスのデータ転
送方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/731,393 | 1996-10-18 | ||
| US08/731,393 US6173349B1 (en) | 1996-10-18 | 1996-10-18 | Shared bus system with transaction and destination ID |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177545A true JPH10177545A (ja) | 1998-06-30 |
| JP4008987B2 JP4008987B2 (ja) | 2007-11-14 |
Family
ID=24939301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28406597A Expired - Fee Related JP4008987B2 (ja) | 1996-10-18 | 1997-10-16 | バス通信システム及びバス調停方法並びにデータ転送方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6173349B1 (ja) |
| JP (1) | JP4008987B2 (ja) |
| KR (1) | KR100245818B1 (ja) |
| TW (1) | TW394878B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425041B1 (en) | 1998-06-05 | 2002-07-23 | Micron Technology, Inc. | Time-multiplexed multi-speed bus |
| US6311245B1 (en) * | 1998-06-05 | 2001-10-30 | Micron Technology, Inc. | Method for time multiplexing a low-speed and a high-speed bus over shared signal lines of a physical bus |
| US6535520B1 (en) * | 1998-08-14 | 2003-03-18 | Cisco Technology, Inc. | System and method of operation for managing data communication between physical layer devices and ATM layer devices |
| US6732208B1 (en) * | 1999-02-25 | 2004-05-04 | Mips Technologies, Inc. | Low latency system bus interface for multi-master processing environments |
| US6401151B1 (en) * | 1999-06-07 | 2002-06-04 | Micron Technology, Inc. | Method for configuring bus architecture through software control |
| US6425029B1 (en) * | 1999-06-07 | 2002-07-23 | Micron Technology, Inc. | Apparatus for configuring bus architecture through software control |
| US6457078B1 (en) * | 1999-06-17 | 2002-09-24 | Advanced Micro Devices, Inc. | Multi-purpose bi-directional control bus for carrying tokens between initiator devices and target devices |
| US6493776B1 (en) * | 1999-08-12 | 2002-12-10 | Mips Technologies, Inc. | Scalable on-chip system bus |
| US6604159B1 (en) | 1999-08-12 | 2003-08-05 | Mips Technologies, Inc. | Data release to reduce latency in on-chip system bus |
| US6681283B1 (en) | 1999-08-12 | 2004-01-20 | Mips Technologies, Inc. | Coherent data apparatus for an on-chip split transaction system bus |
| US6490642B1 (en) | 1999-08-12 | 2002-12-03 | Mips Technologies, Inc. | Locked read/write on separate address/data bus using write barrier |
| JP2001092776A (ja) * | 1999-09-20 | 2001-04-06 | Toshiba Corp | 情報処理システム |
| US6678803B2 (en) * | 1999-11-03 | 2004-01-13 | Micron Technology, Inc. | Method and device to use memory access request tags |
| US6721835B1 (en) * | 2000-09-19 | 2004-04-13 | Intel Corporation | Method and apparatus for minimizing bus contention for I/O controller read operations |
| US6726486B2 (en) * | 2000-09-28 | 2004-04-27 | Scientific Learning Corp. | Method and apparatus for automated training of language learning skills |
| US7076586B1 (en) * | 2000-10-06 | 2006-07-11 | Broadcom Corporation | Default bus grant to a bus agent |
| US6678767B1 (en) * | 2000-10-06 | 2004-01-13 | Broadcom Corp | Bus sampling on one edge of a clock signal and driving on another edge |
| US6816932B2 (en) * | 2000-10-06 | 2004-11-09 | Broadcom Corporation | Bus precharge during a phase of a clock signal to eliminate idle clock cycle |
| US6957290B1 (en) * | 2000-10-06 | 2005-10-18 | Broadcom Corporation | Fast arbitration scheme for a bus |
| KR20020058331A (ko) * | 2000-12-29 | 2002-07-12 | 엘지전자 주식회사 | 메시지 전송 시스템에서의 폭주 제어 방법 |
| US20040010652A1 (en) * | 2001-06-26 | 2004-01-15 | Palmchip Corporation | System-on-chip (SOC) architecture with arbitrary pipeline depth |
| US7225281B2 (en) * | 2001-08-27 | 2007-05-29 | Intel Corporation | Multiprocessor infrastructure for providing flexible bandwidth allocation via multiple instantiations of separate data buses, control buses and support mechanisms |
| US7487505B2 (en) * | 2001-08-27 | 2009-02-03 | Intel Corporation | Multithreaded microprocessor with register allocation based on number of active threads |
| US7216204B2 (en) * | 2001-08-27 | 2007-05-08 | Intel Corporation | Mechanism for providing early coherency detection to enable high performance memory updates in a latency sensitive multithreaded environment |
| US6868476B2 (en) * | 2001-08-27 | 2005-03-15 | Intel Corporation | Software controlled content addressable memory in a general purpose execution datapath |
| US7145903B2 (en) * | 2001-09-06 | 2006-12-05 | Meshnetworks, Inc. | Multi-master bus architecture for system-on-chip designs |
| US7610451B2 (en) * | 2002-01-25 | 2009-10-27 | Intel Corporation | Data transfer mechanism using unidirectional pull bus and push bus |
| US7337275B2 (en) * | 2002-08-13 | 2008-02-26 | Intel Corporation | Free list and ring data structure management |
| US7206878B2 (en) * | 2003-01-08 | 2007-04-17 | International Business Machines Corporation | Voltage level bus protocol for transferring data |
| US6996654B2 (en) * | 2003-05-09 | 2006-02-07 | Hewlett-Packard Development Company, L.P. | Systems and methods for generating multiple transaction identifiers to reduced latency in computer architecture |
| US7213099B2 (en) * | 2003-12-30 | 2007-05-01 | Intel Corporation | Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches |
| US7296109B1 (en) * | 2004-01-29 | 2007-11-13 | Integrated Device Technology, Inc. | Buffer bypass circuit for reducing latency in information transfers to a bus |
| US7143220B2 (en) * | 2004-03-10 | 2006-11-28 | Intel Corporation | Apparatus and method for granting concurrent ownership to support heterogeneous agents in on-chip busses having different grant-to-valid latencies |
| US7487327B1 (en) | 2005-06-01 | 2009-02-03 | Sun Microsystems, Inc. | Processor and method for device-specific memory address translation |
| US7533191B2 (en) * | 2006-06-30 | 2009-05-12 | Intel Corporation | Methods and arrangements for devices to share a common address on a bus |
| US8127309B1 (en) | 2006-11-10 | 2012-02-28 | Marvell International Ltd. | Secure digital input/output interface system |
| JP2009026135A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| JP2009026136A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| KR101355626B1 (ko) * | 2007-07-20 | 2014-01-27 | 삼성전자주식회사 | 네트워크 제어 장치 |
| TW201001289A (en) * | 2008-06-27 | 2010-01-01 | Silicon Motion Inc | Embedded system and hardware setting method |
| WO2010086906A1 (ja) * | 2009-02-02 | 2010-08-05 | 富士通株式会社 | 調停装置 |
| DE102010039782A1 (de) * | 2010-08-26 | 2012-03-01 | Robert Bosch Gmbh | Verfahren zur Durchführung einer Kommunikation |
| US9635093B2 (en) * | 2012-11-28 | 2017-04-25 | Sap Ag | Slave side transaction ID buffering for efficient distributed transaction management |
| US20140164659A1 (en) * | 2012-12-06 | 2014-06-12 | Wasim Quddus | Regulating access to slave devices |
| US9940614B2 (en) * | 2013-04-11 | 2018-04-10 | Mx Technologies, Inc. | Syncing two separate authentication channels to the same account or data using a token or the like |
| US10592441B2 (en) | 2017-05-10 | 2020-03-17 | Qualcomm Incorporated | Bus communication enhancement based on identification capture during bus arbitration |
| KR102489255B1 (ko) * | 2021-03-31 | 2023-01-17 | 주식회사 럭스로보 | 모듈 어셈블리 및 그의 멀티 마스터 통신방법 |
| CN117891771B (zh) * | 2024-03-14 | 2024-05-28 | 艾德克斯电子（南京）有限公司 | 一种多模组数据交互设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5265257A (en) * | 1990-06-22 | 1993-11-23 | Digital Equipment Corporation | Fast arbiter having easy scaling for large numbers of requesters, large numbers of resource types with multiple instances of each type, and selectable queuing disciplines |
| JP3411300B2 (ja) * | 1992-02-18 | 2003-05-26 | 株式会社日立製作所 | 情報処理装置 |
| EP0559409B1 (en) * | 1992-03-04 | 1998-07-22 | Motorola, Inc. | A method and apparatus for performing a bus arbitration protocol in a data processing system |
| US5790776A (en) * | 1992-12-17 | 1998-08-04 | Tandem Computers Incorporated | Apparatus for detecting divergence between a pair of duplexed, synchronized processor elements |
| JPH06231074A (ja) * | 1993-01-29 | 1994-08-19 | Nec Corp | システムバスの多重アクセス方式 |
| US5574868A (en) * | 1993-05-14 | 1996-11-12 | Intel Corporation | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system |
| US5475850A (en) * | 1993-06-21 | 1995-12-12 | Intel Corporation | Multistate microprocessor bus arbitration signals |
| US5615343A (en) * | 1993-06-30 | 1997-03-25 | Intel Corporation | Method and apparatus for performing deferred transactions |
| US5613075A (en) * | 1993-11-12 | 1997-03-18 | Intel Corporation | Method and apparatus for providing deterministic read access to main memory in a computer system |
| US5533204A (en) * | 1994-04-18 | 1996-07-02 | Compaq Computer Corporation | Split transaction protocol for the peripheral component interconnect bus |
| US5546546A (en) * | 1994-05-20 | 1996-08-13 | Intel Corporation | Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge |
| EP0695999A3 (en) * | 1994-06-30 | 1998-07-08 | Digital Equipment Corporation | System bus with separate address and data bus protocols |
| US5535363A (en) * | 1994-07-12 | 1996-07-09 | Intel Corporation | Method and apparatus for skipping a snoop phase in sequential accesses by a processor in a shared multiprocessor memory system |
| US5802055A (en) * | 1996-04-22 | 1998-09-01 | Apple Computer, Inc. | Method and apparatus for dynamic buffer allocation in a bus bridge for pipelined reads |
| US5925120A (en) * | 1996-06-18 | 1999-07-20 | Hewlett-Packard Company | Self-contained high speed repeater/lun converter which controls all SCSI operations between the host SCSI bus and local SCSI bus |
-
1996
- 1996-10-18 US US08/731,393 patent/US6173349B1/en not_active Expired - Lifetime
-
1997
- 1997-06-02 KR KR1019970022664A patent/KR100245818B1/ko not_active IP Right Cessation
- 1997-09-10 TW TW086113097A patent/TW394878B/zh not_active IP Right Cessation
- 1997-10-16 JP JP28406597A patent/JP4008987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980032140A (ko) | 1998-07-25 |
| TW394878B (en) | 2000-06-21 |
| KR100245818B1 (ko) | 2000-03-02 |
| US6173349B1 (en) | 2001-01-09 |
| JP4008987B2 (ja) | 2007-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| KR970000842B1 (ko) | 정보 처리 시스템 및 컴퓨터 시스템 | |
| JP2531903B2 (ja) | コンピュ―タ・システムおよびシステム拡張装置 | |
| US5218690A (en) | Vme-multibus ii interface adapter for protocol conversion and for monitoring and discriminating accesses on the multibus ii system bus | |
| US5469435A (en) | Bus deadlock avoidance during master split-transactions | |
| EP0508634B1 (en) | Memory access for data transfer within an I/O device | |
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| WO1988008577A2 (en) | Node for servicing interrupt request messages on a pended bus | |
| JPH10293744A (ja) | Ｐｃｉバス・システム | |
| US6567881B1 (en) | Method and apparatus for bridging a digital signal processor to a PCI bus | |
| US7096290B2 (en) | On-chip high speed data interface | |
| EP0784278B1 (en) | Interface architecture for connection to a peripheral component interconnect bus | |
| US6721833B2 (en) | Arbitration of control chipsets in bus transaction | |
| US20070101032A1 (en) | Bus arbitration circuit and bus arbitration method | |
| US6684284B1 (en) | Control chipset, and data transaction method and signal transmission devices therefor | |
| US5857081A (en) | Method and apparatus for controlling a master abort in a computer system | |
| JP3377797B2 (ja) | 複数のデータ処理エージェントの間でデータを転送するバスにおいて、第１のエージェントがサービスの必要を第２のエージェントへ知らせる方法 | |
| JPH08314854A (ja) | データ転送システムおよびこれに関連する装置 | |
| US6934789B2 (en) | Interface, structure and method for transmitting data of PCI bus which uses bus request signal for judging whether a device supporting dual transmission mode | |
| JP2001051748A (ja) | 情報処理装置 | |
| US6505276B1 (en) | Processing-function-provided packet-type memory system and method for controlling the same | |
| JP2982301B2 (ja) | コンピュータ装置 | |
| JPH04225458A (ja) | コンピュータ | |
| JPH09259071A (ja) | 通信制御装置 | |
| JPH0816535A (ja) | Ｃｐｕシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |