JPH02126356A - バス制御システム - Google Patents
バス制御システムInfo
- Publication number
- JPH02126356A JPH02126356A JP27940388A JP27940388A JPH02126356A JP H02126356 A JPH02126356 A JP H02126356A JP 27940388 A JP27940388 A JP 27940388A JP 27940388 A JP27940388 A JP 27940388A JP H02126356 A JPH02126356 A JP H02126356A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- common
- line
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000004044 response Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バスに接続された複数のカード間でバスを
分割使用するバス制御システムに関するものである。
分割使用するバス制御システムに関するものである。
第３図は例えばアイイーイーイー−ビーフ９６車プロポ
ーズドマイクロコンピユータシステムバススタンダード
（ＩＥＥＥ−Ｐ７９６“Ｐ囮ＰＯ８ＥＤＭＩＣＲＯＣＯ
ＭＰＵＴＥＲＳＹＳＴＥＭ ＢＵＳ ＳＴ分ＯＭの”）
に示された従来のバス制御システムを示すブロック図で
あり、図において、１１〜１３はデータ送受信機能を備
えたカード、２はこれら各カード１１〜１３の相互を接
続しているバスである。２１は各カード１１〜１３間で
授受されるバス要求信号およびバス要求応答信号を伝送
する制御信号ツイン、２２は各カード１１〜１３間で送
受されるデータを伝送するデータラインでちゃ、バス２
はこれら制御信号ライン２１およびデータライン２２に
よって形成されている。また、３はカード１１〜１３中
の１枚、例えばカード１１に搭載され、各カード１１〜
１３からのバス要求信号を調停して、カード１１〜１３
のいずれにデータ２イン２２の使用権を与えるかを決定
する調停回路である。
ーズドマイクロコンピユータシステムバススタンダード
（ＩＥＥＥ−Ｐ７９６“Ｐ囮ＰＯ８ＥＤＭＩＣＲＯＣＯ
ＭＰＵＴＥＲＳＹＳＴＥＭ ＢＵＳ ＳＴ分ＯＭの”）
に示された従来のバス制御システムを示すブロック図で
あり、図において、１１〜１３はデータ送受信機能を備
えたカード、２はこれら各カード１１〜１３の相互を接
続しているバスである。２１は各カード１１〜１３間で
授受されるバス要求信号およびバス要求応答信号を伝送
する制御信号ツイン、２２は各カード１１〜１３間で送
受されるデータを伝送するデータラインでちゃ、バス２
はこれら制御信号ライン２１およびデータライン２２に
よって形成されている。また、３はカード１１〜１３中
の１枚、例えばカード１１に搭載され、各カード１１〜
１３からのバス要求信号を調停して、カード１１〜１３
のいずれにデータ２イン２２の使用権を与えるかを決定
する調停回路である。
次に動作について説明する。第４図はその制御動作を示
すタイミングチャートであ夛、バス要求信号（ＲＥＱ
）およびバス要求応答信号（ＲＥＱＡＣＫ ）はいスレ
モロ−レベル“Ｌ”が有意、ハイレベル“Ｈ″が無意で
ある。
すタイミングチャートであ夛、バス要求信号（ＲＥＱ
）およびバス要求応答信号（ＲＥＱＡＣＫ ）はいスレ
モロ−レベル“Ｌ”が有意、ハイレベル“Ｈ″が無意で
ある。
カード１２および１３の発生するバス要求信号は制御信
号ライン２１′ｆｒ：介してカード１１に送られ、カー
ド１１で発生するバス要求信号とともに調停回路３に入
力されて、各カード１１〜１３相互のバス２の調停が行
われる。
号ライン２１′ｆｒ：介してカード１１に送られ、カー
ド１１で発生するバス要求信号とともに調停回路３に入
力されて、各カード１１〜１３相互のバス２の調停が行
われる。
第４図に示すように、カード１２がバス要求信号を発生
すると、調停回路３は他のカード１１．１３カテータラ
イン２２を使用していないことを確認した後、当該カー
ド１２にバス要求応答信号を送ってデータライン２２の
使用権を与える。バス要求応答信号の受信によってデー
タライン２２の使用権が得られたことを知ったカード１
２はデータ２イン２２にデータを送出する。カード１２
はデータの送出が完了するとバス要求信号を停止してデ
ータライン２２を開放する。調停回路３はカード１２か
らのバス要求信号が無意になったことでデータライン２
２が開放されたことを知り、カード１２へのバス要求応
答信号を無意にする。
すると、調停回路３は他のカード１１．１３カテータラ
イン２２を使用していないことを確認した後、当該カー
ド１２にバス要求応答信号を送ってデータライン２２の
使用権を与える。バス要求応答信号の受信によってデー
タライン２２の使用権が得られたことを知ったカード１
２はデータ２イン２２にデータを送出する。カード１２
はデータの送出が完了するとバス要求信号を停止してデ
ータライン２２を開放する。調停回路３はカード１２か
らのバス要求信号が無意になったことでデータライン２
２が開放されたことを知り、カード１２へのバス要求応
答信号を無意にする。
ここで、カード１２によってバス２が使用されている時
にカード１１よりバス要求信号が発生した場合、調停回
路３は、他のカード１２にデータ２イン２２の使用権を
与えているので、当該カード１２がデータライン２２を
開放するまでカード１１に対するバス要求応答信号の送
出を待ち合わせる。カード１２からのバス要求信号が無
意になったことでデータライン２２が開放されたことを
知ると、調停回路３はカード１２へのバス要求応答信号
を無意にするとともに、カード１１へのバス要求応答信
号を有意にしてカード１１にデータライン２２の使用権
を与える。バス要求応答信号の受信によって使用権が得
られたことを知ったカード１１はデータライン２２にデ
ータの送出ｔ−開始する。
にカード１１よりバス要求信号が発生した場合、調停回
路３は、他のカード１２にデータ２イン２２の使用権を
与えているので、当該カード１２がデータライン２２を
開放するまでカード１１に対するバス要求応答信号の送
出を待ち合わせる。カード１２からのバス要求信号が無
意になったことでデータライン２２が開放されたことを
知ると、調停回路３はカード１２へのバス要求応答信号
を無意にするとともに、カード１１へのバス要求応答信
号を有意にしてカード１１にデータライン２２の使用権
を与える。バス要求応答信号の受信によって使用権が得
られたことを知ったカード１１はデータライン２２にデ
ータの送出ｔ−開始する。
従来のバス制御システムは以上のように構成されている
ので、バスの使用要求があっても、装置が要求する期間
内にバスを使用できる保障が得られず、緊急を要するデ
ータの転送に支障が生ずるなどの問題点があった。
ので、バスの使用要求があっても、装置が要求する期間
内にバスを使用できる保障が得られず、緊急を要するデ
ータの転送に支障が生ずるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、所定の周期内で確実にデータの転送が可能な
バス制御システムを得ることを目的とする。
たもので、所定の周期内で確実にデータの転送が可能な
バス制御システムを得ることを目的とする。
この発明に係るバス制御システムは、共通クロックと共
通カウンタの計数値とを制御信号ラインに出力する共通
信号発生部をカードの１枚に設け、共通カウンタの計数
値がそれ自身に付与されたカード番号と一致したカード
が、共通クロックに同期して所定のデータをデータライ
ンに出力するものである。
通カウンタの計数値とを制御信号ラインに出力する共通
信号発生部をカードの１枚に設け、共通カウンタの計数
値がそれ自身に付与されたカード番号と一致したカード
が、共通クロックに同期して所定のデータをデータライ
ンに出力するものである。
この発明におけるバス制御システムは、カードのそれぞ
れに固有のカード番号を付与し、カードの１枚に搭載し
た共通信号発生部の出力する共通カウンタの計数値が、
それ自身に付与されたカード番号に一致したカードは、
前記共通信号発生部が出力する共通クロックに同期して
所定のデータをデータツインに送出し、データラインに
データを出力していないカードは、このデータラインの
データを前記共通クロックに同期して取り込む。
れに固有のカード番号を付与し、カードの１枚に搭載し
た共通信号発生部の出力する共通カウンタの計数値が、
それ自身に付与されたカード番号に一致したカードは、
前記共通信号発生部が出力する共通クロックに同期して
所定のデータをデータツインに送出し、データラインに
データを出力していないカードは、このデータラインの
データを前記共通クロックに同期して取り込む。
以下、この発明の一実施例を図について説明する。第１
図において、２は制御信号ライン２１とデータライン２
２とよ構成るバスであり、第３図に同一符号を付した従
来のそれらと同一であるため詳細な説明は省略する。ま
た、４１〜４３は従来のカード１１〜１３と同等のデー
タ送受信機能を備えたカードであり、それぞれに固有の
カード番号が付与されている点で従来のカード１１〜１
３とは異なっている。ここで、各カード４１〜４３に付
与されたカード番号は、例えば、カード４１が“ＮＱ２
″カード４２が“隘４“、カード４３が“隘６“となっ
ている。
図において、２は制御信号ライン２１とデータライン２
２とよ構成るバスであり、第３図に同一符号を付した従
来のそれらと同一であるため詳細な説明は省略する。ま
た、４１〜４３は従来のカード１１〜１３と同等のデー
タ送受信機能を備えたカードであり、それぞれに固有の
カード番号が付与されている点で従来のカード１１〜１
３とは異なっている。ここで、各カード４１〜４３に付
与されたカード番号は、例えば、カード４１が“ＮＱ２
″カード４２が“隘４“、カード４３が“隘６“となっ
ている。
５はこのカード４１〜４３中の１枚、例えばカード４１
に搭載されて、共通クロックと共通カウンタの計数値と
を前記制御信号ライン２１に出力する共通信号発生部、
６１〜６３は各カード４１〜４３内に設けられ、前記共
通信号発生部５の出力する共通カウンタの計数値とそれ
自身に付与されたカード番号との一致検出を行う一致検
出回路であり、７１〜γ３は前記データライン２２より
データを取り込むために各カード４１〜４３に備えられ
たデータ入力部、８１〜８３はデータライン２２ヘデー
タを送出するために各カード４１〜４３に備えられたデ
ータ出力部である。
に搭載されて、共通クロックと共通カウンタの計数値と
を前記制御信号ライン２１に出力する共通信号発生部、
６１〜６３は各カード４１〜４３内に設けられ、前記共
通信号発生部５の出力する共通カウンタの計数値とそれ
自身に付与されたカード番号との一致検出を行う一致検
出回路であり、７１〜γ３は前記データライン２２より
データを取り込むために各カード４１〜４３に備えられ
たデータ入力部、８１〜８３はデータライン２２ヘデー
タを送出するために各カード４１〜４３に備えられたデ
ータ出力部である。
次に動作について説明する。第２図はその制御動作を示
すタイミングチャートである。カード４１に搭載された
共通信号発生部５は、共通クロックとこの共通クロック
を計数する共通カウンタの計数値とをバス２の制御信号
ライン２１へ出力してお９、同時に共通カウンタの計数
値を自身の一致検出回路６１にも入力している。また、
カード４２゜４３では、制御信号ライン２１よυ送られ
てくる前記共通カウンタの計数値が一致検出回路６２あ
るいは６３に入力されている。
すタイミングチャートである。カード４１に搭載された
共通信号発生部５は、共通クロックとこの共通クロック
を計数する共通カウンタの計数値とをバス２の制御信号
ライン２１へ出力してお９、同時に共通カウンタの計数
値を自身の一致検出回路６１にも入力している。また、
カード４２゜４３では、制御信号ライン２１よυ送られ
てくる前記共通カウンタの計数値が一致検出回路６２あ
るいは６３に入力されている。
従って、’１ｔｈ２”のカード番号が付与されたカード
４１では、共通信号発生部５の出力する共通カウンタの
計数値が′２″になると、−散積出回路６１が両者の一
致を検出して、データ出力部８１より１ワードのデータ
をデータライン２２に送出する。
４１では、共通信号発生部５の出力する共通カウンタの
計数値が′２″になると、−散積出回路６１が両者の一
致を検出して、データ出力部８１より１ワードのデータ
をデータライン２２に送出する。
この時、カード４２および４３では、共通カウンタの計
数値が“２″の時の共通クロックの立ち下が９に同期し
て、カード４１よりブ−タライン２２に送出されたｌワ
ードのデータをデータ入力部７２あるいはＴ３経由でラ
ッチする。ここで、各カード４２．４３において、ラッ
チしたデータが不要であればそれぞれのカード４２．４
３内でそれを破棄する。
数値が“２″の時の共通クロックの立ち下が９に同期し
て、カード４１よりブ−タライン２２に送出されたｌワ
ードのデータをデータ入力部７２あるいはＴ３経由でラ
ッチする。ここで、各カード４２．４３において、ラッ
チしたデータが不要であればそれぞれのカード４２．４
３内でそれを破棄する。
カード番号１宛４”あるいは“Ｎ１６”が付与されたカ
ード４２．４３においても同様で、共通信号発生部５の
出力する共通カウンタの計数値が“４Ｎあるいは′６″
になって、−散積出回路６２あるいは６３が両者の一致
を検出すると、データ出力部８２あるいは８３よ＃）１
ワードのデータをデータライン２２に送出する。従りて
、各カード４１〜４３からは１ワードのデータが、第２
図に示すように共通カウンタの計数値の１つおきにデー
タライン２２に送出される。これは、回路の遅延等によ
って、各カード４１〜４３から出力送出されるデータが
、データライン上で電気的に衝突しないようにするため
である。
ード４２．４３においても同様で、共通信号発生部５の
出力する共通カウンタの計数値が“４Ｎあるいは′６″
になって、−散積出回路６２あるいは６３が両者の一致
を検出すると、データ出力部８２あるいは８３よ＃）１
ワードのデータをデータライン２２に送出する。従りて
、各カード４１〜４３からは１ワードのデータが、第２
図に示すように共通カウンタの計数値の１つおきにデー
タライン２２に送出される。これは、回路の遅延等によ
って、各カード４１〜４３から出力送出されるデータが
、データライン上で電気的に衝突しないようにするため
である。
なお、上記実施例ではデータラインからのデータを−Ｈ
ラッチして、それが不要であれば破棄する場合について
説明しだが、明らかに不要であることがわかっているデ
ータ（例えば、カード４２ではカード４１からのデータ
は処理しない、等）であれば、該当データのラッチを禁
止するようにしてもよい。
ラッチして、それが不要であれば破棄する場合について
説明しだが、明らかに不要であることがわかっているデ
ータ（例えば、カード４２ではカード４１からのデータ
は処理しない、等）であれば、該当データのラッチを禁
止するようにしてもよい。
また、上記実施例ではデータラインへのデータの送出を
共通カウンタの計数値の１つおきにしてデータの衝突を
防止するものを示したが、オープンコレクタ出力にする
（しかしながら、この場合、一般的に回路の伝搬遅延が
大きい）など、データライン上でのデータの衝突が電気
的に許されるなら、共通カウンタの計数値に連続でデー
タラインへデータを送出するようにしてもよい。
共通カウンタの計数値の１つおきにしてデータの衝突を
防止するものを示したが、オープンコレクタ出力にする
（しかしながら、この場合、一般的に回路の伝搬遅延が
大きい）など、データライン上でのデータの衝突が電気
的に許されるなら、共通カウンタの計数値に連続でデー
タラインへデータを送出するようにしてもよい。
また、上記実施例では、カードの枚数を３枚とした場合
について説明したが、論理的には２枚以上であればよい
。しかしながら、カードの枚数が多くなると１周期の時
間が長くな）、システムの要求によって制限をうけるこ
ととなシ、さらに、電気的条件によっても制限される。
について説明したが、論理的には２枚以上であればよい
。しかしながら、カードの枚数が多くなると１周期の時
間が長くな）、システムの要求によって制限をうけるこ
ととなシ、さらに、電気的条件によっても制限される。
また、上記実施例では、共通カウンタの計数値を“１″
・“２”、“３“、・・・、“６”と変化させているが
、この順番は、カードに付与されたカード番号に対応す
る計数値“２”、”４″、１６′″が１つおきに出力さ
れるものであれば、順序等は自由である。
・“２”、“３“、・・・、“６”と変化させているが
、この順番は、カードに付与されたカード番号に対応す
る計数値“２”、”４″、１６′″が１つおきに出力さ
れるものであれば、順序等は自由である。
また、上記実施例では、各カードで１ワードずつ順番に
データの送出を行う場合について説明したが、共通カウ
ンタの計数値を２クロツクの間同−の値にしておくこと
で、データの２ワード連続送出も可能であり、同様にし
て、多ワード連続送出も可能である。
データの送出を行う場合について説明したが、共通カウ
ンタの計数値を２クロツクの間同−の値にしておくこと
で、データの２ワード連続送出も可能であり、同様にし
て、多ワード連続送出も可能である。
以上のように、この発明によれば、共通カウンタの計数
値がそれ自身に付与されたカード番号と一致したカード
が、共通クロックに同期して所定のデータをデータライ
ンに出力するように構成したので、データラインの時分
割多重使用が可能となるため、所定の周期内でデータの
転送を確実に行うことのできるバス制御システムが得ら
れる効果があシ、特に、スイッチの開閉情報等、周期的
に転送する必要のあるデータをカード間で伝送する場合
に有効である。
値がそれ自身に付与されたカード番号と一致したカード
が、共通クロックに同期して所定のデータをデータライ
ンに出力するように構成したので、データラインの時分
割多重使用が可能となるため、所定の周期内でデータの
転送を確実に行うことのできるバス制御システムが得ら
れる効果があシ、特に、スイッチの開閉情報等、周期的
に転送する必要のあるデータをカード間で伝送する場合
に有効である。
第１図はこの発明の一実施例によるバス制御システムを
示すブロック図、第２図はその制御動作を示すタイミン
グチャート、第３図は従来のバス制御システムを示すブ
ロック図、第４図はその制御動作を示すタイミングチャ
ートである。 ２はバス、２１は制御信号ライン、２２はデータライン
、４１〜４３はカード、５は共通信号発生部、６１〜６
３は一致検出回路、７１〜７３はデータ入力部、８１〜
８３はデータ出力部。 なお、図中、同一符号は同一、又は相当部分を示す。
示すブロック図、第２図はその制御動作を示すタイミン
グチャート、第３図は従来のバス制御システムを示すブ
ロック図、第４図はその制御動作を示すタイミングチャ
ートである。 ２はバス、２１は制御信号ライン、２２はデータライン
、４１〜４３はカード、５は共通信号発生部、６１〜６
３は一致検出回路、７１〜７３はデータ入力部、８１〜
８３はデータ出力部。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 制御信号ラインとデータラインとから成るバスに、各々
がデータ送受信機能を有する複数のカードを接続し、前
記カード間で前記バスを分割使用するバス制御システム
において、前記各カードにそれぞれ固有のカード番号を
付与するとともに、前記カードの１枚に共通クロックと
共通カウンタの計数値とを前記制御信号ラインに出力す
る共通信号発生部を設け、前記各カードは、前記共通信
号発生部が出力した前記共通カウンタの計数値がそれ自
身に付与されたカード番号に一致すると、データ出力部
より前記共通クロックに同期して所定のデータを前記デ
ータラインに出力し、また、前記データラインにデータ
を出力していないカードは、前記共通クロックに同期し
て前記データラインの前記データをデータ入力部より入
力することを特徴とするバス制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27940388A JPH02126356A (ja) | 1988-11-07 | 1988-11-07 | バス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27940388A JPH02126356A (ja) | 1988-11-07 | 1988-11-07 | バス制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126356A true JPH02126356A (ja) | 1990-05-15 |
Family
ID=17610626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27940388A Pending JPH02126356A (ja) | 1988-11-07 | 1988-11-07 | バス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031426A (ja) * | 2004-07-16 | 2006-02-02 | Rohm Co Ltd | 共有バス調停システム |
-
1988
- 1988-11-07 JP JP27940388A patent/JPH02126356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031426A (ja) * | 2004-07-16 | 2006-02-02 | Rohm Co Ltd | 共有バス調停システム |
| JP4642398B2 (ja) * | 2004-07-16 | 2011-03-02 | ローム株式会社 | 共有バス調停システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0130470B1 (en) | System and method for resolving contention among a plurality of asynchronous bus master devices connected to a common bus | |
| JPS62271540A (ja) | クロックを同期する方法及び装置 | |
| RU97112632A (ru) | Компьютерная система, имеющая шинный интерфейс | |
| JPH0319741B2 (ja) | ||
| KR20000018869A (ko) | 교환기에서 프로세서간의 통신 시스템 및 방법 | |
| JPS589461B2 (ja) | マルチプロセッサ・システム | |
| MY111292A (en) | Data bus. | |
| JPH02126356A (ja) | バス制御システム | |
| JPS6217779B2 (ja) | ||
| KR920008605A (ko) | 최소 경합 프로세서 및 시스템 버스 시스템 | |
| EP0180299A2 (en) | Error detection system for a data processing apparatus | |
| JP2502030B2 (ja) | 同期式デ―タ処理システム用の同期化装置 | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JPS5850061A (ja) | 並列バス転送方式 | |
| JP3487761B2 (ja) | 情報転送装置 | |
| KR950023107A (ko) | 공용버스에서의 버스점유 중재장치 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| KR920001815B1 (ko) | 인터럽트 버스의 동기방법 | |
| SU1543412A1 (ru) | Устройство дл управлени обменом данными между ЭВМ и абонентами по общей шине | |
| JP2804611B2 (ja) | 並列競合制御回路 | |
| SU883905A2 (ru) | Устройство дл приоритетного обращени процессоров к общей пам ти | |
| JPH05100993A (ja) | 信号線共有化方式 | |
| KR100250661B1 (ko) | 슬레이브보드의알람발생및해제검출회로 | |
| JPS6411980B2 (ja) | ||
| JPS5848135A (ja) | デ−タバス制御方式 |