KR20000018869A - 교환기에서 프로세서간의 통신 시스템 및 방법 - Google Patents

교환기에서 프로세서간의 통신 시스템 및 방법 Download PDF

Info

Publication number
KR20000018869A
KR20000018869A KR1019980036684A KR19980036684A KR20000018869A KR 20000018869 A KR20000018869 A KR 20000018869A KR 1019980036684 A KR1019980036684 A KR 1019980036684A KR 19980036684 A KR19980036684 A KR 19980036684A KR 20000018869 A KR20000018869 A KR 20000018869A
Authority
KR
South Korea
Prior art keywords
processors
bus occupancy
processor
data
rts
Prior art date
Application number
KR1019980036684A
Other languages
English (en)
Inventor
조용인
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980036684A priority Critical patent/KR20000018869A/ko
Priority to CNB991092910A priority patent/CN1157023C/zh
Priority to US09/342,909 priority patent/US6526467B1/en
Publication of KR20000018869A publication Critical patent/KR20000018869A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 교환기에서 IPC 시스템(Inter Processor Communication System)에 관한 것으로, 특히 프로세서간의 데이타 통신 시 메시지의 길이가 짧고 통신 횟수가 많은 교환기에 적당하도록 한 교환기에서 프로세서간의 통신 시스템 및 방법에 관한 것이다.
본 발명은 허브회로부를 구비하여 다수의 프로세서로부터 버스 점유 요구 신호를 인가받아 각 프로세서의 버스 점유 우선 순위를 부여하고 버스 점유 허가 신호를 생성시켜 순차적으로 데이타를 송신하도록 다수의 프로세서의 버스 점유의 중재를 제어함으로써, 한 프로세서의 에러에 의해 다른 프로세서가 영향을 받지 않으며 데이타 전송 속도를 향상시킨다.

Description

교환기에서 프로세서간의 통신 시스템 및 방법
본 발명은 교환기에서 IPC 시스템(Inter Processor Communication System)에 관한 것으로, 특히 프로세서간의 데이타 통신 시 메시지의 길이가 짧고 통신 횟수가 많은 교환기에 적당하도록 한 교환기에서 프로세서간의 통신 시스템 및 방법에 관한 것이다.
종래 IPC 시스템의 구성은 도 1에 도시한 바와 같이, 마스터 프로세서(10)와 다수의 슬레이브 프로세서(20a~20n)간을 멀티 드롭(Multi-Drop)의 형태로 접속하여 있다.
그리고, 상기 마스터 프로세서(10)와 다수의 슬레이브 프로세서(20a~20n)의 상호 중재에 의한 라운드 로빈 방식으로 특정 시리얼 버스를 점유하여 시리얼 통신을 하는 방식으로 이루어진다.
여기서, 시리얼 버스(Serial Bus)를 이하 아이버스(I-BUS)라 정하여 사용한다.
상기 마스터 프로세서(10)는 마스터 보드를 제어하고, 인터럽트 신호(INT)를 인가받는 CPU(11)와 아이버스를 인터페이스하는 아이버스 인터페이스부(12)를 구비하여 이루어진다.
그리고, 상기 마스터 프로세서(10)의 아이버스 인터페이스부(12)는 프레임 동기 신호 및 동기 클럭발생부(12a)와, 롱 어써트 검출 회로부(12b)를 구비하여 이루어진다.
상기 프레임 동기 신호및 동기 클럭 발생부(12a)는 프레임 동기 신호(FRS)와 동기 클럭(ASTCLK)을 발생시켜 아이버스를 통해 상기 각 슬레이브 프로세서(20a~20n)의 I-BUS 인터페이스부(21a~21n)로 인가한다.
상기 롱 어써트 검출 회로부(12b)는 상기 각 슬레이브 프로세서(20a~20n)의 아이 버스 인터페이스부(21a~21n)와 버스 점유 신호(AST), 데이타 동기 클럭(BRCLK), 데이타를 상호 송수신하고, 각 아이버스 인터페이스부(21a~21n)로부터 인가되는 버스 점유 신호(AST)를 검출하여 인터럽트 신호(INT)를 CPU(31)로 인가한다.
그리고, 상기 슬레이브 프로세서(20a~20n)는 아이버스를 인터페이스하는 I-BUS 인터페이스부(21a~21n)와, 각 슬레이브 보드를 제어하고 동작시키는 CPU(22a~22n)를 각각 구비하여 이루어진다.
전술한 바와 같은 종래의 IPC 시스템에서 각 프로세서간의 통신 동작을 첨부된 도면 도 1과 도 2에 따라 설명하면 다음과 같다.
먼저, 라운드 로빈 방식에 의해 마스터 프로세서(10)와 각 슬레이브 프로세서(20a~20n)간의 아이버스를 점유하여 데이타 통신을 하게 되는데, 상기 마스터 프로세서(10)내의 프레임 동기 신호 및 동기 클럭발생부(12a)에서는 각 슬레이브 프로세서(20a~20n)에 구비된 중재 카운터를 초기화하기 위한 프레임 동기 신호(FRS)와 각 슬레이브 프로세서(20a~20n)내의 아이버스 인터페이스부(21a~21n)를 동기시키기 위한 동기 클럭(ASTCLK)을 발생시켜 아이버스를 통해 해당 각 슬레이브 프로세서(20a~20n)로 인가한다.
이에, 해당 각 슬레이브 프로세서(20a~20n)에서는 버스 점유 요청 신호(TKAST)를 발생시켜 해당 마스터 프로세서(10)로 인가하고, 버스 점유 신호(AST)를 발생시켜 마스터 프로세서(10)에 인가하여 데이타를 송수신하는데, 버스 점유 신호(AST)를 인가함에 따라 아이버스를 점유하고 있음을 알림과 동시에 데이타 동기 클럭(BRCLK)을 생성시켜 해당 데이타 동기 클럭(BRCLK)에 동기를 맞추어 데이타를 마스터 프로세서(10)내의 롱 어써트 검출 회로부(12b)로 인가한다.
그런 후에, 해당 슬레이브 프로세서(20a~20n)의 버스 점유 신호(AST)가 해제되면 다음 차례의 슬레이브 프로세서(20a~20n)중 아이버스로 전송할 데이타를 가진 슬레이브 프로세서(20a~20n)에서 바로 아이버스를 점유 할 수 있도록 해당 슬레이브 프로세서(20a~20n)가 버스 점유 요청 신호(TKAST)를 구동하여 각 슬레이브 프로세서(20a~20n)의 로컬 카운터들의 카운트 업을 중지시킨다.
이에, 해당 버스 점유 요청 신호(TKAST)를 구동한 슬레이브 프로세서(20a~20n)는 버스 점유 요청 신호(TKAST)를 해제한 후, 버스 점유 신호(AST)를 구동함과 동시에 이 신호를 해제하여 다음 차례의 슬레이브 프로세서(20a~20n)로 아이버스 점유기회를 제공하게 된다.
이때, 마스터 프로세서(10)내의 롱 어써트 검출 회로부(12b)에서는 해당 슬레이브 프로세서(20a~20n)로부터 인가된 버스 점유 신호(AST)를 검출하여 아이버스가 점유 시간 이상으로 아이버스의 점유가 발생할 경우, 마스터 프로세서(10)내의 CPU(11)로 인터럽트 신호(INT)를 인가하고, 인가된 인터럽트 신호(INT)에 따라 아이버스상에서 롱 어써트가 발생했음을 인식하게 된다.
이와 같이, 종래에는 아이버스를 통한 프로세서간의 IPC 통신시에 특정한 프로세서의 상태가 불량일 경우 아이버스가 막히는 현상을 방지하거나 마스터 프로세서가 제어할 수 없어 프로세서간의 데이타 통신을 원활히 수행 할 수 없었다.
그리고, 모든 프로세서가 하나의 통신 라인에 연결되어 있으므로 특정 프로세서에 문제가 발생시 전체의 통신에 심각한 문제를 유발시키고 특히 각 프로세서의 탈 실장 시 기존의 프로세서의 통신에 영향을 미쳐 통신 내용이 깨지는 현상이 발생되며, 다수의 프로세서간에 동기를 맞추기 위한 신호가 분산되어 있기 때문에 오동작할 우려가 있다.
또한, 프로세서간의 중재 시간이 동기 클럭(ASTCLK)의 속도에 의존하는데 동기 클럭(ASTCLK)의 속도는 데이타 동기 클럭(BRCLK)에 비해 휠씬 낮아 중재 시간이 길어지고, 동기 주소가 시스템을 설치시 백보드에 수작업으로 세팅되는데 실수에 의해 혹은 접점 불량으로 잘못 인식되는 경우가 있다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로,본 발명은 허브회로부를 구비하여 다수의 프로세서로부터 버스 점유 요구 신호를 인가받아 각 프로세서의 버스 점유 우선 순위를 부여하고 버스 점유 허가 신호를 생성시켜 순차적으로 데이타를 송신하도록 다수의 프로세서의 버스 점유의 중재를 제어함으로써, 한 프로세서의 에러에 의해 다른 프로세서가 영향을 받지 않으며 데이타 전송 속도를 향상시키고 다른 제품에 적용이 가능함을 목적으로 한다.
도 1은 종래의 IPC시스템을 나타낸 구성 블록도.
도 2는 아이버스(I-BUS)상의 제어신호를 나타낸 동작 타이밍도.
도 3은 본 발명의 실시 예에 따른 프로세서간의 통신 시스템을 나타낸 구성 블록도.
도 4는 본 발명의 실시 예에 따른 프로세서간의 통신 방법을 나타낸 순서도.
* 도면의 주요부분에 대한 부호의 설명 *
30-1~30-n: 노드부 31-1~31-n: 송신버퍼부
32-1~32-n: 수신버퍼부 33-1~33-n: 에러감시부
40: 제어부 50-1~50-n: 프로세서
100: 허브회로부
상기와 같은 목적을 달성하기 위해 본 발명은 다수의 데이타 전송요구에 대해 버스 점유를 중재하는 허브회로부(100)와; 상기 데이타 전송을 요구하며 상기 허브회로부(100)의 버스 점유 중재 제어에 따라 데이타를 전송하는 다수의 프로세서(50-1~50-n)를 구비하는 것을 특징으로 한다.
또한, 상기 허브회로부(100)는 상기 각 프로세서(50-1~50-n)로부터 버스 점유 요구 신호(RTS)를 인가받아 버스 점유 허가 신호(CTS)를 생성시켜 버스 점유 우선 순위를 부여하는 제어부(40)와; 상기 제어부(40)의 제어에 따라 상기 각 프로세서(50-1~50-n)간의 데이타를 송수신함과 동시에 상기 각 프로세서(50-1~50-n)의 에러발생 여부를 확인하는 노드부(30-1~30-n)를 구비하는 것을 특징으로 한다.
한편, 다수의 프로세서로부터의 버스 점유 요구 신호(RTS)가 활성화 되었는지를 검출하는 과정과; 상기 다수의 프로세서에서 에러가 발생했는지를 검출하는 과정과; 상기 버스 점유 요구 신호(RTS)가 활성화되어 있고 에러가 발생되지 않은 프로세서에 대해 버스 점유 우선 순위를 결정하여 버스 점유 허가 신호(CTS)를 활성시키는 과정과; 상기 프로세서의 버스 점유 요구 신호(RTS)가 비활성화되었는지를 검출하여 데이타 전송을 종료하는 과정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 실시 예에 따른 교환기에서 프로세서간의 허브형 통신 시스템은 도 3에 도시한 바와 같이, 다수의 데이타 전송요구에 대해 버스 점유를 중재하는 허브회로부(100)와, 상기 데이타 전송을 요0구하며 상기 허브회로부(100)의 버스 점유 중재 제어에 따라 데이타를 전송하는 다수의 프로세서(50-1~50-n)를 구비하는 이루어진다.
여기서, 상기 허브회로부(100)는 상기 각 프로세서(50-1~50-n)로부터 버스 점유 요구 신호(RTS)를 인가받아 버스 점유 허가 신호(CTS)를 생성시켜 버스 점유 우선 순위를 부여하는 제어부(40)와; 상기 제어부(40)의 제어에 따라 상기 각 프로세서(50-1~50-n)간의 데이타를 송수신함과 동시에 상기 각 프로세서(50-1~50-n)의 에러발생 여부를 확인하는 노드부(30-1~30-n)를 구비하여 이루어진다.
그리고, 상기 노드부(30-1~30-n)는 상기 각 프로세서(50-1~50-n)로부터 버스 점유 요구 신호(RTS)와 송신데이타와 클럭을 상기 제어부와 각 프로세서로 인가하는 송신버퍼부(31-1~31-n)와, 상기 제어부(50-1~50-n)로부터 버스 점유 허가 신호(CTS)를 인가받고, 상기 각 프로세서(50-1~50-n)로부터 수신데이타와 클럭을 인가하는 수신버퍼부(32-1~32-n)와, 상기 각 프로세서(50-1~50-n)로부터 인가되는 상기 송신데이타와 상기 클럭과 상기 버스 점유 요구 신호(RTS)의 에러를 체크하여 상기 제어부로 인가하는 에러 감시부(33-1~33-n)를 구비하여 이루어진다.
전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면 도3에 따라 상세하게 설명하면 다음과 같다.
먼저, 다수의 프로세서(50-1~50-n)에서 각 프로세서(50-1~50-n)로 전송할 데이타가 있는지를 검출하여(스텝 S1), 해당 다수의 프로세서(50-1~50-n)에서 전송할 데이타가 있을 경우에 버스 점유 요구 신호(RTS)를 생성시켜 송신버퍼부(31-1~31-n)를 통해 제어부(40)로 인가하여 각 프로세서(50-1~50-n)간에 데이타 전송을 요구하게 된다(스텝 S2).
한편, 제어부(40)에서는 각 프로세서(50-1~50-n)로부터 인가되는 버스 점유 요구 신호(RTS)가 활성화되어 있는 프로세서가 있는지를 확인하게 되는데(스텝 S3), 해당 프로세서로부터 버스 점유 요구 신호(RTS)가 활성화되어 있고, 각 프로세서(50-1~50-n)가 송신버퍼부(31-1~31-n)를 통해 버스 점유 요구 신호(RTS)와 클럭을 제어부(40)로 인가할 때 해당 버스 점유 요구 신호(RTS)와 클럭에 에러가 발생되지 않는지를 검사한다.
이때, 노드부(30-1~30-n)의 에러 감시부(33-1~33-n)에서 클럭이 비정상적인 상태인지를 항상 체크하고 클럭의 주파수가 일정 범위에서 벗어나게 되면 에러로 판단하여 제어부(40)에 보고하게 된다.
이에, 제어부(40)에서는 클럭에러가 발생하여 있는 해당 프로세서의 버스 점유 요구 신호(RTS)를 무시하게 되고, 버스 점유 요구 신호(RTS)가 활성화되고, 에러가 발생하지 않은 프로세서중에 하나를 선택하게 된다(스텝 S4).
그리고, 제어부(40)에서 라운드 로빈 방식이나 우선 순위 방식등의 응용에 가장 알맞은 방식으로 데이타를 전송할 프로세서의 버스 점유 순서를 결정하여 순차적인 데이타 통신이 이루어 질수 있도록 해당 선택된 프로세서에 버스 점유 허가 신호(CTS)를 수신버퍼부(32-1~32-n)를 통해 인가하게 된다(스텝 S5).
이에 따라, 해당 선택된 프로세서에서는 제어부(40)로부터 인가되는 버스 점유 허가 신호(CTS)가 활성화되어 있는지 검출하게 된다(스텝 S6).
이에 따라, 해당 선택된 프로세서에서는 제어부(40)로부터 인가되는 버스 점유 허가 신호(CTS)가 활성화되었을 경우에 송신데이타를 구동하여 해당 송신데이타를 송신버퍼부(31-1~31-n)를 통해 각 프로세서(50-1~50-n)로 인가한다.
그리고, 각 프로세서(50-1~50-n)로 인가되는 데이타는 IPC어드레스와 일치여부를 자체내의 통신 칩에 의해 결정하여 데이타를 수신 버퍼부(32-1~32-n)를 통해 수신하게 된다(스텝 S7).
그후에, 제어부(40)에서는 해당 선택된 프로세서의 버스 점유 요구 신호(RTS)가 비활성화되어 데이타 송신이 종료 되었는지를 검출하게 된다(스텝 S8).
이때, 해당 선택된 프로세서에서 비활성화된 버스 점유 요구 신호(RTS)를 제어부(40)에 인가되지 않았을 경우에(스텝 S9), 노드부(30-1~30-n)의 에러 감시부(33-1~33-n)에서는 해당 선택된 프로세서가 버스 점유 허가 신호(CTS)를 인가받아 한번에 데이타를 전송할수 있는 최대 데이타 전송시간 후에도 버스 점유 요구 신호(RTS)가 비활성화되지 않았는지를 확인하여 에러의 발생여부를 검사하게 되는데, 해당 선택된 프로세서에서 버스 점유 요구 신호(RTS)가 비활성화되지 않았으므로 에러로 체크되어 제어부(40)로 인가하게 된다(스텝 S10).
그러면, 제어부(40)에서는 버스 점유 요구 신호(RTS)의 에러가 발생한 프로세서의 버스 점유 허가 신호(CTS)를 강제로 비활성화시켜 해당 선택된 프로세서에서 에러가 발생한 경우에 비활성화된 버스 점유 허가 신호(CTS)를 인가하고, 버스 점유 요구 신호(RTS)가 비활성화되었다가 활성화이 될 때 까지 해당 프로세서의 버스 점유 요구 신호(RTS)를 무시하게 된다(스텝 S11).
그리고, 해당 선택된 프로세서에서는 제어부(40)로부터 비활성화된 버스 점유 허가 신호(CTS)를 인가받아 제1스텝(S1)로 복귀한다(스텝 S12).
상기 제8스텝(S8)에서 해당 선택된 프로세서로부터 활성화된 버스 점유 요구 신호(RTS)가 인가되었을 경우에는 상기 제11스텝(S11)으로 복귀한다.
이때, 상기 제9스텝(S9)에서 해당 선택된 프로세서로부터 활성화된 버스 점유 요구 신호(RTS)가 인가되었을 경우에 상기 제1스텝(S1)으로 복귀한다.
또한, 제10스텝(S10)에서 해당 선택된 프로세서에 에러가 발생하지 않았을 경우에 제8스텝(S8)으로 복귀한다.
이러한 상기 과정을 반복하여 허브회로부(100)가 다수의 프로세서(50-1~50-n)의 버스 점유를 중재함으로써 각 프로세서(50-1~50-n)로 데이타를 송수신하게 된다.
그러면, 예를 들어 다수의 프로세서(50-1~50-n)의 제어 방식을 라운드 로빈 방식으로 선택하여 데이타 전송하는 동작을 설명하면 다음과 같다.
만약, 제2프로세서와 제5프로세서가 버스 점유 요구 신호(RTS)를 생성하여 송신버퍼부(31-1~31-n)를 통해 해당 버스 점유 요구 신호(RTS)를 제어부(40)에 인가하여 데이타 전송을 동시에 요구할 경우, 제어부(40)에서는 우선 제1프로세서를 검사하여 버스 점유 요구 신호(RTS)의 활성화 여부를 판단하고, 다음으로 제2프로세서를 검사하게 된다.
이때, 제2프로세서의 버스 점유 요구 신호(RTS)가 활성화이므로 제어부(40)에서는 버스 점유 허가 신호(CTS)를 제2프로세서로 수신버퍼부(32-1~32-n)를 통해 인가하게 된다.
이에, 제2프로세서에서는 해당 수신버퍼부(32-1~32-n)를 통해 버스 점유 허가 신호(CTS)를 인가받아 송신데이타와 클럭을 다수의 프로세서(50-1~50-n)로 인가한다.
이에 따라, 다수의 프로세서(50-1~50-n)에서는 제2프로세서로부터 인가되는 송신데이타를 해당 제2프로세서의 IPC어드레스와 일치여부를 결정하여 데이타의 수신여부를 결정하게 된다.
이후에, 제2프로세서는 데이타 전송을 종료하고 버스 점유 요구 신호(RTS)를 비활성화시켜 제어부(40)로 인가한다.
그러면, 제어부(40)에서는 제2프로세서로부터 인가되는 비활성화시킨 버스 점유 요구 신호(RTS)로 전송이 종료 되었음을 확인한후에 제2프로세서에 인가한 버스 점유 허가 신호(CTS)를 비활성화시키게 된다.
이에, 순차적으로 데이타 전송의 프로세서를 결정하기 위해 제3프로세서와 제4프로세서의 버스 점유 요구 신호(RTS)를 확인하여 비활성화임을 확인하고, 제5프로세서의 버스 점유 요구 신호(RTS)를 확인하게 된다.
이에, 제5프로세서의 버스 점유 요구 신호(RTS)가 활성화이므로 제어부(40)에서는 버스 점유 허가 신호(CTS)를 제5프로세서로 수신버퍼부(32-1~32-n)를 통해 인가하게 된다.
이때, 제5프로세서에서는 해당 수신버퍼부(32-1~32-n)를 통해 버스 점유 허가 신호(CTS)를 인가받아 송신데이타와 클럭을 다수의 프로세서(50-1~50-n)로 인가한다.
이에 따라, 다수의 프로세서(50-1~50-n)에서는 제5프로세서로부터 인가되는 송신데이타와 클럭을 해당 제5프로세서의 IPC어드레스와 일치여부를 결정하여 데이타의 수신여부를 결정하고, 해당 제5프로세서는 데이타 전송을 종료하는 버스 점유 요구 신호(RTS)를 비활성화시켜 제어부(40)로 인가한다.
그러면, 제어부(40)에서는 제5프로세서로부터 인가되는 비활성화시킨 버스 점유 요구 신호(RTS)로 전송이 종료 되었음을 확인한후에 제5프로세서에 인가한 버스 점유 허가 신호(CTS)를 비활성화시키게 된다.
이와 같이, 본발명은 허브회로부내의 제어부에서 모든 프로세서의 버스 점유 중재를 제어하고, 각 프로세서의 에러를 감시하는 에러 감시부를 구비하여 한 프로세서의 통신상의 오류가 발생되더라도 다른 프로세서가 영향을 받지 않게 하며, 프로세서간의 중재시간이 짧고, 중재 방식도 회로 변경 없이 여러 가지로 변경할 수 있다.
또한, 본 발명은 종래의 버스방식에서 허브 방식으로 바뀌어 데이타 전송 속도를 향상 시키며, 허브회로부와 프로세서간의 거리가 어느 정도 멀어도 동작하는데 지장이 없게 구성되어 있으며 허브회로부의 이중화 구현도 쉽다.
그리고, 다른 제품에 적용에도 응용이 가능한데 예를 들어 대용량 전전자 교환기와 제한된 프로세서간의 고속 통신이 필요한 모든 응용 제품과 데이타가 빈번하여 데이타의 충돌 감지 방식(CSMA/CD)을 사용할 수 없는 제품에 응용이 가능하다.
전술한 바와 같이, 본 발명은 허브회로부를 구비하여 다수의 프로세서로부터 버스 점유 요구 신호를 인가받아 각 프로세서의 버스 점유 우선 순위를 부여하고 버스 점유 허가 신호를 생성시켜 순차적으로 데이타를 송신하도록 다수의 프로세서의 버스 점유의 중재를 제어함으로써, 한 프로세서의 에러에 의해 다른 프로세서가 영향을 받지 않으며 데이타 전송 속도를 향상시킨다.

Claims (3)

  1. 다수의 데이타 전송요구에 대해 버스 점유를 중재하는 허브회로부(100)와; 상기 데이타 전송을 요구하며 상기 허브회로부(100)의 버스 점유 중재 제어에 따라 데이타를 전송하는 다수의 프로세서(50-1~50-n)를 구비하는 것을 특징으로 하는 교환기에서 프로세서간의 통신 시스템.
  2. 제1항에 있어서,
    상기 허브회로부(100)는 상기 각 프로세서(50-1~50-n)로부터 버스 점유 요구 신호(RTS)를 인가받아 버스 점유 허가 신호(CTS)를 생성시켜 버스 점유 우선 순위를 부여하는 제어부(40)와; 상기 제어부(40)의 제어에 따라 상기 각 프로세서(50-1~50-n)간의 데이타를 송수신함과 동시에 상기 각 프로세서(50-1~50-n)의 에러발생 여부를 확인하는 노드부(30-1~30-n)를 구비하는 것을 특징으로 하는 교환기에서 프로세서간의 통신 시스템.
  3. 다수의 프로세서로부터의 버스 점유 요구 신호(RTS)가 활성화되었는지를 검출하는 과정과; 상기 다수의 프로세서에서 에러가 발생했는지를 검출하는 과정과; 상기 버스 점유 요구 신호(RTS)가 활성화되어 있고 에러가 발생되지 않은 프로세서에 대해 버스 점유 우선 순위를 결정하여 버스 점유 허가 신호(CTS)를 활성화시키는 과정과; 상기 프로세서의 버스 점유 요구 신호(RTS)가 비활성화되었는지를 검출하여 데이타 전송을 종료하는 과정을 포함하는 것을 특징으로 하는 교환기에서 프로세서간의 통신 방법.
KR1019980036684A 1998-09-03 1998-09-03 교환기에서 프로세서간의 통신 시스템 및 방법 KR20000018869A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980036684A KR20000018869A (ko) 1998-09-03 1998-09-03 교환기에서 프로세서간의 통신 시스템 및 방법
CNB991092910A CN1157023C (zh) 1998-09-03 1999-06-25 用于交换机处理器之间的通信装置及其方法
US09/342,909 US6526467B1 (en) 1998-09-03 1999-06-30 Apparatus and method for inter-processor communicating in switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036684A KR20000018869A (ko) 1998-09-03 1998-09-03 교환기에서 프로세서간의 통신 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20000018869A true KR20000018869A (ko) 2000-04-06

Family

ID=19549731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036684A KR20000018869A (ko) 1998-09-03 1998-09-03 교환기에서 프로세서간의 통신 시스템 및 방법

Country Status (3)

Country Link
US (1) US6526467B1 (ko)
KR (1) KR20000018869A (ko)
CN (1) CN1157023C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391712B1 (ko) * 2000-12-21 2003-07-16 엘지전자 주식회사 교환기의 아이피시 정합 장치
KR100798583B1 (ko) * 2001-12-07 2008-01-28 엘지전자 주식회사 직렬 통신 인터페이스 장치와 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100525379B1 (ko) * 2000-01-28 2005-11-02 엘지전자 주식회사 반이중 데이터 전송방식의 기억장치 직접접근 로직의데이터 충돌 방지 방법
US6639331B2 (en) * 2001-11-30 2003-10-28 Onan Corporation Parallel generator power system
US7007128B2 (en) * 2004-01-07 2006-02-28 International Business Machines Corporation Multiprocessor data processing system having a data routing mechanism regulated through control communication
US7308558B2 (en) * 2004-01-07 2007-12-11 International Business Machines Corporation Multiprocessor data processing system having scalable data interconnect and data routing mechanism
WO2007096987A1 (ja) * 2006-02-24 2007-08-30 Fujitsu Limited エラー制御装置
KR20100020220A (ko) * 2008-08-12 2010-02-22 한국전자통신연구원 메모리 공유 제어장치 및 메모리 공유 제어방법, 그리고 공유 메모리 접근방법
JP5408120B2 (ja) * 2010-12-22 2014-02-05 ブラザー工業株式会社 通信装置、通信装置のプログラムおよび通信装置の制御方法
US8984194B2 (en) * 2011-01-21 2015-03-17 Numia Medical Technology Llc Multi-master bus arbitration and resource control
CN103729329B (zh) * 2012-10-12 2018-01-19 深圳市中兴微电子技术有限公司 核间通信装置及方法
JP6379905B2 (ja) * 2014-09-16 2018-08-29 富士通株式会社 制御装置および制御方法
US9857975B2 (en) 2015-06-26 2018-01-02 International Business Machines Corporation Non-volatile memory drive partitions within microcontrollers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237566A (en) * 1989-03-30 1993-08-17 Ungermann-Bass, Inc. Network hub for maintaining node bandwidth in a single-node network
US5546385A (en) * 1995-01-19 1996-08-13 Intel Corporation Flexible switching hub for a communication network
GB2338155B (en) * 1998-06-05 2003-02-12 3Com Technologies Ltd Hub system with ring arbitration
US6219353B1 (en) * 1998-06-17 2001-04-17 Nortel Networks Limited Message hub

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100391712B1 (ko) * 2000-12-21 2003-07-16 엘지전자 주식회사 교환기의 아이피시 정합 장치
KR100798583B1 (ko) * 2001-12-07 2008-01-28 엘지전자 주식회사 직렬 통신 인터페이스 장치와 방법

Also Published As

Publication number Publication date
US6526467B1 (en) 2003-02-25
CN1246761A (zh) 2000-03-08
CN1157023C (zh) 2004-07-07

Similar Documents

Publication Publication Date Title
EP0137437B1 (en) Method for initializing a token-passing local-area network
US4231086A (en) Multiple CPU control system
KR20000018869A (ko) 교환기에서 프로세서간의 통신 시스템 및 방법
US4556939A (en) Apparatus for providing conflict-free highway access
EP0196870B1 (en) Interface circuit for transmitting and receiving data
KR100257712B1 (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
US4962378A (en) Multi-user serial bus system
US6675245B1 (en) Apparatus and method for providing round-robin arbitration
WO1988008167A1 (en) Parallel networking architecture
US4433376A (en) Intersystem translation logic system
JP2019097088A (ja) シリアル通信システム
CA1186767A (en) Self-adjusting, distributed control, access method for a multiplexed single-signal data bus
US7480832B2 (en) Centralized error signaling and logging
EP0286235B1 (en) Automatic determination of the number of processor modules for multiprocessor systems
EP0643892B1 (en) A data transfer method for an actuator system operating in an environment subjected to interferences
JP4097847B2 (ja) バス・ブリッジのアービトレーション方法
JPH09319699A (ja) バスシステム
US20030196000A1 (en) Data transmission method
CA1147419A (en) Logic system for selectively reconfiguring an intersystem communication link
US5398233A (en) Method of resetting coupled modules and system using the method
KR950007438B1 (ko) 전자교환기용 패킷 버스 장치의 중앙 중재기
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
KR100267344B1 (ko) 에이치.디.엘.씨(hdlc)버스 구조 교환기 시스템의 전송 데이터 충돌 방지 장치 및 그 방법
CA1145434A (en) Intersystem translation logic system
KR0139962B1 (ko) 신호단말 버스 점유시간의 예약 방법 및 그 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid