JPH02230356A - 情報処理装置のバス拡張装置 - Google Patents
情報処理装置のバス拡張装置Info
- Publication number
- JPH02230356A JPH02230356A JP5115589A JP5115589A JPH02230356A JP H02230356 A JPH02230356 A JP H02230356A JP 5115589 A JP5115589 A JP 5115589A JP 5115589 A JP5115589 A JP 5115589A JP H02230356 A JPH02230356 A JP H02230356A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- interruption
- level
- signal
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 239000002699 waste material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の内部の情報の伝達路であるバス
を拡張するためのバス拡張装置に関する． 〔従来の技術〕 情報処理装置において、その内部の情報伝達路であるバ
スを拡張するための従来の手段は、以下に示す二通りの
手段が用いられている。
を拡張するためのバス拡張装置に関する． 〔従来の技術〕 情報処理装置において、その内部の情報伝達路であるバ
スを拡張するための従来の手段は、以下に示す二通りの
手段が用いられている。
すなわち、第一の手段は、第３図に示すように、拡張バ
ス１５上の割込みレベルＩＮＴＯ〜７６１を論理和回路
１３によって一つのレベル６２にまとめて基本バス１６
上に伝達するものである． 第二の手段は、第５図に示すように、拡張バス２５上の
割込みレベルＩＮＴＯ〜７ ７１をそのままのレベルＩ
ＮＴＯ〜７ ７２として連絡バス２３を介して基本バ
ス２６上に伝達するものである． 〔発明が解決しようとする課題〕 上述の第一の手段では、第４図に示すように、拡張バス
１５から割込みを受信（参照符号１１１）したとき、拡
張バス１５上のどのスレーブが割込みを発生しなかを判
別できないため、拡張バス１５上のすべてのスレーブに
対してアクセス（参照符号１１２）Ｌて割込みを出した
スレーブを判別（参照符号１１３）Ｌてから割込みに対
する処理（参照符号１１４）を行う必要があり、処理を
行うまでに多くの時間がかかるという欠点がある。
ス１５上の割込みレベルＩＮＴＯ〜７６１を論理和回路
１３によって一つのレベル６２にまとめて基本バス１６
上に伝達するものである． 第二の手段は、第５図に示すように、拡張バス２５上の
割込みレベルＩＮＴＯ〜７ ７１をそのままのレベルＩ
ＮＴＯ〜７ ７２として連絡バス２３を介して基本バ
ス２６上に伝達するものである． 〔発明が解決しようとする課題〕 上述の第一の手段では、第４図に示すように、拡張バス
１５から割込みを受信（参照符号１１１）したとき、拡
張バス１５上のどのスレーブが割込みを発生しなかを判
別できないため、拡張バス１５上のすべてのスレーブに
対してアクセス（参照符号１１２）Ｌて割込みを出した
スレーブを判別（参照符号１１３）Ｌてから割込みに対
する処理（参照符号１１４）を行う必要があり、処理を
行うまでに多くの時間がかかるという欠点がある。
上述の第二の手段は、第６図に示すように、割込みを受
信（参照符号１２１）Ｌたとき、拡張バス２５上のスレ
ーブと基本バス２６上のスレーブとが同じ割込みレベル
を利用していると、どちら側から割込みが発生したかの
区別がつかないため、同じ割込みレベルの使用するスレ
ーブのすべてに対してアクセスして（参照符号１２２お
よび１２３）割込みを出したスレーブを判別してからそ
の割込みに対する処理（参照符号１２４）を行わなけれ
ばならず、このため無駄が生ずるという欠点を有してい
る． 〔課題を解決するための手段〕 本発明の情報処理装置のバス拡張装置は、拡張バスに対
して割込み信号を送出するモジュールと、前記拡張バス
上の割込み信号を１本にまとめて所定のレベルの信号と
して基本バスに出力する論理和回路と、前記拡張バスの
割込み信号のレベルを記憶するレジスタと、前記基本バ
ス上に設けられ前記論理和回路からの信号を入力したと
き前記レジスタにアクセスして割込み信号のレベルを調
べてそのレベルに対応したスレーブに対してアクセスし
て処理を行う中央処理装置とを備えている． 〔実施例〕 次に本発明の実施例について図面を参照して説明する． 第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示す流れ図である。
信（参照符号１２１）Ｌたとき、拡張バス２５上のスレ
ーブと基本バス２６上のスレーブとが同じ割込みレベル
を利用していると、どちら側から割込みが発生したかの
区別がつかないため、同じ割込みレベルの使用するスレ
ーブのすべてに対してアクセスして（参照符号１２２お
よび１２３）割込みを出したスレーブを判別してからそ
の割込みに対する処理（参照符号１２４）を行わなけれ
ばならず、このため無駄が生ずるという欠点を有してい
る． 〔課題を解決するための手段〕 本発明の情報処理装置のバス拡張装置は、拡張バスに対
して割込み信号を送出するモジュールと、前記拡張バス
上の割込み信号を１本にまとめて所定のレベルの信号と
して基本バスに出力する論理和回路と、前記拡張バスの
割込み信号のレベルを記憶するレジスタと、前記基本バ
ス上に設けられ前記論理和回路からの信号を入力したと
き前記レジスタにアクセスして割込み信号のレベルを調
べてそのレベルに対応したスレーブに対してアクセスし
て処理を行う中央処理装置とを備えている． 〔実施例〕 次に本発明の実施例について図面を参照して説明する． 第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示す流れ図である。
第１図および第２図に示すように、本実施例のバス拡張
装置は、拡張バスラ上に設けたモジュール４から割込み
信号（ＩＮＴ）５１を出しく参照符号４）、このＩＮＴ
５１は、ＩＮＴＯ〜７ ５２を介して論理和回路３によ
って１本にまとめられて所定のレベルの信号５３として
基本バス６上に出力される。これと同時に、その割込み
バスの割込み信号５２のレベルはレジスタ２に記憶され
る。基本バス６上に設けられている中央処理装置１は、
割込み信号を入力すると、それが拡張バスラに割当てた
割込みレベルであれば、まず拡張装置内のレジスタ２に
アクセス（参照符号１０２）して拡張バスラ上のどの割
込みレベルが出力されているのかを調べ（参照符号１０
３および１０４）、その割込みレベルに対応したスレー
ブに対してアクセスして処理（参照符号１０５）を行う
． 〔発明の効果〕 以上説明したように、本発明の情報処理装置のバス拡張
装置は、拡張バス上の割込みレベルを記憶するレジスタ
と、拡張バスの割込み信号を１本にまとめて基本バスに
伝達する論理和回路とを設けることにより、割込み信号
が基本バスからのものかまたは拡張バスからのものかお
よび拡張バスのどのレベルの割込みかを判別できるため
、無駄な処理動作を省くことができるという効果がある
．
装置は、拡張バスラ上に設けたモジュール４から割込み
信号（ＩＮＴ）５１を出しく参照符号４）、このＩＮＴ
５１は、ＩＮＴＯ〜７ ５２を介して論理和回路３によ
って１本にまとめられて所定のレベルの信号５３として
基本バス６上に出力される。これと同時に、その割込み
バスの割込み信号５２のレベルはレジスタ２に記憶され
る。基本バス６上に設けられている中央処理装置１は、
割込み信号を入力すると、それが拡張バスラに割当てた
割込みレベルであれば、まず拡張装置内のレジスタ２に
アクセス（参照符号１０２）して拡張バスラ上のどの割
込みレベルが出力されているのかを調べ（参照符号１０
３および１０４）、その割込みレベルに対応したスレー
ブに対してアクセスして処理（参照符号１０５）を行う
． 〔発明の効果〕 以上説明したように、本発明の情報処理装置のバス拡張
装置は、拡張バス上の割込みレベルを記憶するレジスタ
と、拡張バスの割込み信号を１本にまとめて基本バスに
伝達する論理和回路とを設けることにより、割込み信号
が基本バスからのものかまたは拡張バスからのものかお
よび拡張バスのどのレベルの割込みかを判別できるため
、無駄な処理動作を省くことができるという効果がある
．
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示す流れ図、第３図は従来の情
報処理装置のバス拡張装置の第一の例を示すブロック図
、第４図は第３図の例の動作を示す流れ図、第５図は従
来の情報処理装置のバス拡張装置の第二の例を示すブロ
ック図、第６図は第４図の例の動作を示す流れ図である
。 １・・・中央処理装置、２・・・レジスタ、３・１３・
・・論理和回路、４・・・モジュール、５・１５・２５
・・・拡張バス、６・１６・２６・・・基本バス、２３
・・・連絡バス．
第１図の実施例の動作を示す流れ図、第３図は従来の情
報処理装置のバス拡張装置の第一の例を示すブロック図
、第４図は第３図の例の動作を示す流れ図、第５図は従
来の情報処理装置のバス拡張装置の第二の例を示すブロ
ック図、第６図は第４図の例の動作を示す流れ図である
。 １・・・中央処理装置、２・・・レジスタ、３・１３・
・・論理和回路、４・・・モジュール、５・１５・２５
・・・拡張バス、６・１６・２６・・・基本バス、２３
・・・連絡バス．
Claims (1)
- 拡張バスに対して割込み信号を送出するモジュールと、
前記拡張バス上の割込み信号を１本にまとめて所定のレ
ベルの信号として基本バスに出力する論理和回路と、前
記拡張バスの割込み信号のレベルを記憶するレジスタと
、前記基本バス上に設けられ前記論理和回路からの信号
を入力したとき前記レジスタにアクセスして割込み信号
のレベルを調べてそのレベルに対応したスレーブに対し
てアクセスして処理を行う中央処理装置とを備えること
を特徴とする情報処理装置のバス拡張装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115589A JPH02230356A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置のバス拡張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115589A JPH02230356A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置のバス拡張装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02230356A true JPH02230356A (ja) | 1990-09-12 |
Family
ID=12878938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5115589A Pending JPH02230356A (ja) | 1989-03-02 | 1989-03-02 | 情報処理装置のバス拡張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02230356A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524217A (en) * | 1992-06-24 | 1996-06-04 | International Business Machines Corporation | System having different signal transfer modes for detecting and restoring logical levels and blocking operation when restored signal outputs are on a predetermined level |
| JP2002522846A (ja) * | 1998-08-10 | 2002-07-23 | マイクロン エレクトロニクス， インコーポレイテッド | 周辺ステータスについての内部レジスタを有するプロセッサまたはコア論理演算装置 |
| JP2005258502A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Kokusai Electric Inc | 情報処理ボード |
| JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のｓｍｉ処理方法 |
-
1989
- 1989-03-02 JP JP5115589A patent/JPH02230356A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5524217A (en) * | 1992-06-24 | 1996-06-04 | International Business Machines Corporation | System having different signal transfer modes for detecting and restoring logical levels and blocking operation when restored signal outputs are on a predetermined level |
| JP2002522846A (ja) * | 1998-08-10 | 2002-07-23 | マイクロン エレクトロニクス， インコーポレイテッド | 周辺ステータスについての内部レジスタを有するプロセッサまたはコア論理演算装置 |
| JP2005258502A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Kokusai Electric Inc | 情報処理ボード |
| JP4523303B2 (ja) * | 2004-03-09 | 2010-08-11 | 株式会社日立国際電気 | 情報処理ボード |
| JP2006040063A (ja) * | 2004-07-28 | 2006-02-09 | Toshiba Corp | 情報処理装置および情報処理装置のｓｍｉ処理方法 |
| JP4585249B2 (ja) * | 2004-07-28 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
| US7886100B2 (en) | 2004-07-28 | 2011-02-08 | Kabushiki Kaisha Toshiba | Information processing apparatus and SMI processing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| US7073007B1 (en) | Interrupt efficiency across expansion busses | |
| JPH07120343B2 (ja) | マルチプロセッサシステム | |
| KR980007804A (ko) | 일대다 프로세서 통신장치 및 통신방법 | |
| JPS61269545A (ja) | 計算機システム | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| KR100242690B1 (ko) | 어드레스 라인을 이용한 하위 장치 제어 장치 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| KR19980015549A (ko) | 다수 프로세서간의 통신장치 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPH033043A (ja) | 半導体装置 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
| JPS61213931A (ja) | 割込み検出方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH04123547A (ja) | ネットワークにおける端末アドレス登録装置 | |
| JPH07111700B2 (ja) | ダウン・コード収集回路 | |
| JPS6280750A (ja) | システムバスのデ−タ転送装置 | |
| JPH04277844A (ja) | キャッシュメモリ制御回路 | |
| KR840005230A (ko) | 데이타 처리 시스템에 있어서의 악세스 요구 제어장치 | |
| JPH02126356A (ja) | バス制御システム | |
| JPH06175975A (ja) | シリアル通信装置 |