KR960035290A - 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 - Google Patents

데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 Download PDF

Info

Publication number
KR960035290A
KR960035290A KR1019960008998A KR19960008998A KR960035290A KR 960035290 A KR960035290 A KR 960035290A KR 1019960008998 A KR1019960008998 A KR 1019960008998A KR 19960008998 A KR19960008998 A KR 19960008998A KR 960035290 A KR960035290 A KR 960035290A
Authority
KR
South Korea
Prior art keywords
bus
address
data
providing
mode
Prior art date
Application number
KR1019960008998A
Other languages
English (en)
Other versions
KR100369092B1 (ko
Inventor
씨. 모이어 윌리암
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR960035290A publication Critical patent/KR960035290A/ko
Application granted granted Critical
Publication of KR100369092B1 publication Critical patent/KR100369092B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Microcomputers (AREA)

Abstract

데이타 프로세싱 시스템(11,13,15)내에서 버스 로딩을 분배하는 장치와 방법, 한 실시예에서, 본 발명은 어드레스와 데이타가 버스들(60,62)에 있는 로딩들의 분배를 좀 더 공평하게 할 수 있도록 하기 위해 버스들(60,62)을 통해 어떻게 전달되어지는지를 결정하는 버스 로딩 제어 레지스터 비트 필드(90)를 사용한다. 고정된 어드레스나 데이타 버스는 없다. 대신에, 씨이클마다, 각 버스(60,62)는 단지 어드레스나 단지 데이타만을 전송하거나, 어드레스와 데이타 모두 전송하거나 아무것도 전송하지 않도록 각각 프로그램되어질 수 있다. 한 실시예에 있어서, 각 버스 로딩 비트 필드(90~93)에 대응하는 프로그램 가능한 어드레스 범위(150~153)가 있다. 특별한 어드레스 범위에 대해 버스 억세스를 하기 위해, 상응하는 버스 로딩 비트 필드(보기 90)가 어드레스와 데이타가 버스들(60,62)을 거쳐 어떻게 전달되어지는가를 결정한다.

Description

데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 데이타 프로세싱 시스템의 블록도, 제2도는 본 발명의 다른 실시예에 따른 데이트 프로세싱 시스템(13)의 블록도, 제3도는 본 발명의 다른 실시예에 따른 데이타 프로세싱 시스템의 블록도.

Claims (3)

  1. 제1버스(60)와 제2버스(62)를 갖고 있는 데이타 프로세서(10)로부터 어드레스 신호들과 데이타 신호들을 제공하는 방법에 있어서, 상기 데이타 프로세서(10)는 제1모드에서, 제1버스(60)를 통해서는 어드레스 신호들을, 제2버스(62)를 통해서는 데이타 신호들을 제공하는 단계와, 상기 데이타 프로세서(10)는 제2모드에서 제1버스(60)를 통해서는 데이타 신호들을, 제2버스(62)를 통해서는 어드레스 신호들을 제공하는 단계를 포함하는 방법.
  2. 데이타 프로세서(10)에 있어서, 어드레스값을 제공하는 어드레스 버스(110)와, 데이타값을 제공하는 데이타 버스(112)와, 다수의 제1버스 터미날들(124)과, 다수의 제2버스 터미날들(126)과, 제1모드 제어값을 저장하기 위한 제1제어 레지스터부(90)와, 상기 어드레스 버스(110)와, 상기 데이타 버스(112)와, 상기 다수의 제1버스 터미날들(124)과, 상기 다수의 제2버스 터미날들(126)과, 상기 제1제어 레지스터부(90)에 연결된 버스 결합 회로(100)로 구성되어 있으며, 만약 제1모드 제어값이 제1값이라면, 상기 버스 결합 회로(100)는 상기 어드레스 버스(110)를 상기 다수의 제1버스 터미날(124)들에 연결시키고, 상기 다수의 제1버스 터미날(124)에게 어드레스값을 제공하며, 상기 데이타 버스(112)를 상기 다수의 제2버스 터미날(124)에 연결시키고, 상기 다수의 제2버스 터미날(126)들에게 데이타값을 제공하며, 만약 제1모드 제어값이 제2값이라면 상기 버스 결합 회로(100)는 상기 데이타 버스(112)를 상기 다수의 제1버스 터미날(124)에 연결시키고, 상기 다수의 제1버스 터미날(124)들에게 데이타 값을 제공하며, 상기 어드레스 버스(110)를 상기 다수의 제2버스 터미날들(126)에 연결하고, 상기 다수의 제2버스 터미날(126)들에게 어드레스값을 제공하는 데이타 프로세서.
  3. 제1버스(60)와 제2버스(62)를 갖는 데이타 프로세싱 시스템내에 있는 어드레스와 데이타값을 제공하는 방법에 있어서, 상기 제1어드레스 범위(150)에 대응하는 제1레지스터 제어필스(90)를 제공하는 단계와, 제2어드레스 범위(151)에 대응하는 제2레지스터 제어필드(91)를 제공하는 단계와, 어드레스값들중 제1의 값이 제1어드레스 범위(150)에 있다면, 제1레지스터 제어 필드(90)를 통해 데이타 프로세싱 시스템(10, 11)의 버스 모드를 선택하는 단계와, 어드레스값들중 제1의 값이 제2어드레스 범위(151)에 있다면 제2레지스터 제어 필드(91)를 통해 데이타 프로세싱 시스템(10, 11)의 버스 모드를 선택하는 단계와, 버스 모드가 제1모드가 된다면 제1버스(60)를 통해서는 어드레스값들중 제1의 값을, 제2버스(62)를 통해서는 데이타값들중 제1의 값을 제공하는 단계와, 버스 모드가 제2모드라면, 제1버스(60)를 통해서는 데이타값들중 제1의 값을, 제2버스(62)를 통해서 어드레스값들중 제1의 값을 제공하는 단계와, 버스 모드가 제3모드라면, 제1버스(60)를 통해서 데이타값들중 제1의 값과 어드레스값들중 제1의 값을 모두 제공하는 단계와, 버스 모드가 제4모드라면, 제2버스(62)를 통해 데이타값들과 어드레스값들의 제1의 값을 모두 제공하는 단계로 구성되어 있는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960008998A 1995-03-31 1996-03-29 데이타프로세서로부터어드레스신호와데이터신호를제공하는방법과데이터프로세서 KR100369092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US414,473 1989-09-29
US08/414,473 US5638520A (en) 1995-03-31 1995-03-31 Method and apparatus for distributing bus loading in a data processing system

Publications (2)

Publication Number Publication Date
KR960035290A true KR960035290A (ko) 1996-10-24
KR100369092B1 KR100369092B1 (ko) 2003-06-19

Family

ID=23641605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008998A KR100369092B1 (ko) 1995-03-31 1996-03-29 데이타프로세서로부터어드레스신호와데이터신호를제공하는방법과데이터프로세서

Country Status (5)

Country Link
US (1) US5638520A (ko)
EP (1) EP0735492A1 (ko)
JP (1) JP3616453B2 (ko)
KR (1) KR100369092B1 (ko)
TW (1) TW594479B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802541A (en) * 1996-02-28 1998-09-01 Motorola, Inc. Method and apparatus in a data processing system for using chip selects to perform a memory management function
US5845098A (en) * 1996-06-24 1998-12-01 Motorola Inc. Address lines load reduction
US6085272A (en) * 1998-03-14 2000-07-04 Cardio Logic, Inc. Transmitting command block data using the lower address part of the address phase
US6038630A (en) * 1998-03-24 2000-03-14 International Business Machines Corporation Shared access control device for integrated system with multiple functional units accessing external structures over multiple data buses
US6240492B1 (en) 1998-05-22 2001-05-29 International Business Machines Corporation Memory interface for functional unit of integrated system allowing access to dedicated memory and shared memory, and speculative generation of lookahead fetch requests
US6665749B1 (en) * 1999-08-17 2003-12-16 Nec Electronics, Inc. Bus protocol for efficiently transferring vector data
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US20050147414A1 (en) * 2003-12-30 2005-07-07 Morrow Warren R. Low latency optical memory bus
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US20100325333A1 (en) * 2008-10-14 2010-12-23 Texas Instruments Incorporated Method Allowing Processor with Fewer Pins to Use SDRAM
US7969179B2 (en) 2009-03-31 2011-06-28 Freescale Semiconductor, Inc. Method and apparatus for increasing security in a system using an integrated circuit

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144562A (en) * 1977-06-23 1979-03-13 Ncr Corporation System and method for increasing microprocessor output data rate
US4300195A (en) * 1979-08-09 1981-11-10 Motorola, Inc. CMOS Microprocessor architecture
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
FR2539887B1 (fr) * 1983-01-20 1985-07-26 Tech Europ Commutation Procede pour assurer la securite du fonctionnement d'un automate programmable et automate pour la mise en oeuvre du procede
JPS61223785A (ja) * 1985-03-28 1986-10-04 株式会社東芝 画像メモリ制御装置
CA1286788C (en) * 1986-07-24 1991-07-23 Robert Hubert Delaney Data flow control arrangement for local area network
US5048012A (en) * 1987-04-03 1991-09-10 Advanced Micro Devices, Inc. Data link controller with flexible multiplexer
JPS63282870A (ja) * 1987-05-14 1988-11-18 Minolta Camera Co Ltd メモリユニットのアドレス指定方式
JPS643739A (en) * 1987-06-26 1989-01-09 Toshiba Corp Information processor
US5146605A (en) * 1987-11-12 1992-09-08 International Business Machines Corporation Direct control facility for multiprocessor network
US5235684A (en) * 1988-06-30 1993-08-10 Wang Laboratories, Inc. System bus having multiplexed command/id and data
US5165037A (en) * 1988-09-09 1992-11-17 Compaq Computer Corporation System for controlling the transferring of different widths of data using two different sets of address control signals
US5274784A (en) * 1989-01-13 1993-12-28 International Business Machines Corporation Data transfer using bus address lines
US5109490A (en) * 1989-01-13 1992-04-28 International Business Machines Corporation Data transfer using bus address lines
US5237566A (en) * 1989-03-30 1993-08-17 Ungermann-Bass, Inc. Network hub for maintaining node bandwidth in a single-node network
US5086407A (en) * 1989-06-05 1992-02-04 Mcgarity Ralph C Data processor integrated circuit with selectable multiplexed/non-multiplexed address and data modes of operation
FR2663137B1 (fr) * 1990-06-12 1994-07-29 Sgs Thomson Microelectronics Dispositif electronique de connexion.
EP0518488A1 (en) * 1991-06-12 1992-12-16 Advanced Micro Devices, Inc. Bus interface and processing system
US5262991A (en) * 1991-11-22 1993-11-16 Zilog, Inc. Device with multiplexed and non-multiplexed address and data I/O capability
KR940010136B1 (ko) * 1992-01-07 1994-10-22 삼성전자 주식회사 라운드 로빈방식의 시리얼버스 통신시스템의 버스점유신호 발생회로
US5255376A (en) * 1992-01-14 1993-10-19 Sun Microsystems, Inc. Method and apparatus for supporting a dual bit length protocol for data transfers
CA2092631C (en) * 1992-06-19 1997-04-08 Don Steven Keener Physical partitioning of logically continuous bus
KR0139967B1 (ko) * 1992-11-30 1998-07-01 정장호 글로벌 버스의 멀티 프레임 전송제어회로
US5448521A (en) * 1993-11-12 1995-09-05 International Business Machines Corporation Connecting a short word length non-volatile memory to a long word length address/data multiplexed bus
US5483660A (en) * 1993-11-29 1996-01-09 Motorola Inc. Method and apparatus for performing multiplexed and non-multiplexed bus cycles in a data processing system

Also Published As

Publication number Publication date
US5638520A (en) 1997-06-10
JP3616453B2 (ja) 2005-02-02
EP0735492A1 (en) 1996-10-02
KR100369092B1 (ko) 2003-06-19
JPH08287008A (ja) 1996-11-01
TW594479B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
EP0518488A1 (en) Bus interface and processing system
KR960035290A (ko) 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치
KR890007173A (ko) 애드레스 버스 제어장치
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
KR970012153A (ko) 데이타 프로세서 및 중단점 작동 실행 방법
US6058458A (en) Multi-processor system having a shared program memory and related method
KR890015108A (ko) 데이타 전송 제어 시스템
CN101169767B (zh) 访问控制设备及访问控制方法
JPH01305460A (ja) プロセッサ間通信方式
US5289426A (en) Dual port memory having address conversion function
KR100261154B1 (ko) 직접 메모리 액세스 제어 장치
US20010039608A1 (en) Architecture and configuring method for a computer expansion board
JPH02230356A (ja) 情報処理装置のバス拡張装置
KR0186202B1 (ko) 원칩 마이크로 컴퓨터
KR960002027A (ko) 데이타 처리 장치
KR100242690B1 (ko) 어드레스 라인을 이용한 하위 장치 제어 장치
EP0359212A2 (en) Computer system capable of controlling access to expanded memory
KR890013567A (ko) 다이렉트 메모리 액세스 제어장치
JPH064469A (ja) 入出力装置制御方式
JPS61269545A (ja) 計算機システム
KR970016898A (ko) 데이터 처리기 및 억세스 방법
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
JPH04109350A (ja) データ書込み制御装置
JPH01219932A (ja) バンク切換装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 14