KR960025089A - 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서 - Google Patents
멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서 Download PDFInfo
- Publication number
- KR960025089A KR960025089A KR1019950048164A KR19950048164A KR960025089A KR 960025089 A KR960025089 A KR 960025089A KR 1019950048164 A KR1019950048164 A KR 1019950048164A KR 19950048164 A KR19950048164 A KR 19950048164A KR 960025089 A KR960025089 A KR 960025089A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- data
- bus
- values
- data processor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Abstract
데이타 프로세서(10) 및 급속한 멀티플렉싱 버스(28)상에 쇼 사이클을 제공하는 방법은 두개의 동작 모드를 이용한다. 제1동작 모드는 논리 해석기(100)와 같은 수동 장치에 인터페이싱하는 멀티플렉싱 버스상에 표준쇼 사이클을 지원한다. 제2동작 모드는 멀티플렉싱 버스를 이용하여 제어 평션의 실시간 트랙킹을 어뮬레이션툴(100)에 지원한다. 데이타 프로세서(10)의 각 동작 모드동안, 판독 및 기록 쇼 사이클은 유사한 포맷으로 동시에 지원 및 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 개발 시스템을 설명한 도면, 제2도는 제1도의 개발 시스템의 버스 해석기를 설명한 도면, 제3도는 제1도의 데이타 처리 시스템의 시스템 집적 회로를 설명하는 도면, 제4도는 제3도의 시스템 집적 회로의 외부 버스 회로를 설명하는 도면.
Claims (5)
- 데이타 프로세서(10)내의 멀티플렉싱 버스(28)상에 쇼 사이클을 제공하는 방법에 있어서, 제1버스 사이클동안, 상기 데이타 프로세서의 중앙 처리 장치(12)가 상기 데이타 프로세서의 내부 메모리(22)로부터의 제1어드레스에서 제1데이타 값을 액세싱하도록 인에이블링하는 단계와, 상기 데이타 프로세서에 결합된 시스템 집적회로(16)가 제1버스 사이클동안 멀티플렉싱 버스를 통해 상기 제1어드레스를 외부적으로 제공하도록 인에이블링하는 단계와, 상기 시스템 집적 회로가 제2버스 사이클동안 제2어드레스에서의 제2데이타 값을 액세싱하도록 인에이블링하는 단계와, 상기 시스템 집적 회로가 제2버스 사이클동안 멀티플렉싱 버스를 통해 상기 제2어드레스를 외부적으로 제공하도록 인에이블링하는 단계, 및 상기 제2어드레스가 제2버스 사이클동안 외부적으로 공급된 후, 상기 시스템 직접 회로가 상기 멀티플렉싱 버스를 통해 상기 제1데이타 값을 외부적으로 공급하도록 인에이블링하는 단계를 포함하는 것을 특징으로 하는 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법.
- 데이타 프로세서(10)에 있어서, 다수의 제어 신호, 다수의 어드레스 값, 다수의 데이타 값을 공급하는중앙 처리 장치(12) 및, 상기 데이타 프로세서에 결합되어 다수의 어드레스 값, 다수의 데이타 값, 및 다수의제어 값을 수신하는 시스템 직접 회로(16)를 구비하며, 상기 시스템 집적 회로는 에뮬레이션 모드에서 상기데이타 프로세서가 동작함을 나타내도록 상기 다수의 제어 신호중의 제1신호를 발생하고 상기 데이타 프로세서가 쇼 사이클을 실행할 때를 나타내도록 다수의 제어 신호중의 제2신호를 발생하며, 상기 데이타 프로세서가 제1동작 모드에서 동작하고 있음을 상기 다수의 제어 신호중의 제1신호가 나타내고, 상기 다수의 제어 신호중의 제2신호가 상기 데이타 프로세서가 쇼 사이클을 실행시킴을 나타낼 때, 상기 다수의 어드레스 값 및 상기다수의 데이타 값을 제1소정의 포맷으로 멀티플렉싱 버스상에 공급하며,상기 제1소정의 포맷은 제1버스 사이클동안 액세싱되고 다수의 어드레스중의 제1어드레스에 관련된, 상기 다수의 데이타 값중의 제1데이타값을 제하며, 상기 시스템 직접 회로는 제1버스 사이클 및 제2버스 사이클동안, 상기 다수의 데이타 값들중의 제1데이타 값을 상기 멀티플렉싱 버스상에 공급하며, 상기 제1버스 사이클동안에 상기 다수의 어드레스 값들중의 제2어드레스 값이 상기 멀티플싱 버스에 공급되며, 상기 시스템 직접 회로는 상기 다수의 어드레스 값들중의 제2어드레스 값에 관련된 다수의 데이타 값들중의 제2데이타 값을 상기 멀티플렉싱 버스에 전송하는 것을 특징으로 하는 데이타 프로세서.
- 데이타 프로세서(10)의 급속한 멀티플렉싱 버스(28)상에 쇼 사이클을 제공하는 방법에 있어서, 상기 데이타 프로세서의 중앙 처리 장치(12)가 다수의 어드레스 값, 다수의 데이타 값, 및 다수의 제어 신호를 공급하도록 인에이블링하는 단계와, 시스템 집적 회로(16)가 상기 다수의 제어 신호중의 제1신호를 공급하여 상기 데이타 프로세서의 동작 모드를 나타내도록 인에이블링하는 단계와, 상기 데이타 프로세서가 쇼 사이클을 공급할 때를 나타내기 위해, 상기 데이타 프로세서의 상기 시스템 집적 회로가 상기 다수의 제어 신호중의 제2신호를 공급하도록 인에이블링하는 단계 및, 상기 데이타 프로세서가 에뮬레이션 동작 모드에서 동작하고 있음을 상기 다수의 제어 신호중의 제1신호가 나타내고 상기 다수의 제어 신호중의 제2신호가 상기 데이타 프로세서를 인에블링하여 상기 쇼 사이클을 실행시킬 때, 상기 시스템 집적 회로가 상기 다수의 어드레스 값 및 상기 다수의 데이타 값을 제1의 소정 포맷으로 상기 멀티플렉싱 버스상에 공급하도록 인에이블링하는 단계를 포함하며, 상기 제1소정의 포맷은 상기 다수의 어드레스 값들 중의 제1어드레스 값에 관련되고 제1버스 사이클동안 엑세싱되는, 상기 다수의 데이타 값들중의 제1데이타 값을 공급하며, 상기 시스템 집적 회로는 제1버스 사리클 및 제2버스 사이클동안 상기 다수의 데이타 값들중의 제1데이타 값을 공급하며 상기 제2버스 사이클동안 상기 다수의 어드레스 값들중의 제2어드레스 값을 공급하며, 상기 시스템 집적 회로는 상기 다수의 어드레스 값들중의 제2어드레스 값에 관련된 상기 다수의 데이타 값들중의 제2데이타 값을 상기 멀티플렉싱 버스에 전송하는 것을 특징으로 하는 급속한 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법.
- 데이타 프로세서(10)내의 멀티플렉싱 버스(28)상에 쇼 사이클을 제공하는 방법에 있어서, 제1버스 사이클 동안, 상기 데이타 프로세서의 중앙 처리 장치(12)가 상기 데이타 프로세서의 내부 메모리(22)로부터의 제1어드레스 위치에서 제1데이타값을 판독하도록 인에이블링하는 단계와, 상기 데이타 프로세서에 결합된 시스템 집접 회로(16)가 제1버스 사이클동안 상기 제1어드레스 위치를 상기 멀티플렉싱 버스를 통해 외부적으로 공급하도록 인에이블링하는 단계와, 상기 시스템 집적 회로가 제2버스 사이클동안 상기 데이타 프로세서의 내부 메모리로부터의 제2어드레스위치에서 제2데이타 값을 기록하도록 인에이블링하는 단계와, 상기 시스템 집적 회로가 제2버스 사이클동안 상기 제2어드레스 위치를 상기 멀티플렉싱 버스를 통해 외부적으로 공급하도록 인에이블링하는 단계와, 상기 제2버스 사이클동안 상기 제2어드레스 위치가 외부적으로 공급된 후, 상기 시스템 집적 회로가 상기 제1데이타 값을 상기 멀티플렉싱 버스를 통해 외부적으로 공급하도록 인에이블링하는 단계, 및 상기 제2버스 사이클동안 상기 제1데이타 값이 외부적으로 공급된 후, 상기 시스템 집적 회로가 상기 멀티플렉싱 버스를 통해 상기 제2데이타 값을 외부적으로 공급하도록 인에이블링하는 단계를 포함하는 것을 특징으로 하는 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법.
- 데이타 프로세서(10)에 있어서, 다수의 제어신호, 다수의 어드레스 값, 다수의 데이타 값을 공급하는 중앙 처리 장치(12) 및 상기 데이타 프로세서에 결합되어 다수의 어드레스 값, 다수의 데이타 값, 및 다수의 제어값을 수신하는 시스템 집적 회로(16)를 구비하며, 상기 시스템 집적 회로는 에뮬레이션 모드에서 상기 데이타 프로세서가 동작함을 상기 다수의 제어 신호중의 제1신호가 나타낼 때, 상기 다수의 어드레스 값 및 상기 다수의 데이타 값을 제1의 소정 포맷으로 멀티플렉싱 버스상에 공급하며, 상기 제1소정의 포맷은 제1버스 사이클동안 액세싱되고 상기 다수의 어드레스들중의 제1어드레스에 관련된, 상기 다수의 데이타 값들중의 제1데이타 값을 제공하며, 상기 시스템 집적 회로는 제1버스 사이클 및 제2버스 사이클동안, 상기 다수의 데이타 값들중의 제1데이타 값을 상기 멀티플렉싱 버스상에 공급하며, 상기 제2버스 사이클동안에 상기 다수의 어드레스 값들중의 제2어드레스 값이 상기 멀티플렉싱 버스에 공급되며, 상기 시스템 집적 회로는 상기 다수의 어드레스 값들중의 제2어드레스 값에 관련된 다수의 데이타 값들중의 제2데이타 값을 상기 멀티플렉싱 버스에 전송하는 것을 특징으로 하는 데이타 프로세서.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US349,286 | 1994-12-05 | ||
| US349286 | 1994-12-05 | ||
| US08/349,286 US5548794A (en) | 1994-12-05 | 1994-12-05 | Data processor and method for providing show cycles on a fast multiplexed bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025089A true KR960025089A (ko) | 1996-07-20 |
| KR100354932B1 KR100354932B1 (ko) | 2003-02-05 |
Family
ID=23371702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048164A KR100354932B1 (ko) | 1994-12-05 | 1995-12-05 | 멀티플렉싱버스상에쇼사이클을제공하는방법및데이타프로세서 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5548794A (ko) |
| EP (1) | EP0718763A1 (ko) |
| JP (1) | JP3901759B2 (ko) |
| KR (1) | KR100354932B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5802348A (en) * | 1995-12-18 | 1998-09-01 | Virtual Machine Works, Inc. | Logic analysis system for logic emulation systems |
| US5812798A (en) * | 1996-01-26 | 1998-09-22 | Motorola, Inc. | Data processing system for accessing an external device and method therefore |
| US5903912A (en) * | 1996-08-14 | 1999-05-11 | Advanced Micro Devices, Inc. | Microcontroller configured to convey data corresponding to internal memory accesses externally |
| US5860161A (en) * | 1996-08-14 | 1999-01-12 | Advanced Micro Devices, Inc. | Microcontroller configured to indicate internal memory accesses externally |
| US5838692A (en) * | 1996-11-14 | 1998-11-17 | Hewlett-Packard Company | System and method for extracting realtime debug signals from an integrated circuit |
| US5862148A (en) * | 1997-02-11 | 1999-01-19 | Advanced Micro Devices, Inc. | Microcontroller with improved debug capability for internal memory |
| JPH10254738A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | エミュレータ装置及びエミュレーション方法 |
| JPH11161524A (ja) | 1997-11-28 | 1999-06-18 | Nec Corp | バス制御方式 |
| US5911073A (en) * | 1997-12-23 | 1999-06-08 | Hewlett-Packard Company | Method and apparatus for dynamic process monitoring through an ancillary control code system |
| US6148437A (en) * | 1998-05-04 | 2000-11-14 | Hewlett-Packard Company | System and method for jump-evaluated trace designation |
| US6189141B1 (en) | 1998-05-04 | 2001-02-13 | Hewlett-Packard Company | Control path evaluating trace designator with dynamically adjustable thresholds for activation of tracing for high (hot) activity and low (cold) activity of flow control |
| US6164841A (en) * | 1998-05-04 | 2000-12-26 | Hewlett-Packard Company | Method, apparatus, and product for dynamic software code translation system |
| US6219828B1 (en) * | 1998-09-30 | 2001-04-17 | International Business Machines Corporation | Method for using two copies of open firmware for self debug capability |
| US6064600A (en) * | 1999-03-01 | 2000-05-16 | Micron Technology, Inc. | Methods and apparatus for reading memory device register data |
| JP4615137B2 (ja) * | 2001-03-26 | 2011-01-19 | 富士通セミコンダクター株式会社 | 同期型メモリに対するフライバイ転送を可能にするｄｍａ制御システム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4414664A (en) * | 1981-02-23 | 1983-11-08 | Genrad, Inc. | Wait circuitry for interfacing between field maintenance processor and device specific adaptor circuit |
| US4489380A (en) * | 1982-04-01 | 1984-12-18 | Honeywell Information Systems Inc. | Write protected memory |
| US4665481A (en) * | 1983-06-13 | 1987-05-12 | Honeywell Information Systems Inc. | Speeding up the response time of the direct multiplex control transfer facility |
| US4860375A (en) * | 1986-03-10 | 1989-08-22 | Environmental Research Inst. Of Michigan | High speed cellular processing system |
| JPS63121934A (ja) * | 1986-11-10 | 1988-05-26 | Oki Electric Ind Co Ltd | 評価用ワンチツプマイクロコンピユ−タ |
| DE69127992T2 (de) * | 1990-04-20 | 1998-06-04 | Hitachi Ltd | Mikroprozessor zur Buszykluseinfügung zwecks Informationslieferung für eine Emulation |
| US5339399A (en) * | 1991-04-12 | 1994-08-16 | Intel Corporation | Cache controller that alternately selects for presentation to a tag RAM a current address latch and a next address latch which hold addresses captured on an input bus |
| US5636363A (en) * | 1991-06-14 | 1997-06-03 | Integrated Device Technology, Inc. | Hardware control structure and method for off-chip monitoring entries of an on-chip cache |
-
1994
- 1994-12-05 US US08/349,286 patent/US5548794A/en not_active Expired - Lifetime
-
1995
- 1995-11-30 EP EP95118853A patent/EP0718763A1/en not_active Ceased
- 1995-12-04 JP JP34000295A patent/JP3901759B2/ja not_active Expired - Fee Related
- 1995-12-05 KR KR1019950048164A patent/KR100354932B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0718763A1 (en) | 1996-06-26 |
| JPH08286946A (ja) | 1996-11-01 |
| JP3901759B2 (ja) | 2007-04-04 |
| US5548794A (en) | 1996-08-20 |
| KR100354932B1 (ko) | 2003-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960025089A (ko) | 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서 | |
| KR940012146A (ko) | Cpu와 승산기를 갖는 반도체집적회로 | |
| NO870415D0 (no) | Datamaskinsystem. | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR920704222A (ko) | 고속, 플렉시블 소오스/종착 데이타 버스트 직접 메모리 억세스 제어기 | |
| EP0809252A2 (en) | Data processing system with synchronous dynamic memory in integrated circuit technology | |
| KR970003207A (ko) | 반도체 메모리 장치의 클럭 발생 장치 | |
| KR980004074A (ko) | 직접 메모리 접근(dma) 모드를 갖는 단일칩 컴퓨터 시스템 | |
| US5754863A (en) | System for downloading program code to a microprocessor operative as a slave to a master microprocessor | |
| KR937000906A (ko) | 프로그램 가능 신호 처리기 아키텍쳐 | |
| US6263305B1 (en) | Software development supporting system and ROM emulation apparatus | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| KR950012245A (ko) | 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터 | |
| JPS6455664A (en) | Address generator | |
| JPH01298457A (ja) | コンピュータシステム | |
| CN101169767B (zh) | 访问控制设备及访问控制方法 | |
| KR100261154B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| KR970016898A (ko) | 데이터 처리기 및 억세스 방법 | |
| KR970051140A (ko) | 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치 | |
| JPH10116225A (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| JPH076153A (ja) | プロセッサを有する集積回路 | |
| KR970049616A (ko) | 병렬처리프로세서의 인터페이스장치 | |
| JPS6355647A (ja) | カ−トリツジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120905 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130909 Year of fee payment: 12 |
|
| EXPY | Expiration of term |