KR970049616A - 병렬처리프로세서의 인터페이스장치 - Google Patents

병렬처리프로세서의 인터페이스장치 Download PDF

Info

Publication number
KR970049616A
KR970049616A KR1019950059830A KR19950059830A KR970049616A KR 970049616 A KR970049616 A KR 970049616A KR 1019950059830 A KR1019950059830 A KR 1019950059830A KR 19950059830 A KR19950059830 A KR 19950059830A KR 970049616 A KR970049616 A KR 970049616A
Authority
KR
South Korea
Prior art keywords
communication
link
processor
parallel processor
parallel
Prior art date
Application number
KR1019950059830A
Other languages
English (en)
Other versions
KR0163154B1 (ko
Inventor
박호규
Original Assignee
손기락
Lg 정밀주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 손기락, Lg 정밀주식회사 filed Critical 손기락
Priority to KR1019950059830A priority Critical patent/KR0163154B1/ko
Publication of KR970049616A publication Critical patent/KR970049616A/ko
Application granted granted Critical
Publication of KR0163154B1 publication Critical patent/KR0163154B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 병렬처리프로세서를 이용하여 링크(link)통신, 비동기식(Asynchronous)통신, HDLC(High Level Data Link Control)통신, SDLC(Synchronous Data Link Control)통신이 가능한 인터페이스장치에 관한 것이다. 이 인터페이스장치는 별도의 링크 포트를 다수개 구비한 병렬처리프로세서와; 자체적으로 비동기식통신, HDLC통신, SDLC 통신방식을 구비하고 있는 직렬통신프로세서를 구비한 병렬처리프로세서의 인터페이스장치에 있어서; 외부모듈과 직접적인 링크 통신이 가능한 링크 어뎁터를 접속하고; 상기 병렬처리프로세서는, 상기 링크 어뎁터와 접속하고, 상기 링크 어뎁터를 통해서 외부에서 운용해서, 상기 별도로 구비된 링크 포트를 통해 외부 모듈과 데이터를 전송하며; 상기 직렬통신프로세서는, 상기 병렬처리프로세서와 접속하고, 외부에서 상기 링크 어뎁터를 통해 인가되는 데이터를 상기 병렬처리프로세서의 제어하에 입력해서 비동기식통신, HDLC통신, SDLC 통신방식에 의해 데이터의 전송을 수행하며; 그리고 상기 링크어뎁터와 직렬통신프로세서 등으로 제어신호를 공급하는 프로그램블 로직 디바이스로 이루어진 것을 특징으로 한다.

Description

병렬처리프로세서의 인터페이스장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 병렬처리프로세서 인터페이스장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 병렬처리프로세서 20 : 직렬 통신 컨트롤러
30 : 메모리 40 : 프로그램블로직 디바이스
50 : 링크 어뎁터

Claims (1)

  1. 별도의 링크 포트를 다수개 구비한 병렬처리프로세서와; 자체적으로 비동기식 통신, HDLC통신, SDLC 통신방식을 구비하고 있는 직렬통신프로세서를 구비한 병렬처리프로세서의 인터페이스장치에 있어서; 외부모듈과 직접적인 링크 통신이 가능한 링크 어뎁터를 접속하고; 상기 병렬처리프로세서는, 상기 링크 어뎁터와 접속하고, 상기 링크 어뎁터를 통해서 외부에서 운용해서, 상기 별도로 구비된 링크 포트를 통해 외부 모듈과 데이터를 전송하며; 상기 직렬통신프로세서는, 상기 병렬처리프로세서와 접속하고, 외부에서 상기 링크 어뎁터를 통해 인가되는 데이터를 상기 병렬처리프로세서의 제어하에 입력해서 비동기식통신, HDLC통신, SDLC 통신방식에 의해 데이터의 전송을 수행하며; 그리고 상기 링크어뎁터와 직렬통신프로세서 등으로 제어신호를 공급하는 프로그램블 로직 디바이스로 이루어진 것을 특징으로 하는 병렬처리프로세서의 인터페이스장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950059830A 1995-12-28 1995-12-28 병렬처리프로세서의 인터페이스장치 KR0163154B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059830A KR0163154B1 (ko) 1995-12-28 1995-12-28 병렬처리프로세서의 인터페이스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059830A KR0163154B1 (ko) 1995-12-28 1995-12-28 병렬처리프로세서의 인터페이스장치

Publications (2)

Publication Number Publication Date
KR970049616A true KR970049616A (ko) 1997-07-29
KR0163154B1 KR0163154B1 (ko) 1999-01-15

Family

ID=19445393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059830A KR0163154B1 (ko) 1995-12-28 1995-12-28 병렬처리프로세서의 인터페이스장치

Country Status (1)

Country Link
KR (1) KR0163154B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464329B1 (ko) * 1998-02-09 2005-04-06 삼성전자주식회사 여러 개의 통신 포트를 가지고 있는 통신 보드에서독립적으로각각의 포트를 제어/관리하는 시스템 및방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464329B1 (ko) * 1998-02-09 2005-04-06 삼성전자주식회사 여러 개의 통신 포트를 가지고 있는 통신 보드에서독립적으로각각의 포트를 제어/관리하는 시스템 및방법

Also Published As

Publication number Publication date
KR0163154B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
TW327684B (en) A method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
ATE101779T1 (de) Modular strukturiertes digitales kommunikationssystem.
WO2002019047A3 (en) Universal controller expansion module system, method & apparatus
KR970049616A (ko) 병렬처리프로세서의 인터페이스장치
KR970028966A (ko) 향상된 타이머 성능을 가진 집적 회로 입력/출력 프로세서
EP0367284A3 (en) Reconfigurable output port
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR940022288A (ko) 이기종 버스시스템에서의 버스쉐어링방법
KR100436051B1 (ko) 입출력 포트가 간소화된 마이크로 컨트롤러 개발 시스템
KR970009695B1 (ko) 디(d)채널 제어장치
KR100253200B1 (ko) 외부 버스 인터페이스
WO1999011026A3 (en) Three-state output in a part of a cross-connecting device
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
KR910001570A (ko) 다수의 슬레이브 제어를 위한 버스방식
KR930015595A (ko) Peb 2091를 이용한 선로코드가 2b1q방식의 디지틀 가입자 정합회로
KR20010094697A (ko) 디바이스넷의 입출력 확장 모듈 장치
KR20040059548A (ko) 데이지 체인 기능을 위한 에이치디엘시 스위치
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
KR19990066596A (ko) 병렬 포트 인터페이스 회로
KR980007147A (ko) 중앙처리장치를 이용한 비동기 시리얼 데이타 처리방법
KR910010325A (ko) 퍼스널 컴퓨터를 이용한 데이타 전송시스템
KR910012919A (ko) 주(main) CPU 감시장치
JPH11338818A (ja) データ転送方法及び装置
KR960036456A (ko) 직접 메모리 접근 제어기를 이용한 비동기전달모드 통신장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010307

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee