KR20010094697A - 디바이스넷의 입출력 확장 모듈 장치 - Google Patents

디바이스넷의 입출력 확장 모듈 장치 Download PDF

Info

Publication number
KR20010094697A
KR20010094697A KR1020000017969A KR20000017969A KR20010094697A KR 20010094697 A KR20010094697 A KR 20010094697A KR 1020000017969 A KR1020000017969 A KR 1020000017969A KR 20000017969 A KR20000017969 A KR 20000017969A KR 20010094697 A KR20010094697 A KR 20010094697A
Authority
KR
South Korea
Prior art keywords
module
slave module
slave
control signal
output
Prior art date
Application number
KR1020000017969A
Other languages
English (en)
Other versions
KR100330719B1 (ko
Inventor
이강욱
Original Assignee
이강욱
주식회사 정일 인터컴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이강욱, 주식회사 정일 인터컴 filed Critical 이강욱
Priority to KR1020000017969A priority Critical patent/KR100330719B1/ko
Publication of KR20010094697A publication Critical patent/KR20010094697A/ko
Application granted granted Critical
Publication of KR100330719B1 publication Critical patent/KR100330719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 디바이스넷의 입출력 확장 모듈 장치에 관한 것으로, 통신허가신호와 슬레이브 모듈의 식별제어신호를 발생하여 출력하는 마스터 모듈과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 각각 출력되는 통신허가신호와 슬레이브 모듈의 식별제어신호를 각각 수신받아 수신된 통신허가신호에 의해 활성화되며 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하는 제1슬레이브 모듈과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제1슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제2슬레이브 모듈과, 상기 제2슬레이브 모듈과 동일한 기능을 하도록 제3슬레이브 모듈 및 제4슬레이브 모듈로 구성하여 각 모듈의 입출력 태그를 증가시키고 제조 단가를 줄이는 데 있다.

Description

디바이스넷의 입출력 확장 모듈 장치{Input/output extension module device of devicenet}
본 발명은 디바이스넷의 입출력 확장 모듈 장치에 관한 것으로, 특히 마스터모듈(master module)에 슬레이브 모듈(slave module)을 확장시켜 접속하기 위한 통신 프로토콜로 사용되는 디바이스넷의 입출력를 확장시킬 수 있는 디바이스넷의 입출력 확장 모듈 장치에 관한 것이다.
디바이스넷은 필드버스(field bus) 기술 중에서 하나의 통신 프로토콜(protocol) 기술로 사용된다. 디바이스넷과 같은 통신 네트워트 프로토콜은 다수의 주변장치를 상호 연결시키기 위해 하나의 주소와 식별기가 요구되며 이 주소와 식별기를 이용하여 주변장치와 통신하여 접속 연결된다.
종래의 디바이스넷에서는 한 노드(node)의 모듈에서 최대로 전송이 가능한 데이터 길이가 8 바이트(byte)로 되어 있다. 데이터의 길이가 최대 8 바이트로 되어 있으나 모듈의 설계상 모듈의 크기가 제한됨으로 인해 최대 2 바이트에서 1 바이트로 설계된다.
최대 가능한 데이터 길이에서 모듈 설계의 제한으로 인해 최대 2 바이트나 1 바이트를 사용할 수 있도록 제조됨으로 인해 전체 네트워크의 최대 노드에 비해 입출력 태그(tag)가 제한을 받게 된다.
즉, 디바이스넷의 입출력 모듈의 최대 노드가 64 개로 제한된다. 이로 인해 전체 입출력 태그의 수는 1024개로 제한을 받는 문제점이 있으며, 이를 확장하는 경우 입출력 데이터의 속도가 저하되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 마스터 모듈과 슬레이브 모듈 사이를 접속 연결시키기 위한 통신 프로토콜로 사용되는 디바이스넷의 입출력 확장 모듈 개수를 증가시킴으로써 입출력 태그의 수를 확장시켜 사용할 수 있는 디바이스넷의 입출력 확장 모듈 장치를 제공하는데 있다.
본 발명의 다른 목적은 디바이스넷의 입출력 태그의 수를 확장시킴으로 인한 속도저하를 방지하여 입출력 태그의 확장시 시리얼 방식의 단점인 속도저하 문제를 직렬에서 병렬구조로 개선하여 입출력 데이터의 속도를 개선시킬 수 있는 디바이스넷의 입출력 확장 모듈 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 이루어진 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 통신허가신호와 슬레이브 모듈(slave module)의 식별제어신호를 발생하여 출력하는 마스터 모듈(master module); 슬레이브 모듈을 구별하기 위한 2비트(BIT) 식별번지를 갖고 마스터 모듈로부터 각각 출력되는 통신허가신호와 슬레이브 모듈의 식별제어신호를 각각 수신받아 수신된 통신허가신호에 의해 활성화되며 슬레이브 모듈식별제어신호에 의해 입출력 태그(tag)를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하는 제1슬레이브 모듈; 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제1슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제2슬레이브 모듈; 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제2슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제3슬레이브 모듈; 및 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 제3슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제4슬레이브 모듈로 구성됨을 특징으로 한다.
또, 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 제1 내지 제4슬레이브 모듈은 각각 게이트 어레이 로직으로 구성되며, 게이트 어레이 로직은 각각 마스터 모듈로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 입출력 태그를 제어하며 다음 슬레이브 모듈을 제어하기 위한 슬레이브 모듈식별제어신호를 발생하여 출력하는 디코더; 및 디코더로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 이를 인식한 후 다음 슬레이브 모듈로 출력하는 ID 식별기로 구성됨을 특징으로 한다.
도 1은 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치의 구성을 나타낸 블럭도,
도 2는 도 1에 도시된 마스터 모듈과 제1슬레이브 모듈의 내부 구성을 상세히 나타낸 블록도,
도 3은 도 2에 도시된 슬레이브 모듈에 구성된 디코더의 슬레이브 모듈의 식별 레지스터의 구성을 나타낸 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명 *
ID : 모듈식별제어신호 10 : 마스터 모듈
20,30,40,50 : 제1 내지 제4슬레이브 모듈
21 : 게이트 어레이 로직 21a : 디코더
21b : ID 식별기
이하, 본 발명의 일실시예에 관하여 첨부 도면을 참조하면서 상세히 설명한다.
도 1은 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치의 구성을 나타낸 블럭도이고, 도 2는 도 1에 도시된 마스터 모듈과 제1슬레이브 모듈의 내부 구성을 상세히 나타낸 블록도이다. 도시된 바와 같이, 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 발생하여 출력하는 마스터 모듈(10)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 각각 출력되는 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 각각 수신받아 수신된 통신허가신호(EXCESS)에 의해 활성화되며 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하는 제1슬레이브 모듈(20)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 상기 제1슬레이브 모듈(20)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제2슬레이브 모듈(30)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 제2슬레이브 모듈(30)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제3슬레이브 모듈(40)과, 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 마스터 모듈(10)로부터 출력되는 통신허가신호(EXCESS)를 수신받아 활성화되어 제3슬레이브 모듈(40)로부터 출력되는 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력하는 제4슬레이브 모듈(50)로 구성된다.
본 발명의 구성 및 작용을 보다 상세히 설명하면 다음과 같다.
마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)은 데이터 라인, 제어신호 라인, 구동전원 라인 및 접지 라인에 병렬로 접속 연결된다. 데이터 라인은 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50) 사이에서 데이터를 송수신하는 라인이며, 제어신호 라인은 다수의 슬레이브 모듈(20,30,40,50)을 제어하기 위해 사용된다. 각 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)로 구동전원 라인과 접지 라인이 연결 접속된다.
마스터 모듈(10)에서 통신허가신호(EXCESS)가 발생되어 출력되면 다수의 슬레이브 모듈(20,30,40,50)은 수신된 통신허가신호(EXCESS)에 따라 구동전원 라인에서 공급되는 구동전원을 공급받아 활성화된다. 통신허가신호(EXCESS)의 수신 여부에 따라 활성화되는 다수의 슬레이브 모듈(20,30,40,50)은 제1 내지 제4슬레이브 모듈(20,30,40,50)로 구성된다.
각 슬레이브 모듈(20,30,40,50)은 동작을 보다 상세히 설명하면 다음과 같다. 먼저 마스터 모듈(10)에 구성된 CUP(central processing unit)(11)에서 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)를 발생하여 출력한다. CPU(11)에서 발생된 통신허가신호(EXCESS)와 슬레이브 모듈의 식별제어신호(ID)는 제1슬레이브 모듈(20)에서 수신받는다.
제1슬레이브 모듈(20)은 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는다. 2비트 식별번지는 마스터 모듈(10)로부터 통신허가신호(EXCESS)에 의해 활성화되며 동작하여 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생한다.
제1슬레이브 모듈(20)에서 발생된 다음 슬레이브 모듈식별제어신호(ID)는 제2슬레이브 모듈(30)에서 수신받는다. 제2슬레이브 모듈(30)는 마스터 모듈(10)에서 출력되는 통신허가신호(EXCESS)에 의해 활성화되어 수신된 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호(ID)를 발생하여 출력한다.
제1슬레이브 모듈(20)과 제2슬레이브 모듈(30)에서와 같이 제4슬레이브 모듈(40) 및 제5슬레이브 모듈(50)도 동일한 과정을 거쳐 각각 수신된 슬레이브 모듈식별제어신호(ID)에 의해 입출력 태그를 제어하여 다음 슬레이브 모듈식별제엇니호(ID)를 발생하게 된다.
여기서 제3슬레이브 모듈(40) 및 제4슬레이브 모듈(50)도 제1슬레이브 모듈(20)이나 제2슬레이브 모듈(30)과 동일하게 슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는다.
슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖는 제1 내지 제4슬레이브 모듈(20,30,40,50)는 도 2에서와 같이 각각 게이트 어레이 로직(GAL: gate array logic)(21)으로 구성된다. 게이트 어레이 로직(21)은 디코더(21a)와 ID 식별기(21b)로 구성된다. 디코더(21a)는 마스터 모듈(10)로부터 출력되는 슬레이브 모듈식별제어신호(ID)를 수신받아 입출력 태그를 제어하며 다음 슬레이브 모듈을 제어하기 위한 슬레이브 모듈식별제어신호(ID)를 발생하여 출력한다. 디코더(21a)로부터 출력되는 슬레이브 모듈식별제어신호(ID)는 ID 식별기(21b)에서 수신받는다.
슬레이브 모듈식별제어신호(ID)를 수신받은 ID 식별기(21b)는 수신된 슬레이브 모듈식별제어신호(ID)를 인식하여 이전 슬레이브 모듈에 의해 결정되어진 슬레이브 모듈 식별제어신호(ID)를 디코더(21)에 반영시키고 다음 슬레이브 모듈의 슬레이브 모듈 식별제어신호(ID)를 결정하는 역할을 한다. 예를 들어 현재의 슬레이브 모듈 식별제어신호(ID)가 "00" 이면 디코더 (21)의 3,2 비트에 "00" 반영시키고 다음 슬레이브 모듈의 슬레이브 모듈 식별제어신호(ID)를 "01" 만들어 내보낸다. 슬레이브 모듈 식별제어신호(ID)는 "11" 까지 가능하므로 확장 슬레이브 모듈은 4개까지 확장할 수 있게 된다.
이상과 같이 디코더(21a)에서 슬레이브 모듈을 식별하기 위한 레지스터의 구성을 첨부된 도면을 이용하여 설명하면 다음과 같다. 도 3은 도 2에 도시된 슬레이브 모듈에 구성된 디코더의 슬레이브 모듈의 식별 레지스터의 구성을 나타낸 블럭도이다. 도시된 바와 같이, 최하위 비트의 1,0 비트는 각 슬레이브 모듈(20,30,40,50)에서 각 입출력 태그를 활성화를 제어하기 위해 사용되며, 3,2 비트는 슬레이브 모듈의 기본 ID이며, 다음 슬레이브 모듈의 기본 ID를 결정하여 어떤 슬레이브 모듈을 활성화시킬 것인지를 결정하기 위해 사용된다. 최상위 비트인 4 비트는 마스터 모듈(10)과 다수의 슬레이브 모듈(20,30,40,50)을 구별하기 위해 사용된다.
이상과 같이 마스터 모듈(10)에 4개의 슬레이브 모듈(20,30,40,50)을 확장 연결 접속시킬 수 있게 됨에 따라 입출력 태그를 1024 태그를 4배로 확장된 4096 태그로 확장시킬 수 있게 된다. 1024 입출력 태그를 4배로 확장된 4096 태그로 확장시 마스터 모듈(10)과 4개 슬레이브 모듈(20,30,40,50)을 이용하여 구성함에 따라 모듈 확장에 따른 CPU 및 주변회로가 불필요하며 고속으로 데이터를 처리할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 의한 디바이스넷의 입출력 확장 모듈 장치는 마스터 모듈에 4개 슬레이브 모듈을 확장 연결시켜 구성할 수 있게 됨에 따라 각 모듈의 입출력 태그를 4배로 증가시킬 수 있으며 모듈 확장에 따른 별도의 CPU 및 주변회로가 제거할 수 있어 제조 단가를 줄일 수 있고, 주변 회로의 제거로 인해 고속으로 데이터를 처리할 수 있는 효과가 있다.

Claims (3)

  1. 데이터 라인, 제어신호 라인, 구동전원 라인 및 접지 라인에 병렬로 접속 연결되는 입출력 확장 모듈 장치에 있어서,
    통신허가신호와 슬레이브 모듈의 식별제어신호를 발생하여 출력하는 마스터 모듈;
    슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 상기 마스터 모듈로부터 각각 출력되는 통신허가신호와 슬레이브 모듈의 식별제어신호를 각각 수신받아 수신된 통신허가신호에 의해 활성화되며 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하는 제1슬레이브 모듈;
    슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 상기 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 상기 제1슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제2슬레이브 모듈;
    슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 상기 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 상기 제2슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제3슬레이브 모듈; 및
    슬레이브 모듈을 구별하기 위한 2비트 식별번지를 갖고 상기 마스터 모듈로부터 출력되는 통신허가신호를 수신받아 활성화되어 상기 제3슬레이브 모듈로부터 출력되는 슬레이브 모듈식별제어신호에 의해 입출력 태그를 제어하고 다음 슬레이브 모듈식별제어신호를 발생하여 출력하는 제4슬레이브 모듈로 구성됨을 특징으로 하는 디바이스넷의 입출력 확장 모듈 장치.
  2. 제 1 항에 있어서,
    상기 제1 내지 제4슬레이브 모듈은 각각 게이트 어레이 로직으로 구성됨을 특징으로 하는 디바이스넷의 입출력 확장 모듈 장치.
  3. 제 2 항에 있어서,
    상기 게이트 어레이 로직은 각각 상기 마스터 모듈로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 입출력 태그를 제어하며 다음 슬레이브 모듈을 제어하기 위한 슬레이브 모듈식별제어신호를 발생하여 출력하는 디코더; 및
    상기 디코더로부터 출력되는 슬레이브 모듈식별제어신호를 수신받아 이를 인식한 후 다음 슬레이브 모듈로 출력하는 ID 식별기로 구성됨을 특징으로 하는 디바이스넷의 입출력 확장 모듈 장치.
KR1020000017969A 2000-04-06 2000-04-06 디바이스넷의 입출력 확장 모듈 장치 KR100330719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000017969A KR100330719B1 (ko) 2000-04-06 2000-04-06 디바이스넷의 입출력 확장 모듈 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000017969A KR100330719B1 (ko) 2000-04-06 2000-04-06 디바이스넷의 입출력 확장 모듈 장치

Publications (2)

Publication Number Publication Date
KR20010094697A true KR20010094697A (ko) 2001-11-01
KR100330719B1 KR100330719B1 (ko) 2002-04-03

Family

ID=19662210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000017969A KR100330719B1 (ko) 2000-04-06 2000-04-06 디바이스넷의 입출력 확장 모듈 장치

Country Status (1)

Country Link
KR (1) KR100330719B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661894B1 (ko) * 2003-12-17 2006-12-28 레노보 (싱가포르) 피티이. 엘티디. 서브시스템 장치를 마더보드에 바인딩하는 방법 및 구조물
KR20190087144A (ko) * 2018-01-16 2019-07-24 엘지전자 주식회사 제어기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492946A (ja) * 1990-08-03 1992-03-25 Matsushita Electric Ind Co Ltd データ転送システム
JPH0581174A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd Ｃｐｕ装置のアクセス確認回路
JPH06164585A (ja) * 1992-11-21 1994-06-10 Horiba Ltd １：ｎ通信システム
JP2823548B2 (ja) * 1996-04-17 1998-11-11 松下電器産業株式会社 アクセス方法
JP3740746B2 (ja) * 1996-08-27 2006-02-01 松下電工株式会社 増設ユニットを備えるプログラマブルコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661894B1 (ko) * 2003-12-17 2006-12-28 레노보 (싱가포르) 피티이. 엘티디. 서브시스템 장치를 마더보드에 바인딩하는 방법 및 구조물
KR20190087144A (ko) * 2018-01-16 2019-07-24 엘지전자 주식회사 제어기

Also Published As

Publication number Publication date
KR100330719B1 (ko) 2002-04-03

Similar Documents

Publication Publication Date Title
US6928501B2 (en) Serial device daisy chaining method and apparatus
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US7269088B2 (en) Identical chips with different operations in a system
US10924541B2 (en) Low-power and low-latency device enumeration with cartesian addressing
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
IE922101A1 (en) Multiplexing scheme for modem control signals
JP2001175584A (ja) オプション機器の制御方法
EP0843893B1 (en) A microcontroller having an n-bit data bus width with less than n i/o pins
US5680113A (en) Dynamic address assignments to serially connected devices
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
US7206889B2 (en) Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes
US7043592B2 (en) External bus controller
KR100330719B1 (ko) 디바이스넷의 입출력 확장 모듈 장치
KR20060130664A (ko) Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법
US6823402B2 (en) Apparatus and method for distribution of signals from a high level data link controller to multiple digital signal processor cores
KR200205418Y1 (ko) 디바이스넷의 입출력 확장 모듈 장치
CN113032321B (zh) 地址扩展电路、通信接口芯片及通信系统
CN106559299A (zh) 串行通信设备、串行通信系统以及串行通信方法
CN100412837C (zh) 多通道内部集成电路
KR100413959B1 (ko) 외부 전원이 공급되는 허브 지원형 내외장 네트워크 카드
KR100783758B1 (ko) 증설 모듈의 통신 방법
KR100413960B1 (ko) 전원 장치를 구비한 네트워크 카드
US6760801B1 (en) Ground referenced voltage source input/output scheme for multi-drop bus
KR19980057564A (ko) 데이지 체인 구조를 가진 입출력 제어장치
KR20040095096A (ko) 메모리 시스템과 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee