KR100783758B1 - 증설 모듈의 통신 방법 - Google Patents

증설 모듈의 통신 방법 Download PDF

Info

Publication number
KR100783758B1
KR100783758B1 KR1020060034544A KR20060034544A KR100783758B1 KR 100783758 B1 KR100783758 B1 KR 100783758B1 KR 1020060034544 A KR1020060034544 A KR 1020060034544A KR 20060034544 A KR20060034544 A KR 20060034544A KR 100783758 B1 KR100783758 B1 KR 100783758B1
Authority
KR
South Korea
Prior art keywords
slave
expansion module
reception
master
index
Prior art date
Application number
KR1020060034544A
Other languages
English (en)
Other versions
KR20070102836A (ko
Inventor
유화수
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020060034544A priority Critical patent/KR100783758B1/ko
Publication of KR20070102836A publication Critical patent/KR20070102836A/ko
Application granted granted Critical
Publication of KR100783758B1 publication Critical patent/KR100783758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/12—Plc mp multi processor system
    • G05B2219/1215—Master slave system

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 증설 모듈의 통신 방법에 관한 것으로, 보다 상세하게는 마스터가 되는 하나의 기기와 여러 개의 슬레이브 사이에 증설 모듈의 개수를 제한 없이 용이하게 증가시키는 증설 모듈의 통신 방법에 관한 것이다. 이를 위한 본 발명의 증설 모듈의 통신 장치는 마스터와 복수의 슬레이브를 포함하는 PLC 증설 모듈의 통신 방법에 있어서, 슬레이브에서 프레임 수신 완료 타이머 인터럽트가 금지(disable)되는 제1 단계; 슬레이브에 구성되는 수신 레지스터에 의하여 상기 마스터가 제공하는 정보를 수신하여 읽어 들이는 제2 단계; 슬레이브에 구성되는 수신 버퍼의 인덱스가 0 인지를 판단하여, 상기 수신 레지스터에 수신된 국번 정보를 수신 버퍼에 저장하는 제3 단계; 및 프레임 수신 완료 타이머 인터럽트가 가능(enable)하게 되는 제4 단계를 포함한다.
본 발명에 의하면 칩 선택라인의 개수와 같은 하드웨어적인 제한에 의해서 증설 모듈의 개수를 증가시키는 것이 제한되지 않고, 용이하게 증설 모듈의 개수를 증가시켜서 비용 등의 경제적 효율을 높이는 효과가 있다.
증설 모듈, PLC, 타이머, 인터럽트

Description

증설 모듈의 통신 방법{Method for the communication of expansion modules }
도1은 종래의 증설 모듈의 통신 장치에서 의해서 PLC 프로세서 유닛과 증설 모듈을 연결한 구성도.
도2는 본 발명의 일 실시예에 따른 증설 모듈의 통신 장치의 구성도.
도3은 본 발명의 증설 모듈의 통신 장치에 사용되는 범용 비동기화 송수신기의 수신 인터럽트를 이용한 증설 모듈의 통신 방법의 순서도.
도4는 본 발명의 증설 모듈의 통신 장치에 사용되는 프레임 수신완료 타이머 인터럽트의 동작 순서를 보여주는 순서도.
도5는 명령어 처리 인터럽트의 동작 순서를 보여주는 순서도.
*도면의 주요부분에 대한 부호의 설명*
100 : 마스터 110 : 송신라인
120 : 수신라인 130 : 리셋라인
200 : 슬레이브
본 발명은 증설 모듈의 통신 장치 및 그 방법에 관한 것으로, 보다 상세하게는 마스터가 되는 하나의 기기와 여러 개의 슬레이브 사이에 증설 모듈의 개수를 제한 없이 용이하게 증가시키는 증설 모듈의 통신 방법에 관한 것이다.
일반적으로 하나의 PLC(Programmable Logic Controller) 프로세서 유닛에 여래개의 증설 모듈을 장착하여 연결하는 통신 장치가 자동화 시스템이나 반도체 제조 장비 등에 많이 사용된다. 이때 확장되는 증설 모듈은 전기적 특성을 고려하여 장착 가능한 모듈의 개수를 제한하고, 증설 모듈 사이를 케이블로 연결한다.
도1은 종래의 증설 모듈의 통신 장치에서 의해서 PLC 프로세서 유닛과 증설 모듈을 연결한 구성도이다.
도1에 도시된 바와 같이, 종래의 증설 모듈의 통신 장치는 PLC 프로세서 유닛(10)에 증설 모듈(20)을 장착한 것으로, 증설 모듈을 장착하기 위하여 칩 선택라인이 필요하며, 또한 증설 모듈의 특정 영역을 구분하기 위한 주소(address) 라인 및 데이터 라인, 컨트롤 라인 등이 필수적으로 연결되어야 한다. 이때 PLC 프로세서 유닛(10)과 증설 모듈(20) 사이를 연결하는 케이블(30)에 필요한 모든 라인들이 함께 연결되어 있다.
종래의 증설 모듈의 통신 장치에서 칩 선택라인은 증설 모듈별로 연결되기 때문에 장착된 증설 모듈의 개수만큼의 칩 선택라인이 필요하다. 즉 특정 모듈을 제어하기 위해서는 해당되는 칩 선택라인을 로우로 하여 특정 모듈로 하여금 PLC 프로세서 유닛과 인터페이스를 수행하고, 칩 선택라인이 하이일 경우에는 인터페이스를 수행하지 않는 방식으로 주소 라인, 데이터 라인, 제어선 등을 공용으로 사용하는 방식이었다.
종래의 증설 모듈의 통신 장치는 장착된 증설 모듈을 제어하기 위하여 이렇게 많은 배선이 필요하기 때문에 대용량의 데이터를 처리하는 것이 가능한 장점이 있지만, PLC 프로세서 유닛과 같이 증설 모듈과의 데이터 인터페이스 양이 많지 않은 경우에 종래의 방식을 사용한 증설 모듈의 확장에는 상대적으로 높은 비용이 소요되는 문제가 있다.
또한 칩 선택라인의 개수가 제한되기 때문에 증설 모듈을 개수를 일정한 개수 이상 증가시키는 것이 어렵고, 증설 모듈의 개수를 더 이상 증가시키기 위해서는 칩 선택라인이 많은 것으로 시스템을 바꾸어야하기 때문에 비용과 불편이 증가하는 문제가 있다.
따라서 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 칩 선택라인의 개수와 같은 하드웨어적인 제한에 의해서 증설 모듈의 개수를 증가시키는 것이 제한되지 않고, 용이하게 증설 모듈의 개수를 증가시켜서 경제적 효율이 높은 증설 모듈의 통신 방법을 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 실시예에 따른 증설 모듈의 통신 장 치는 마스터와 복수의 슬레이브를 포함하는 것으로, 상기 마스터에서 상기 복수의 슬레이브 각각에 연결되는 송신라인; 상기 복수의 슬레이브의 각각에 연결되어 상기 마스터로 연결되는 수신라인; 및 상기 마스터에서 인접한 슬레이브 및 상기 복수의 슬레이브 사이를 각각 연결하는 리셋라인을 포함한다.
바람직한 실시예에 있어서, 상기 마스터와 상기 슬레이브는 PLC 증설 모듈이고, 상기 슬레이브는 각각 마스터에서 할당된 고유한 국번을 가지는 것을 특징으로 한다.
상기 마스터 및 상기 슬레이브는 범용 비동기화 송수신기에 의해서 연결된 것을 특징으로 한다.
또한 본 발명에 의하여 마스터와 복수의 슬레이브를 포함하는 증설 모듈의 통신 방법은 마스터와 복수의 슬레이브를 포함하는 PLC 증설 모듈의 통신 방법에 있어서, 슬레이브에서 프레임 수신 완료 타이머 인터럽트가 금지(disable)되는 제1 단계; 상기 슬레이브에 구성되는 수신 레지스터에 의하여 상기 마스터가 제공하는 정보를 수신하여 읽어 들이는 제2 단계; 상기 슬레이브에 구성되는 수신 버퍼의 인덱스가 0 인지를 판단하여, 상기 수신 레지스터에 수신된 국번 정보를 수신 버퍼에 저장하는 제3 단계; 및 프레임 수신 완료 타이머 인터럽트가 가능(enable)하게 되는 제4 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제3 단계에서 상기 슬레이브에 의하여 상기 수신된 국번 정보가 할당된 국번과 동일한 것으로 확인되면, 저장 플래그를 설정하는 것을 특징으로 한다.
상기 제3 단계에서 상기 수신 버퍼 인덱스가 0이 아니면, 저장 플래그의 설정 여부를 판단하여 수신 버퍼에 수신된 정보를 저장하는 것을 특징으로 한다.
상기 제4 단계 후에 상기 슬레이브에 의하여 수신 버퍼 인덱스가 0 보다 큰 것으로 확인되고, 상기 수신 버퍼 인덱스가 유효한 값으로 판단되면, 명령어 처리 타이머 인터럽트를 가능하게 하는 단계; 상기 명령어 처리 타이머 인터럽트가 금지되는 단계; 상기 슬레이브에 의하여 수신된 명령을 처리하는 단계; 및 상기 수신 버퍼 인덱스를 0으로 정하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제4 단계 후에 상기 슬레이브에 의하여 상기 수신 버퍼 인덱스가 0 보다 크고, 상기 수시 버퍼 인덱스가 유효한 값이 아니면, 상기 수신 버퍼 인덱스를 0으로 정하는 단계를 더 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 의하여 마스터와 복수의 슬레이브를 포함하는 증설 모듈의 통신 방법은 슬레이브에 의하여 프레임 수신 완료 타이머 인터럽트가 금지(disable)되는 단계; 슬레이브에 의하여 수신 레지스터로 수신된 정보를 읽어 들이는 단계; 수신 버퍼 인덱스가 0 이고, 수신된 국번 정보가 상기 슬레이브의 국번과 다르면, 저장 플래그가 클리어(clear)되는 단계; 상기 수신 버퍼의 인덱스를 무효화시키고, 상기 프레임 수신 완료 타이머의 인터럽트를 가능(enable)하게 하는 단계를 포함한다.
이하 첨부한 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
도2는 본 발명의 일 실시예에 따른 증설 모듈의 통신 장치의 구성도이다.
도2에 도시된 바와 같이, 마스터(100)와 복수의 슬레이브(200)를 포함하는 본 발명의 증설 모듈의 통신 장치는 송신라인(110), 수신라인(120) 및 리셋라인(130)을 포함한다.
송신라인(110)은 마스터(100)로부터 복수의 슬레이브(200) 각각으로까지 연결되어서, 마스터(100)에서 각각의 슬레이브(200)로 예를 들어 명령어 또는 정보를 전달한다. 이때 마스터(100)와 슬레이브(200)는 PLC(Programmable Logic Controller) 증설 모듈이고, 범용 비동기화 송수신기(Universal Asynchronous Receiver Transmitter)에 의해서 연결된다.
수신라인(120)은 복수의 슬레이브(200) 각각에 연결되면서 마스터(100)까지 연결되어, 각각의 슬레이브(200)에서 마스터(100)로 정보가 전달되는 신호라인 역할을 한다.
리셋라인(130)에 의해서 마스터(100)와 인접한 슬레이브(200) 및 복수의 슬레이브(200) 각각의 사이가 서로 연결되어, 마스터(100)와 모든 슬레이브(200) 사이가 서로 이어져 있다. 이렇게 서로 이어진 모든 슬레이브는 마스터(100)에서 할당된 고유한 국번을 가져서 각각의 슬레이브는 중복되지 않는 국번으로 구분되는 것이 바람직하다.
리셋라인(130)은 각각의 슬레이브(200)가 범용 비동기화 송수신기에 의한 수신을 가능하게 하는 역할을 한다. 예를 들어 마스터(100)에 연결된 첫 번째 슬레이브(200)를 연결하는 리셋라인(130)이 하이가 되면, 그 슬레이브(200)가 범용 비동기화 송수신기를 가능하게 하고 수신할 준비를 한다.
마스터(100)에서 슬레이브(200)에 국번을 할당하는 명령어를 보내면 해당 명령어를 받고, 주소가 변경된다. 이어서 다음 슬레이브로 가는 리셋라인(130)이 하이가 되고, 마스터(200)에서 다음 슬레이브에 국번을 할당하는 명령어를 보낸다. 이런 방식으로 마지막까지 처리하면, 각각의 슬레이브(200)에 중복되지 않는 새로운 국번이 할당된다.
상기에 설명한 본 발명의 증설 모듈의 통신 장치는 종래와 달리 각각의 슬레 이브(200)에 대하여 별도의 칩 선택라인을 가지지 않고, 정해진 신호라인 만으로 증설 모듈에 대한 인터페이스를 구성하기 때문에 종래와 달리 증설 모듈의 개수에 제한이 없는 장점이 있다.
또한 이로 인하여 종래의 경우와 달리 증설 모듈의 확장에 추가적으로 비용이 들지 않고, 증설 모듈이 용이하게 증설될 수 있는 장점이 있다.
이하, 도면을 참조하여 본 발명의 증설 모듈의 통신 장치를 효과적으로 운용할 수 있는 증설 모듈의 통신 방법에 대하여 설명한다.
도3은 본 발명의 증설 모듈의 통신 장치에 사용되는 범용 비동기화 송수신기의 수신 인터럽트를 이용한 증설 모듈의 통신 방법의 순서도이고, 도4는 본 발명의 증설 모듈의 통신 장치에 사용되는 프레임 수신완료 타이머 인터럽트의 동작 순서를 보여주는 순서도이며, 도5는 명령어 처리 인터럽트의 동작 순서를 보여주는 순서도이다.
도3에 도시된 바와 같이, 본 발명의 증설 모듈의 통신 방법에 따라 슬레이브에서 범용 비동기화 송수신기 수신 인터럽트에 의해서 프레임 수신 완료 타이머 인터럽트가 금지(disable)된다. 이때 프레임 수신 완료 타이머는 프레임의 끝을 구분하는 신호로서 한 프레임의 시작과 끝을 구분해주는 역할을 하는 것이다.
프레임 수신 완료 타이머 인터럽트가 금지되면, 수신 레지스터의 정보를 읽어 들이게 된다.
다음에 수신 인덱스가 0 인지를 판단하는데, 이때 수신 인덱스가 0이면, 수신된 슬레이브의 국번 정보가 슬레이브의 자기 국번과 동일한지를 비교한다.
이어서 슬레이브의 국번 정보가 일치되면, 저장 플래그를 설정하고, 수신 버퍼에 수신된 국번 정보를 저장한다.
그러나 만일 슬레이브의 국번 정보가 다르면, 저장 플래그를 클리어(clear) 시키고, 수신 버퍼 인덱스를 무효한 값으로 설정한다.
반면에 상기 수신 버퍼 인덱스가 0이 아니면, 저장 플래그의 설정 여부를 판단하고, 저장 플래그가 설정되면 수신 버퍼에 수신된 정보를 저장한다.
다음에 프레임 수신 완료 타이머 인터럽트를 가능(enable)하게 한다.
이어서 도4를 참조하여, 프레임 수신 완료 타이머 인터럽트가 가능하게 되면, 수신 버퍼 인덱스가 0 보다 큰지를 판단한다. 이때 수신 버퍼 인덱스가 0 보다 클 경우 슬레이브에서 데이터가 수신된 경우를 의미한다.
수신 버퍼 인덱스가 0 보다 크면, 수신 버퍼 인덱스가 유효한 값인지를 평가하고, 수신 버퍼 인덱스가 유효한 값이면 명령어 처리 인터럽트를 시작하여 슬레이브에 수신된 명령어를 처리한다.
도5를 참조하여, 수신된 명령어를 처리하기 전에 먼저 명령어 처리 타이머 인터럽트를 금지시켜서, 계속하여 인터럽트가 수행되는 것을 방지하고, 명령어를 처리하는 것이 바람직하다.
수신 버퍼 인덱스가 유효하지 않으면 명령어가 처리되지 않는다.
다음에 수신 버퍼 인덱스를 0으로 초기화하여 새로운 프레임 데이터를 수신할 수 있는 상태로 설정하면 프레임 수신 완료 타이머 인터럽트가 완료된다.
이상에서 설명한 본 발명의 증설 모듈의 통신 방법을 사용하는 경우, 종래와 달리 범용 비동기화 송수신기를 사용하여 정해진 신호라인 만으로 증설 모듈을 개수를 제한 없이 증가시켜도, 타이머를 사용하여 프레임의 끝을 구분하여 주기 때문에 빠른 시간 내에 한 프레임의 시작과 끝을 구분해 준다.
이로 인하여 다른 슬레이브에 해당하는 명령어 프레임을 버리는 시간을 최소화하여 빠른 동작을 실현하는 장점도 있다.
이상에서, 본 발명의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 특허청구 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 본 발명의 증설 모듈의 통신 장치 및 그 방법에 의하면 종래와 달리 칩 선택라인의 개수와 같은 하드웨어적인 제한에 의해서 증설 모듈의 개수를 증가시키는 것이 제한되지 않고, 용이하게 증설 모듈의 개수를 증가시켜서 비용 등의 경제적 효율을 높이는 효과가 있다.
또한 본 발명의 증설 모듈의 통신 장치 방법에 의하면 타이머를 사용하여 프레임의 끝을 구분하여 주기 때문에 빠른 시간 내에 한 프레임의 시작과 끝을 구분해 주고, 다른 슬레이브에 해당하는 명령어 프레임을 버리는 시간을 최소화하여 빠른 동작을 실현하는 효과도 있다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 마스터와 복수의 슬레이브를 포함하는 PLC 증설 모듈의 통신 방법에 있어서,
    상기 슬레이브에서 프레임 수신 완료 타이머 인터럽트가 금지(disable)되는 제1 단계;
    상기 슬레이브에 구성되는 수신 레지스터에 의하여 상기 마스터가 제공하는 정보를 수신하여 읽어 들이는 제2 단계;
    상기 슬레이브에 구성되는 수신 버퍼의 인덱스가 0 인지를 판단하여, 상기 수신 레지스터에 수신된 국번 정보를 수신 버퍼에 저장하는 제3 단계; 및
    상기 프레임 수신 완료 타이머 인터럽트가 가능(enable)하게 되는 제4 단계를 포함하는 것을 특징으로 하는 증설 모듈의 통신 방법.
  4. 제 3항에 있어서,
    상기 제3 단계에서 상기 슬레이브에 의하여 상기 수신된 국번 정보가 할당된 국번과 동일한 것으로 확인되면 저장 플래그를 설정하고, 상기 수신 버퍼 인덱스가 0이 아니면 저장 플래그의 설정 여부를 판단하여 수신 버퍼에 수신된 정보를 저장하는 것을 특징으로 하는 증설 모듈의 통신 방법.
  5. 제 3항에 있어서,
    상기 제4 단계 후에 상기 슬레이브에 의하여 수신 버퍼 인덱스가 0 보다 큰 것으로 확인되고, 상기 수신 버퍼 인덱스가 유효한 값으로 판단되면 명령어 처리 타이머 인터럽트를 가능하게 하는 단계;
    상기 명령어 처리 타이머 인터럽트가 금지되는 단계;
    상기 슬레이브에 의하여 수신된 명령을 처리하는 단계; 및
    상기 수신 버퍼 인덱스를 0으로 정하는 단계를 더 포함하는 것을 특징으로 하는 증설 모듈의 통신 방법.
  6. 제 3항에 있어서,
    상기 제4 단계 후에 상기 슬레이브에 의하여 상기 수신 버퍼 인덱스가 0 보다 크고, 상기 수시 버퍼 인덱스가 유효한 값이 아니면, 상기 수신 버퍼 인덱스를 0으로 정하는 단계를 더 포함하는 것을 특징으로 하는 증설 모듈의 통신 방법.
  7. 마스터와 복수의 슬레이브를 포함하는 PLC 증설 모듈의 통신 방법에 있어서,
    상기 슬레이브에 의하여 프레임 수신 완료 타이머 인터럽트가 금지(disable)되는 단계;
    상기 슬레이브에 의하여 수신 레지스터로 수신된 정보를 읽어 들이는 단계;
    상기 슬레이브에 의하여 수신 버퍼의 인덱스가 0 이고, 수신된 국번 정보가 상기 슬레이브의 국번과 다르면, 저장 플래그를 클리어(clear)하는 단계;
    상기 수신 버퍼의 인덱스를 무효화시키고, 상기 프레임 수신 완료 타이머의 인터럽트를 가능(enable)하게 하는 단계를 포함하는 것을 특징으로 하는 증설 모듈의 통신 방법.
KR1020060034544A 2006-04-17 2006-04-17 증설 모듈의 통신 방법 KR100783758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034544A KR100783758B1 (ko) 2006-04-17 2006-04-17 증설 모듈의 통신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034544A KR100783758B1 (ko) 2006-04-17 2006-04-17 증설 모듈의 통신 방법

Publications (2)

Publication Number Publication Date
KR20070102836A KR20070102836A (ko) 2007-10-22
KR100783758B1 true KR100783758B1 (ko) 2007-12-07

Family

ID=38817534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034544A KR100783758B1 (ko) 2006-04-17 2006-04-17 증설 모듈의 통신 방법

Country Status (1)

Country Link
KR (1) KR100783758B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752210B (zh) * 2020-07-07 2024-03-12 南京东唯电子科技有限公司 一种plc扩展模块地址自动协商系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072374A (en) 1989-11-07 1991-12-10 Ge Fanuc Automation North America, Inc. Method for communicating among a plurality of programmable logic controllers each having a dma controller
US5084636A (en) 1989-12-27 1992-01-28 Kawasaki Steel Master-slave programmable logic devices
JPH04162106A (ja) * 1990-10-26 1992-06-05 Matsushita Electric Works Ltd プログラマブルコントローラの遠隔入出力システム
JP2004157631A (ja) 2002-11-05 2004-06-03 Yaskawa Electric Corp Ｉ／ｏ伝送マスタ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072374A (en) 1989-11-07 1991-12-10 Ge Fanuc Automation North America, Inc. Method for communicating among a plurality of programmable logic controllers each having a dma controller
US5084636A (en) 1989-12-27 1992-01-28 Kawasaki Steel Master-slave programmable logic devices
JPH04162106A (ja) * 1990-10-26 1992-06-05 Matsushita Electric Works Ltd プログラマブルコントローラの遠隔入出力システム
JP2004157631A (ja) 2002-11-05 2004-06-03 Yaskawa Electric Corp Ｉ／ｏ伝送マスタ装置

Also Published As

Publication number Publication date
KR20070102836A (ko) 2007-10-22

Similar Documents

Publication Publication Date Title
US20070288204A1 (en) Device for remote diagnostics of a field device
US20090193165A1 (en) Communication circuit of serial peripheral interface devices
CN101398801B (zh) 扩展内部集成电路总线的方法及装置
EP2388960B1 (en) Intelligent bus address self-configuration in a multi-module system
US20090271557A1 (en) Non-volatile memory storage device with high transmission rate
KR100390058B1 (ko) 주국과적어도하나의종국을갖는통신시스템
CN101149722A (zh) 一种实现cpu访问xfp光模块的方法
CN109446145A (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN101082896A (zh) 一种主从模块间的控制方法和装置
CN101303677B (zh) 一种直接存储器访问控制方法、系统及控制器
KR100423969B1 (ko) 필드버스 인터페이스 보드 및 그 제어방법
EP0525736B1 (en) Data storing system for a communication control circuit
KR19990060566A (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
KR100783758B1 (ko) 증설 모듈의 통신 방법
CN106559299A (zh) 串行通信设备、串行通信系统以及串行通信方法
JP6538510B2 (ja) プログラマブルコントローラ
CN100361433C (zh) 使用三步通信缓存的通信设备
US4910509A (en) Bus expander for digital TV receiver
CA1178685A (en) Data transmitting link
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller
JP4346539B2 (ja) 制御装置
KR100759480B1 (ko) Ｐｌｃ의 시리얼 통신 변환 방법 및 그 변환 장치
JP4005675B2 (ja) 電気通信装置
CN116185936B (zh) 一种spi通信数据收发异常检测控制系统及检测方法
US8006012B2 (en) Data storage system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13