JPH0492946A - データ転送システム - Google Patents

データ転送システム

Info

Publication number
JPH0492946A
JPH0492946A JP20723490A JP20723490A JPH0492946A JP H0492946 A JPH0492946 A JP H0492946A JP 20723490 A JP20723490 A JP 20723490A JP 20723490 A JP20723490 A JP 20723490A JP H0492946 A JPH0492946 A JP H0492946A
Authority
JP
Japan
Prior art keywords
slave
data group
data
register
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20723490A
Other languages
English (en)
Inventor
Manabu Uda
学 右田
Yasuhiro Mori
康浩 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20723490A priority Critical patent/JPH0492946A/ja
Publication of JPH0492946A publication Critical patent/JPH0492946A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マスタ記憶装置とスレーブ記憶装置間におけ
るデータ転送を制御するデータ転送システムに関するも
のである。
(従来の技術) 第7図は、マスタ記憶装置と複数のスレーブ記憶装置と
間においてデータ転送を行う従来のデータ転送システム
の概略構成を示している。この第7図において、10a
、10b、10c、10dは4個設置されたスレーブ記
憶装置であって、11はマスタ記憶装置、12はマスタ
プロセッサ、13はマスタデータ転送装置、14は各ス
レーブ記憶装置10a〜10dを決定するアドレスバス
、15はマスタデータ転送装置13と複数のスレーブ記
憶装置10a〜10dとを結合する共有データバス、1
6はマスタデータ転送装置13からのデータ確定信号、
17はデータ転送方向を示すデータ転送方向指定信号で
ある。
このマスタ記憶装置11上に存在して各スレーブ記憶装
置10a〜10dに分配されるデータ群の分配転送、或
いは各スレーブ記憶装置10a〜10d上に存在してマ
スタ記憶装置11に収集されるデータ群の収集転送をス
レーブ記憶装置10g、10b、10c、10dの順番
で行う場合は以下のように行われる。
まず、マスタプロセッサ12は第1のスレーブ記憶装置
10aのアドレスと、該第1のスレーブ記憶装置10a
に分配されるか或いは第1のスレーブ記憶装置10aか
ら収集されるデータ群の先頭アドレスと、この分配或い
は収集されるデータ群のサイズとをマスタデータ転送装
置13に設定したのちに、マスタプロセッサ12がマス
タデータ転送装置13に対してデータ転送を指令し、第
1のスレーブ記憶装置10aに対するデータ転送を実行
する。
この第1のスレーブ記憶装置10aに対するデータ転送
が終了すると、他の第2〜第4のスレーブ記憶装置10
b、10c、10dの順番に第1のスレーブ記憶装置1
0aに対してマスタプロセッサ12が行った手続きを第
2〜第4のスレーブ記憶装置10b、10c、10dに
対して繰り返し行うことにより、マスタ記憶装置11と
各スレーブ記憶装置10a、10b、10c、10d間
でのデータ分配あるいはデータ収集を行う。
(発明が解決しようとする課題) しかしながら、上述した従来のデータ転送システムにお
いては、マスタ記憶装置11上に離散的に配置されてい
る転送データ群を複数のスレーブ記憶装置10a〜10
dに分配したり、或いはスレーブ記憶装置10a〜10
d上のデータ群をマスタ記憶装置11上に離散的に収集
するようなデータ転送を行う場合、マスタプロセッサ1
2により決定されたスレーブ記憶装置10a〜10dの
アドレスと、マスタ記憶装置11と決定されたスレーブ
記憶装置10a〜10dとの間で転送されるマスタ記憶
装置11上のデータ群の先頭アドレスと、データ群サイ
ズをマスタデータ転送装置13に設定するため時間と、
マスタ記憶装置11と決定されたスレーブ記憶装置10
a〜10dとの間でデータ転送の終了をマスタプロセッ
サ12が認知するまでに要する時間との総和が離散的に
配置されたデータ群の個数だけ必要となる。その結果、
マスタプロセッサ12の利用効率及びデータ転送速度の
低下を来たしてしまうという問題点があった。
本発明はかかる問題点に鑑み、マスタデータ転送装置と
スレーブ記憶装置との間に新たにスレーブデータ転送装
置を設け、該スレーブデータ転送装置がマスタデータ転
送装置と自己のスレーブ記憶装置間で転送されるデータ
群を有効データ群レジスタと有効データ群サイズレジス
タとの情報を基に識別することにより、マスタプロセッ
サがデータ転送に関わる回数を減少させ、マスタ記憶装
置とスレーブ記憶装置との間におけるデータ転送の効率
とマスタプロセッサの利用効率との向上を図ることを目
的とする。
(課題を解決するための手段) 上記目的を達成するために、請求項(1)に係る発明が
講じた手段は、マスタプロセッサとマスタ記憶装置とス
レーブ記憶装置とを備える一方、該マスタ記憶装置とス
レーブ記憶装置との間におけるデータ転送を行うマスタ
データ転送装置及びスレーブデータ転送装置と、該スレ
ーブデータ転送装置の識別記号をスレーブデータ転送装
置に設定する識別記号設定装置とを備えたデータ転送シ
ステムを対象としている。
そして、前記スレーブデータ転送装置は、先ず、前記マ
スタデータ転送装置に結合されたデータバスにて転送さ
れるデータ群の何群目のデータを有効にするかを示す有
効データ群レジスタと、有効データ群のサイズを格納す
る有効データ群サイズレジスタと、転送データ群のスレ
ーブ記憶装置における先頭アドレスを格納するスレーブ
ベースアドレスレジスタとを備えると共に、前記マスタ
データ転送装置との間のデータ群転送が可能であるか否
かを示すデータ群転送可能信号により増加するデータ群
カウンタと、該データ群カウンタと前記有効データ群レ
ジスタとの値を比較する有効データ群比較器と、前記有
効データ群レジスタと有効データ群サイズレジスタとス
レーブベースアドレスレジスタの総数を格納するレジス
タ数格納レジスタと、前記スレーブデータ転送装置の識
別記号と前記データ群カウンタの値とを比較する識別信
号比較器とを備えている。
更に、前記スレーブデータ転送装置は、前記有効データ
群サイズレジスタ又は前記レジスタ数格納レジスタの値
を取り込む有効データ群サイズダウンカウンタと、前記
スレーブベースアドレスレジスタの値を取り込むスレー
ブアドレスカウンタと、該スレーブアドレスカウンタの
値をスレーブ記憶装置に出力するスレーブアドレスノ(
スと、前記マスタデータ転送装置と前記有効データ群レ
ジスタと前記有効データ群サイズレジスタと前記スレー
ブベースアドレスレジスタとを繋ぐスレーブデータバス
とを備えている。
加えて、前記スレーブデータ転送装置は、前記マスタデ
ータ転送装置からのデータ群転送要求信号と、前記有効
データ群レジスタと前記有効データ群サイズレジスタと
前記スレーブベースアドレスレジスタとに対するパラメ
ータ設定か或いはデータ群転送かを示すパラメータ設定
信号と、前記マスタデータ転送装置からのデータ確定信
号及びデータ転送方向信号と、前記有効データ群比較器
及び前記識別記号比較器からの一致信号と、前記有効デ
ータ群サイズダウンカウンタのゼロカウント信号とを入
力する一方、前記有効データ群レジスタと前記有効デー
タ群サイズレジスタと前記スレーブベースアドレスレジ
スタとに対するパラメータ設定信号と、前記データ群サ
イズダウンカウンタのダウンカウント及び前記スレーブ
アドレスカウンタのアップカウントを行うカウント信号
と、前記データ群サイズダウンカウンタとスレーブアド
レスカウンタへのロード信号と、自己に有効なデータ群
が転送中であるかどうかをマスタデータ転送装置に示す
データ群自己有効信号と、スレーブ記憶装置に対するデ
ータ確定信号と、スレーブ記憶装置に対してデータの転
送方向を知らせるスレーブデータ転送方向信号とを出力
する有効データ群転送制御回路を備えた構成としている
また、請求項(2)に係る発明が講じた手段は、請求項
(1)の発明において、有効データ群レジスタと、有効
データ群サイズレジスタと、スレーブベースアドレスレ
ジスタと、有効データ群比較器とを一対としてこれらを
複数個備え、有効データ群転送制御回路は有効データ群
比較器の一致信号によって該有効データ群比較器と対を
なす有効データ群サイズレジスタとスレーブベースアド
レスレジスタとを決定し、該各レジスタの値を有効デー
タ群サイズダウンカウンタとスレーブアドレスカウンタ
とにロードするように構成されている。
また、請求項(3)に係る発明が講じた手段は、請求項
(1)および(2)の発明において、スレーブデータ転
送装置を複数個備え、該各スレーブデータ転送装置は0
からスレーブデータ転送装置の個数より1を引いた値ま
での識別記号が識別記号設定装置より入力される一方、
それぞれデータ群自己有効信号を出力するように構成さ
れている。
また、請求項(4)に係る発明が講じた手段は、請求項
(3)の発明において、不必要なデータ群を転送するダ
ミースレーブデータ転送装置を備えた構成としている。
(作用) 上記の構成により、請求項(1)に係る発明では、例え
ば、マスタデータ転送装置よりスレーブ記憶装置にデー
タ転送する場合、パラメータ設定を行った後、データ群
転送を行うことになる。つまり、先ず、マスタデータ転
送装置にパラメータデータ群の先頭アドレスとサイズと
が設定され、該マスタデータ転送装置はデータ転送方向
信号をスレーブデータ転送装置の方向としてパラメータ
設定信号及びデータ群転送要求信号を出力し、パラメー
タデータ群を転送する。一方、スレーブデータ転送装置
はデータ群転送要求信号が入力すると、識別記号(ID
)とデータ群カウンタの値とが一致しているか否かを判
別し、即ち、請求項(3)に係る発明において、複数の
スレーブデータ転送装置が設けられている場合、自己へ
の転送か否かを判別し、自己への転送であると、データ
群自己有効信号を出力し、マスタデータ確定信号によっ
て各レジスタにパラメータ設定を行う。その際、請求項
(2)に係る発明では、複数の各レジスタにパラメータ
設定を行う。そして、有効データ群サイズダウンカウン
タがゼロになると、データ群自己有効信号の出力停止に
よりパラメータ設定を完了し、順次能のスレーブデータ
転送装置にパラメータ設定する。
次に、マスタデータ転送装置はパラメータ設定信号を出
力停止してデータ群の先頭アドレス及びサイズが設定さ
れ、データ転送方向信号をスレーブデータ転送装置の方
向とし、データ群転送要求信号を出力してデータ群を転
送する。一方、スレーブデータ転送装置は、データ群転
送要求信号が入力すると、データ群の転送順とデータ群
カウンタの値とが一致しているか否かを判別し、一致し
していると、有効データ群サイズレジスタとスレーブア
ドレスレジスタとの値を有効データ群サイズダウンカウ
ンタとスレーブアドレスカウンタとに設定する。その後
、スレーブデータ転送装置はスレーブデータ転送方向信
号とスレーブデータ確定信号とをスレーブ記憶装置に出
力して、データ群をスレーブ記憶装置に転送し、有効デ
ータ群サイズダウンカウンタがゼロになると、データ群
自己有効信号を出力停止し、データ転送を終了し、順次
他のスレーブデータ転送装置がデータ転送を行うことに
なる。
また、請求項(4)に係る発明では、転送データに不必
要なデータが存すると、ダミースレーブデータ転送装置
が受は取ることになる。
従って、マスタプロセッサがマスタデータ転送装置に対
して行う処理は、スレーブデータ転送装置ノパラメータ
設定を行うためのパラメータ転送と実際のデータ群転送
との2回となり、マスタプロセッサの利用効率の向上と
マスタデータ転送装置とスレーブ記憶装置間のデータ転
送の高速化を図ることができる。また、マスタデータ転
送装置をスレーブ記憶装置との間において、従来では必
要であったスレーブ記憶装置を決定するアドレスバスを
必要としない。また、スレーブデータ転送装置に各種の
レジスタを設けているので、スレーブ記憶装置の個数を
容品に増やすことができ、各スレーブ記憶装置内のレジ
スタ設定も簡単にできるようになる。
(実施例) 以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明のデータ転送システムの一実施例を示す
ブロック図であり、第2図は第1図のスレーブデータ転
送装置24a〜24dの詳細なブロック図である。第3
図はデータ転送システムにおいて転送されるデータ群の
構成図であり、第4図はデータ群を転送するためのパラ
メータデータ群の構成図である。
第1図において、20はマスタプロセッサ、21はマス
タ記憶装置、22はマスタデータ転送装置、23a、2
3b、23c、23dはスレーブ記憶装置、24a、2
4b、24c、24dはマスタデータ転送装置22と各
フレーブ記憶装置23a〜23dとの間でデータ転送を
行うスレーブデータ転送装置、25a、25b、25c
、25dは識別記号設定装置としてのスレーブデータ転
送装置IDであって、該スレーブデータ転送装置ID2
5a〜25dは0からスレーブデータ転送装置24a〜
24dの個数より1を引いた整数値までを各スレーブデ
ータ転送装置24a〜24dにユニークに割り当てて出
力するもので、本実施例では0.1.2.3の順に識別
記号(以下、物理IDという。)を設定している。
また、44はマスタデータ転送装置22と各フレーブ記
憶装置23a〜23dとの間でデータ転送を行うスレー
ブデータバス、45はスレーブデータ転送装置ID25
a〜25dよりスレーブデータ転送装置24a〜24d
に出力する物理IDのIDバス、50はスレーブデータ
転送装置24a〜24dよりスレーブ記憶装置23a〜
23dに出力されるデータアドレスのスレーブアドレス
バスである。更に、40はパラメータ設定信号、41は
マスタデータ転送方向信号、42はマスタデータ確定信
号、43はデータ群転送要求信号、46はデータ群転送
可能信号、48はスレーブデータ転送方向信号、49は
スレーブデータ確定信号である。尚、26はバッファ、
27は抵抗である。
一方、第2図において、30はデータ群転送可能信号4
6により増加するデータ群カウンタ、31a、31bは
データ群のうち各スレーブデータ転送装置24a〜24
dにとって有効にするかを示す順番を格納する有効デー
タ群レジスタ、32a、32bはデータ群のサイズを格
納する有効データ群サイズレジスタ、33a、33bは
データ群のスレーブ記憶装置23a〜23dにおける先
頭アドレスを格納するスレーブベースアドレスレジスタ
、34は各レジスタ31a〜33bの総数を格納するレ
ジスタ数格納レジスタ、35はレジスタ数格納レジスタ
34又は有効データ群サイズレジスタ32a、32bの
値を取り込む有効データ群サイズダウンカウンタ、36
はスレーブベースアドレスレジスタ33a、33bの値
を取り込むスレーブアドレスカウンタ、37は物理ID
とデータ群カウンタ30の値を比較してID一致信号5
1を出力する識別記号比較器としてのID比較器、38
a、38bはデータ群カウンタ30と有効データ群レジ
スタ31a、31bの値とを比較して有効データ群一致
信号52a、52bを出力する有効データ群比較器、3
9は有効データ群転送制御装置であって該有効データ群
転送制御装置39はパラメータ設定信号40などが入力
されると共に、有効データ群サイズダウンカウンタ35
よりゼロカウント信号54が入力される一方、データ群
カウンタ30のリセット信号53、各レジスタ31a 
〜:33b、59の設定信号55a。
55b、56J!、56b、57a、57b、59、有
効データ群サイズレジスタ32a、32bとスレーブベ
ースアドレスレジスタ33a、33bとの選択信号58
a、58b、有効データ群サイズダウンカウンタ35及
びスレーブアドレスカウンタ36へのロード信号60及
びカウント信号61などを出力するように構成されてい
る。
次に、上述したデータ転送システムにおいて、マスタ記
憶装置21と各スレーブ記憶装置23a〜23dとの間
のデータ転送動作について説明する。
先ず、データ転送を行う前に、各スレーブデータ転送装
置24a、24b、24c、24dにマスタ記憶装置2
1から各スレーブ記憶装置23a〜23dに分配される
第3図のデータ群の各スレーブデータ転送装置24a〜
24dにとって有効となる順番と、有効となるデータ群
サイズと、各スレーブ記憶装置23a〜23dに対する
データ転送の先頭アドレスをそれぞれスレーブデータ転
送装置24a〜24dのデータ群レジスタ31a。
31bと有効データ群サイズレジスタ32a、32bと
スレーブベースアドレスレジスタ33a。
33bにパラメータを設定する。
そこで、このパラメータ設定動作を第5図のフローチャ
ートに基づいて詳述する。先ず、マスタ記憶装置21に
てスレーブデータ転送装置11D25a〜25dの設定
順でそのスレーブデータ転送装置24a〜24dの有効
データ群しジスタ31a1有効データ群サイズレジスタ
32a1スレーブベースアドレスレジスタ33a、有効
データ群しジスタ31b1有効データ群サイズレジスタ
32b、スレーブベースアドレスレジスタ33bに設定
したい値を並べて第4図のパラメータデータ群を用意す
る。
次に、マスタプロセッサ20は、マスタデータ転送装置
22に対してパラメータ設定信号40のアサート及びデ
ータ群転送要求信号43のネゲートを指令すると共に、
マスタデータ転送方向信号41をマスタ側からスレーブ
側への方向とするように指令し、パラメータデータ群の
先頭アドレスとそのサイズをマスタデータ転送装置22
に設定し、マスタデータ転送装置22にパラメータデー
タ群転送を指令する。この指令を受けたマスタデータ転
送装置22はデータ群転送要求信号43をアサートし、
データ群転送可能信号46がアサートされると、パラメ
ータデータ群の転送を開始する。
一方、スレーブデータ転送装置24a、24b。
24c、  24dは、パラメータ設定信号40のアサ
ートで有効データ群転送制御回路39をパラメータ設定
モードにしくステップ5T1)、データ群転送要求信号
43のネゲートでデータ群カウンタ3をリセッサする(
ステップ5T2)。続いて、データ群転送要求信号43
がアサートされるのを待ってアサートされると(ステッ
プ5T3)、ID比較器37からのID一致信号51を
有効デー夕群転送制御回路39が調べ(ステップ5T4
)、物理IDとデータ群カウンタ30の値とが一致して
いれば、有効データ群転送制御回路39がロード信号6
0を出力し、レジスタ数格納レジスタ35内の値を有効
データ群サイズダウンカウンタ35にセットする(ステ
ップ5T5)。その後、有効データ群転送制御回路39
はデータ群自己有効信号47をアサートして(ステップ
5T6)、データ群転送可能信号46をアサートとして
マスタデータ転送装置22に対してパラメータデータ群
の転送を許可する。
続いて、マスタデータ転送装置22からのパラメータデ
ータ群転送が始まると、データ群自己有効信号46をア
サートしたスレーブデータ転送装置24a (24b 
〜24d)の有効データ群転送制御回路39は、マスタ
データ確定信号42により有効データレジスタ31a、
31b、有効データ群サイズレジスタ32 a、  3
2 b、スレーブアドレスレジスタ33a、33bにシ
ーケンシャルにパラメータセットを行うと同時に有効デ
ータ群サイズダウンカウンタ35をダウンカウントして
(ステップ5T7)、該有効データ群サイズダウンカウ
ンタ35がゼロになったか否かを判別しくステップ5T
8)、ゼロになるまでステップST7に戻り、ゼロにな
ると、データ群自己有効信号47をネゲートする(ステ
ップ5T9)。
そして、データ群自己有効信号47のネゲートによりデ
ータ群転送可能信号46がネゲートされるので、マスタ
データ転送装置22はパラメータデータ群転送を一時停
止する。また、各スレーブデータ転送装置24a〜24
dでは、データ群転送可能信号46のネゲートでデータ
群カウンタ30をカウントアツプを行い(ステップ10
)、ステップST4に戻る。
更に、前記ステップST4において、ID一致信号51
が出力されていないと判定すると、ステップST4から
ステップ5TIOに移り、上述の動作を繰り返す。その
後、ID一致信号51によりパラメータデータ群転送が
自分の順番になると、フレーブデータ転送装置24b 
(24c、24d)はデータ群自己有効信号47をアサ
ートしてマスタデータ転送装置22にパラメータデータ
群転送の再開を知らせる。具体的に、第4図においては
、スレーブデータ転送装置24a〜24dのパラメータ
設定は符号24a、24b、24c、24dの順番で上
述の動作を行ってパラメータ設定を行う。
次に、マスタ記憶装置21に格納しである第3図のデー
タ群をスレーブ記憶装置23a〜23dに分配する動作
について第6図のフローチャートに基づき説明する。
先ず、マスタプロセッサ20は、マスタデータ転送装置
22に対してパラメータ設定信号40とデータ群転送要
求信号43とのネゲートを指令すると共に、マスタデー
タ転送方向信号41をマスタ側からスレーブ側への方向
とするように指令し、マスタ記憶装置21に格納しであ
る第3図のデータ群の先頭アドレスと転送データ群サイ
ズを設定し、マスタデータ転送装置22にデータ群転送
を指令する。この指令を受けたマスタデータ転送装置2
2はデータ群転送要求信号43をアサートし、データ群
転送可能信号46がアサートされると、データ群転送を
開始する。
一方、スレーブデータ転送装置24a、24b。
24c、24dは、パラメータ設定信号40のネゲート
で有効データ群転送制御回路39をデータ群転送モード
にしくステップ5T11)、データ群転送要求信号43
のネゲートでデータ群カウンタ30をリセットする(ス
テップ5T12)。続いて、データ群転送要求信号43
がアサートされるのを待ってアサートされると(ステッ
プ5T13)、有効データ群比較器38a、38bの有
効データ群一致信号52a、52bを有効データ群転送
制御回路39が調べ(ステップ5T14)、該有効デー
タ群転送制御回路39は、有効データ群レジスタ31a
、31bに格納されている有効データの順番とデータ群
カウンタ30の値とを比較し、第1の有効データ群一致
信号52aが出力していれば、ロード信号60を出力し
て第1の有効データ群サイズレジスタ32aと第1のス
レ−ブアドレスレジイタ33aとに格納している値を、
第2の有効データ群一致信号52bが出力していれば、
ロード信号60を出力して第2の有効データ群サイドレ
ジスタ32bと第2のスレーブアドレスレジスタ33b
とに格納ししている値をそれぞれ有効データ群サイズダ
ウンカウンタ35とスレーブアドレスカウンタ36に設
定する(ステップ5T15)。その後、有効データ群転
送制御回路39は、データ群自己有効信号47をアサー
トしくステップ5T16)、データ群転送可能信号46
をアサートしてマスタデータ転送装置22にデータ群転
送を許可する。
続いて、マスタデータ転送装置22からデータ群転送が
始まると、データ群自己有効信号46をアサートしたス
レーブデータ転送装置24a(24b〜24d)の有効
データ群転送制御回路39はスレーブデータ転送方向信
号48にマスタデータ転送方向信号41を出力し、マス
タデータ確定信号42により有効データ群サイズダウン
カウンタ35のダウンカウントとスレーブアドレスカウ
ンタ36のアップカウントとを行い、同時にスレーブデ
ータ確定信号49を出力する(ステップ5T17)。こ
の動作により自己に分配されるべきデータ群をスレーブ
記憶装置23a (23b〜23d)に転送することに
なる。
そして、有効データ群サイズダウンカウンタ35がゼロ
カウントしたか否かを判別しくステップ5T18)、ゼ
ロになるまでステップ5T17に戻り、ゼロになると、
有効データ群転送制御回路39はデータ群自己有効信号
47をネゲートしくステップ5T19)、データ群転送
可能信号46をネゲートして、マスタデータ転送装置2
2のデータ群転送を一時停止させ、各スレーブデータ転
送装置24a〜24dのデータ群カウンタ30をアップ
カウントしくステップ5T20) 、ステップ5T14
に戻る。
更に、前記ステップ5T14において、有効データ群一
致信号52a、52bが出力されていないと判定すると
、ステップ5T14からステップ5T20に移り、上述
の動作を繰り返す。その後、データ群カウンタ30のア
ップカウントにより有効データ群比較器38a、38b
の有効データ群一致信号52a、52bを受けたスレー
ブデータ転送装置24b (24c、24d)が上述の
動作を繰り返し、データ群の分配を行う。
具体的゛に、各スレーブデータ転送装置24a〜24d
に第4図のパラメータデータ群を設定しているときにお
いて、第3図のデータ群をマスタデータ転送装置22と
スレーブデータ転送装置24a〜24dとの間でデータ
群転送を行う場合、スレーブ記憶装置23a〜23dは
符号23b、23a、23c、23d、23a、23b
、23c。
23dの順番で自己に分配されるデータ群を取り込むこ
とになる。
また、スレーブ記憶装置23a〜23dからマスタ記憶
装置21にデータ群の収集を行う際においては、マスタ
データ転送方向信号41がスレーブデータ転送装置24
a〜24dからマスタデータ転送装置22に向う方向を
示すこと以外上述の動作で行うことになる。
また、第1図において、ダミースレーブデータ転送装置
を設け、全てのスレーブ記憶装置23a〜23dにとっ
て不必要なデータ群が転送データに存する場合、該不必
要なデータ群をダミースレーブデータ転送装置が受は取
るようにしてもよい。
(発明の効果) 以上のように、本発明のデータ転送システムでは、スレ
ーブデータ転送装置を設け、スレーブ記憶装置に対する
データ転送を決定する機構を有するようにしたので、マ
スタプロセッサがマスタデータ転送装置に対して行う処
理は、スレーブデータ転送装置のパラメータデータ設定
を行うためのパラメータ転送と実際のデータ転送のため
の2回となり、マスタプロセッサの利用効率の向上を図
ることができると共に、マスタ記憶装置とスレーブ記憶
装置との間におけるデータ転送の高速化を図ることがで
きる。また、従来のデータ転送システムでは必要であっ
たスレーブ記憶装置を決定するアドレスバスを省くこと
ができる。
また、スレーブデータ転送装置自身に各種のしジスタを
設けているのでスレーブ記憶装置の個数を容易に増やす
ことができ、各スレーブ記憶装置のレジスタ設定も簡単
にできる。また、各スレーブデータ転送装置の有効デー
タ群レジスタの設定を任意に行えるので、スレーブ記憶
装置に分配する順番を適当に変更することができるため
、転送されるデータ群を並び変えることや複数のスレー
ブ記憶装置に同時に同じデータ群を転送することができ
る。
また、1つのスレーブデータ転送装置に有効データ群レ
ジスタと有効データ群サイズレジスタとを複数個持って
いるので、マスタ記憶装置とスレーブ記憶装置とのデー
タ転送を繰り返し行うことができる。
また、全スレーブ記憶装置にとって不必要なデータ群が
データ転送中に存在してもそのデータ群を受けるダミー
データ転送装置を設けているので、スレーブのレジスタ
群を再設定することなしでデータ転送をすることができ
る。
【図面の簡単な説明】
第1図〜第6図は本発明の一実施例を示し、第1図はデ
ータ群転送システムのブロック図、第2図はスレーブデ
ータ転送装置のブロック図、第3図はスレーブ記憶装置
に分配転送されるデータ群の構成図、第4図はデータ群
の分配転送を行うためにスレーブデータ転送装置に設定
するパラメータデータ群の構成図である。第5図はパラ
メータ設定モードにおけるスレーブデータ転送装置の動
作を示すフロー図、第6図はデータ転送モードにけおる
スレーブデータ転送装置の動作を示すフロー図である。 第7図は従来のデータ転送システムのブロック図である
。 20・・・マスタプロセッサ 21・・・マスタ記憶装置 22・・・マスタデータ転送装置 23a〜23d・・・スレーブ記憶装置24a〜24d
・・・スレーブデータ転送装置25a〜25d・・・ス
レーブデータ転送装置ID30・・・データ群カウンタ 31a、31b・・・有効データ群レジスタ32a、3
2b・・・有効データ群サイズレジスタ33.33b ・・・スレーブベースアドレスレジスタ34・・・レジ
スタ数格納レジスタ 35・・・有効データ群サイズダウンカウンタ36・・
・スレーブアドレスカウンタ 37・・・ID比較器 38a、38b・・・有効データ群比較器39・・・有
効データ群転送制御回路 44・・・スレーブデータバス 50・・・スレーブアドレスバス 代   理   人 弁理士 前 1) 魁−C第3図 20 マスタプロセッサ 21 マスタ:己切装置 22 マスタデーク転送装置 231〜23d  スレーブエ己込装置24ffi〜2
4d スレーブデータ転送装置25a〜25d  スレ
ーブデータ転送装置ID30 データ群カウ/り jla、31b  有効データ群レジスタ32a、32
b、、4効デ一タ群サイズレノスタ33、 33b スレーブベースアドレスレノスタ 34 レノスタ数格納しノスタ 35 有効データ群すイズダウノヵウ/り」6 スレー
ブアトレスカラ/り 37−1Djt転= 38a、3Bb 有効データ群比較器 39 R効データ群転送+Ll+御回路44 スレーブ
データバス 50・スレーブアドレスバス 第2図 第4図

Claims (4)

    【特許請求の範囲】
  1. (1)マスタプロセッサとマスタ記憶装置とスレーブ記
    憶装置とを備える一方、 該マスタ記憶装置とスレーブ記憶装置との間におけるデ
    ータ転送を行うマスタデータ転送装置及びスレーブデー
    タ転送装置と、該スレーブデータ転送装置の識別記号を
    スレーブデータ転送装置に設定する識別記号設定装置と
    を備えたデータ転送システムであって、 前記スレーブデータ転送装置は、 前記マスタデータ転送装置に結合されたデータバスにて
    転送されるデータ群の何群目のデータを有効にするかを
    示す有効データ群レジスタと、 有効データ群のサイズを格納する有効データ群サイズレ
    ジスタと、 転送データ群のスレーブ記憶装置における先頭アドレス
    を格納するスレーブベースアドレスレジスタと、 前記マスタデータ転送装置との間のデータ群転送が可能
    であるか否かを示すデータ群転送可能信号により増加す
    るデータ群カウンタと、該データ群カウンタと前記有効
    データ群レジスタとの値を比較する有効データ群比較器
    と、前記有効データ群レジスタと有効データ群サイズレ
    ジスタとスレーブベースアドレスレジスタの総数を格納
    するレジスタ数格納レジスタと、前記スレーブデータ転
    送装置の識別記号と前記データ群カウンタの値とを比較
    する識別信号比較器と、 前記有効データ群サイズレジスタ又は前記レジスタ数格
    納レジスタの値を取り込む有効データ群サイズダウンカ
    ウンタと、 前記スレーブベースアドレスレジスタの値を取り込むス
    レーブアドレスカウンタと、 該スレーブアドレスカウンタの値をスレーブ記憶装置に
    出力するスレーブアドレスバスと、前記マスタデータ転
    送装置と前記有効データ群レジスタと前記有効データ群
    サイズレジスタと前記スレーブベースアドレスレジスタ
    とを繋ぐスレーブデータバスと、 前記マスタデータ転送装置からのデータ群転送要求信号
    と、前記有効データ群レジスタと前記有効データ群サイ
    ズレジスタと前記スレーブベースアドレスレジスタとに
    対するパラメータ設定か或いはデータ群転送かを示すパ
    ラメータ設定信号と、前記マスタデータ転送装置からの
    データ確定信号及びデータ転送方向信号と、前記有効デ
    ータ群比較器及び前記識別記号比較器からの一致信号と
    、前記有効データ群サイズダウンカウンタのゼロカウン
    ト信号とを入力する一方、前記有効データ群レジスタと
    前記有効データ群サイズレジスタと前記スレーブベース
    アドレスレジスタとに対するパラメータ設定信号と、前
    記データ群サイズダウンカウンタのダウンカウント及び
    前記スレーブアドレスカウンタのアップカウントを行う
    カウント信号と、前記データ群サイズダウンカウンタと
    スレーブアドレスカウンタへのロード信号と、自己に有
    効なデータ群が転送中であるかどうかをマスタデータ転
    送装置に示すデータ群自己有効信号と、スレーブ記憶装
    置に対するデータ確定信号と、スレーブ記憶装置に対し
    てデータの転送方向を知らせるスレーブデータ転送方向
    信号とを出力する有効データ群転送制御回路とを備えて
    いることを特徴とするデータ転送システム。
  2. (2)請求項(1)記載のデータ転送システムにおいて
    、有効データ群レジスタと、有効データ群サイズレジス
    タと、スレーブベースアドレスレジスタと、有効データ
    群比較器とを一対としてこれらを複数個備え、有効デー
    タ群転送制御回路は有効データ群比較器の一致信号によ
    って該有効データ群比較器と対をなす有効データ群サイ
    ズレジスタとスレーブベースアドレスレジスタとを決定
    し、該各レジスタの値を有効データ群サイズダウンカウ
    ンタとスレーブアドレスカウンタとにロードするように
    構成されていることを特徴とするデータ転送システム。
  3. (3)請求項(1)又は(2)記載のデータ転送システ
    ムにおいて、スレーブデータ転送装置を複数個備え、該
    各スレーブデータ転送装置は0からスレーブデータ転送
    装置の個数より1を引いた値までの識別記号が識別記号
    設定装置より入力される一方、それぞれデータ群自己有
    効信号を出力するように構成されていることを特徴とす
    るデータ転送システム。
  4. (4)請求項(3)記載のデータ転送システムにおいて
    、不必要なデータ群を転送するダミースレーブデータ転
    送装置を備えていることを特徴とするデータ転送システ
    ム。
JP20723490A 1990-08-03 1990-08-03 データ転送システム Pending JPH0492946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20723490A JPH0492946A (ja) 1990-08-03 1990-08-03 データ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20723490A JPH0492946A (ja) 1990-08-03 1990-08-03 データ転送システム

Publications (1)

Publication Number Publication Date
JPH0492946A true JPH0492946A (ja) 1992-03-25

Family

ID=16536452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20723490A Pending JPH0492946A (ja) 1990-08-03 1990-08-03 データ転送システム

Country Status (1)

Country Link
JP (1) JPH0492946A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330719B1 (ko) * 2000-04-06 2002-04-03 이강욱 디바이스넷의 입출력 확장 모듈 장치
US8082455B2 (en) 2008-03-27 2011-12-20 Echostar Technologies L.L.C. Systems and methods for controlling the power state of remote control electronics
US8134475B2 (en) 2009-03-16 2012-03-13 Echostar Technologies L.L.C. Backlighting remote controls
US9520743B2 (en) 2008-03-27 2016-12-13 Echostar Technologies L.L.C. Reduction of power consumption in remote control electronics

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330719B1 (ko) * 2000-04-06 2002-04-03 이강욱 디바이스넷의 입출력 확장 모듈 장치
US8082455B2 (en) 2008-03-27 2011-12-20 Echostar Technologies L.L.C. Systems and methods for controlling the power state of remote control electronics
US9520743B2 (en) 2008-03-27 2016-12-13 Echostar Technologies L.L.C. Reduction of power consumption in remote control electronics
US8134475B2 (en) 2009-03-16 2012-03-13 Echostar Technologies L.L.C. Backlighting remote controls

Similar Documents

Publication Publication Date Title
EP0165600B1 (en) Input/output bus for computer
US4969120A (en) Data processing system for time shared access to a time slotted bus
US5678060A (en) System for executing high speed communication protocol processing by predicting protocol header of next frame utilizing successive analysis of protocol header until successful header retrieval
US4868742A (en) Input/output bus for system which generates a new header parcel when an interrupted data block transfer between a computer and peripherals is resumed
US7349424B2 (en) On-chip inter-subsystem communication including concurrent data traffic routing
JPH01166635A (ja) ネットワーク通信方法
US20040062244A1 (en) Handling and discarding packets in a switching subnetwork
US4896266A (en) Bus activity sequence controller
JPH0492946A (ja) データ転送システム
JPH0213040A (ja) ネットワークシステムにおけるアドレス情報登録/検索方式
CN1322721C (zh) 使用总线的预仲裁装置及其方法
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
JPH0381862A (ja) 車載ネットワークの通信装置及びその通信方法
CN1996856B (zh) 用于处理信息的网络设备、可编程网络元件及其方法
JP4010438B2 (ja) 計算機システムのパケット送受信方法、装置及びパケット送受信プログラム
EP1193605B1 (en) Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit
JPH01129548A (ja) 通信制御装置
JPH07146839A (ja) Dma回路
JP2000207352A (ja) メモリアクセス競合制御方法とその回路、並びにデ―タ処理装置
JP3458439B2 (ja) 情報処理装置
JP2505792B2 (ja) マイクロコンピュ−タシステム
JP3666580B2 (ja) Dma転送制御装置
JP2000201161A (ja) ア―ビトレ―ション制御回路
JPH0587853B2 (ja)
JPH1131125A (ja) Dma装置の制御方法