JPH0213040A - ネットワークシステムにおけるアドレス情報登録／検索方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、支線ネットワークがステーションのネット
ワークアダプタによって幹線ネットワークに接続される
ネットワークシステムに係り、特にノードアドレスとこ
のノードアドレスが割付けられたノードが属する支線ネ
ットワークを示すセグメントアドレスとの対を含むアド
レス情報の登録／検索方式であって、支線ネットワーク
、幹線ネットワーク間のデータ送受信の際に必要なアド
レス情報検索に好適なアドレス情報登録／検索方式に関
する。

（従来の技術） 支線ネットワークをステーションのネットワークアダプ
タによって幹線ネットワークに結んだネットワークシス
テムでは、ネットワークアダプタは接続支線ネットワー
ク上のデータ（フレームデータ）を常時受信している。

通常、ネットワークシステムで適用されるフレームデー
タのフォーマットは、第４図（ａ）に示すように、宛先
（デスティネーション）アドレスフィールドＤＡと、発
信元（ソース）アドレスフィールドＳＡと、データフィ
ールドＤＡＴＡを含む。第４図（ａ）に示すフレームが
支線ネットワーク（セグメント）上の伝送データである
場合には、第４図（ｂ）に示すように、フィールドＤＡ
には宛先ノードアドレス（宛先機器のアドレス）か、フ
ィールドＳＡには発信元ノードアドレスが、それぞれ設
定されている。

ネットワークアダプタは、受信フレームデータで示され
ている宛先ノードが接続セグメント（自セグメント）に
属していれば、この受信フレームデータを破棄し、接続
セグメントに属していなければ、宛先ノードが属するセ
グメント宛てのフレームデータを生成して幹線ネットワ
ーク上に送出する。この幹線ネットワーク上のフレーム
データは第４図（ｃ）に示すように構成されており、フ
ィールドＤＡには宛先セグメントアドレスが、フィール
ドＳＡには発信元セグメントアドレスが、そしてフィー
ルドＤＡＴＡには発信元セグメントからの第４図（ｂ）
に示すフレームデータが、それぞれ設定されている。

幹線ネットワーク上のフレームデータは、同データのフ
ィールドＤＡで示されているセグメントに対応する（ス
テーションの）ネットワークアダプタにより受信される
。ネットワークアダプタは幹線ネットワーク上のフレー
ムデータを受信すると、そのフィールドＤＡＴＡ部分を
接続セグメント上に送出する。このセグメント上のデー
タは、同データの宛先ノードアドレスで示されるノード
により受信される。

さて、以上のデータ伝送では、ネットワークアダプタは
接続セグメントから受信したフレームデータの宛先ノー
ドが属するセグメント（支線ネットワーク）を知る必要
がある。そこで従来は、特願昭８１−２３１１３９４号
に開示されているように、ノードアドレスとこのノード
アドレスが割付けられたノードか属する支線ネットワー
クを示すセグメントアドレスとの対を含むアドレス情報
を、受信フレームデータをもとにハツシュ方式により登
録するためのアドレステーブルを設け、このアドレステ
ーブルを検索することにより宛先ノードが属するセグメ
ントのアドレス（宛先セグメントアドレス）を求めるよ
うにしていた。この場合、同一ハツシュ値のアドレス情
報が多数（ポインタ等によってリンクされて）存在する
と、目的のアドレス対（を含むアドレス情報）を見つけ
るのに長時間を要するという問題がある。

（発明が解決しようとする課題） 上記したように従来は、ノードアドレスと対を成すセグ
メントアドレスを求めるためのアドレス情報検索に長時
間を要するという問題があった。

したがってこの発明は、アドレス情報検索が高速に行え
るようにすることを解決すべき課題とする。

［発明の構成コ （課題を解決するための手段） この発明は、リング型ネットワーク上の各ステーション
のネットワークアダプタに、ノードアドレスとセグメン
トアドレスとのアドレス対、および同アドレス対の新規
登録または参照時からの経過時間を示すタイマ値を含む
アドレス情報を登録するための第１および第２メモリ手
段と、通常状態においては第１メモリ手段を対象にアド
レス情報登録動作を行い、第１メモリ手段に空きがない
場合には第２メモリ手段を対象にアドレス情報登録動作
を行うアドレス情報登録手段と、第１および第２メモリ
手段をほぼ一定周期でアクセスして上記各アドレス情報
のタイマ値をインクリメントするタイマ値更新手段と、
第１および第２メモリ手段に登録されている各アドレス
情報を適宜参照し、上記タイマ値が所定値以上のアドレ
ス情報が第１メモリ手段に登録されていた場合には同情
報をそのタイマ値を変えずに第２メモリ手段に登録し直
し、上記タイマ値が所定値未満のアドレス情報が第２メ
モリ手段に登録されていた場合には同情報をそのタイマ
値を変えずに第１メモリ手段に登録し直すアドレス情報
再登録手段と、通常状態においては第１メモリ手段を対
象にアドレス情報検索を行い、第１メモリ手段に目的ア
ドレス情報が登録されていない場合に第２メモリ手段を
対象にアドレス情報検索を行う検索手段とを設けたこと
を特徴とする。

（作用） 上記の構成によれば、参照頻度の高いアドレス情報中の
タイマ値は小さな値となり、逆に参照頻度の低いアドレ
ス情報中のタイマ値は大きな値となる。したがって、第
１および第２メモリ手段に登録されている各アドレス情
報を適宜参照し、タイマ値が所定値以上のアドレス情報
が第１メモリ手段に登録されていた場合には同情報を第
２メモリ手段に再登録し、タイマ値が所定値未満のアド
レス情報が第２メモリ手段に登録されていた場合には同
情報を第１メモリ手段に再登録することにより、第１メ
モリ手段には参照頻度の高いアドレス情報が存在し、第
２メモリ手段には参照頻度の低いアドレス情報が存在す
るように管理できる。

この結果、アドレス情報検索が必要な場合には、まず第
１メモリ手段を対象としてアドレス情報検索を行うこと
により、目的アドレス情報を高速で求めることが高い確
率で可能となる。なお、第１メモリ手段から目的アドレ
ス情報を求めることができない場合には、第２メモリ手
段を対象にアドレス情報検索が行われる。

（実施例） 第１図はこの発明に直接関係するステーションのネット
ワークアダプタの一実施例を示すブロック構成図、第２
図はネットワークシステムの一実施例を示すシステム構
成図である。

第２図において、１１は幹線ネットワークとしての例え
ばリング型ネットワーク、１２〜１７はリング型ネット
ワーク１１によって相互接続されるステーション（ＳＴ
）である。２１．２２は支線ネットワークとしての例え
ばバス型ネットワーク、２３．２４はバス型ネットワー
ク２１．２２に接続されているノードである。バス型ネ
ットワーク２１．２２は、ステーション１２．　１３に
設けられたリングバスコントローラ（ＲＢＣ）と呼ばれ
るネットワークアダプタによってリング型ネットワーク
１１に接続されている。第２図には、ステーション１４
〜１７に接続されるバス型ネットワークについては省略
されている。

なお、ネットワークアダプタは各ステーションに１つと
は限らない。

ステーション１３のネットワークアダプタ２６は、第１
図に示すように構成されている。同図において、３１は
ネットワークアダプタ２６全体を制御するマイクロプロ
セッサ、３２はマイクロプロセッサ３１の動作を規定す
るためのマイクロプログラムが格納されたプログラムＲ
ＯＭである。３３はマイクロプロセッサ３１の利用する
データバッファ用ＲＡＭ（以下、データバッファＲＡＭ
と称する）、３４はノードアドレスとセグメントアドレ
スとのアドレス対、および同アドレス対の新規登録また
は参照時からの経過時間を示すタイマ値を含む第３図に
示すフォーマットのアドレス情報を例えばハッシュ方式
により登録するためのＲＡＭ　（以下、アドレス情報Ｒ
Ａ　Ｍと称する）である。データバッファ　ＲＡ　ｌｖ
ｌ　３３には、アドレス情報ＲＡＭ３４に登録されるア
ドレス情報と同様のアドレス情報を例えばハノンユ方式
により登録するためのアドレス情報ＲＡＭ３４より大容
量のアドレステーブル３５が確保される。この実施例に
おいて、アドレス情報ＲＡＭ３４は利用頻度の高いノー
ドの（ノードアドレスを持つ）アドレス情報の登録に供
され、アドレステーブル３５は利用頻度の低いノードの
アドレス情報の登録に洪される。なお、アドレス情報Ｒ
Ａ、Ｍ３４へのアドレス情報登録にハツシュ方式を適用
せず、タイマ値の小さい順にアドレス情報をソートして
格納することも可能である。このソーティングは、例え
ばマイクロプロセッサ３１の空き時間に行うことが好ま
しい。

３６はバス型ネットワーク２２とのインタフェースを成
すバス型ネットワークインタフェース（以下、単にバス
インタフェースと呼ぶ）、３７はリング型ネットワーク
１１とのインタフェースを成すリング型ネットワークイ
ンタフェース（以下、リングインタフェースと称する）
である。リングインタフェース３７は、リング型ネット
ワーク１１がらの受信データを一時格納する受信データ
バッファ、バスインタフェース３６（を介して与えられ
るバス型ネットワーク２２）からの送信データを一時格
納する送信データバッファ、およびリング型ネットワー
ク１１並びにバス型ネットワーク２２への送信を起動す
るための起動回路部（いずれも図示せず）を内蔵してい
る。３８はバスインタフェース３６とリングインタフェ
ース３７とを結合するための内部バス、３９はマイクロ
プロセッサ３１とプログラムＲＯＭ３２、アドレス情報
ＲＡＭ３４、アドレステーブル３５およびリングインタ
フェース３７とを結合するための内部バス、４０は内部
バス３８．３９の制御（バス調停）並びにマイクロプロ
セッサ３１．バスインタフェース３６との間で制御信号
の授受を行うバスコントローラである。なお、ネットワ
ークアダプタ２５もネットワークアダプタ２Ｇと同様の
（１η成となっている。

次に、この発明の一実施例の動作を説明する。

ます、第２図に示すノード２４からノード２３にデータ
を伝送しようとする場合、第４図（ｂ）に示すフォーマ
ットのデータ（送信データ）がノート２４からバス型ネ
ットワーク２２上に送出される。

バス型ネットワーク２２上のデータは、バスインタフェ
ース３６によって受信される。バスインタフェース３６
は、ハス型ネットワーク２２上のデータを受信し始める
と、バスコントローラ４０に対してリングインタフェー
ス３７の使用を要求する要求信号を出力する。この要求
信号に対してバスコントロラ４０から使用許可が通知さ
れると、バスインタフェース３６はバス型ネットワーク
２２からの受信データを内部バス３８を介してリングイ
ンタフェース３７内の図示せぬ送信データバッファに書
込む動作を開始する。この書込みが終了すると、バスコ
ントローラ４０からマイクロプロセッサ３１にその旨の
完了信号が出力される。

マイクロプロセッサ３１は、バスコントローラ４０から
の完了信号を受取ると、リングインクフェース３７（内
の送信データバッファ）に格納されているバス型ネット
ワーク２２からのデータ中の発信元アドレスフィールド
ＳＡの内容（発信元ノードアドレス）をリードする。そ
してマイクロプロセッサ３１は、リードした発信元ノー
ドアドレスを用いてアドレス情報ＲＡＭ３４を検索する
。もし、リードした発信元ノードアドレスを持つアドレ
ス情報（目的アドレス情報）がアドレス情報ＲＡＭ３４
に登録されていた場合、マイクロプロセッサ３１は同ア
ドレス情報中のタイマ値をリセットする。逆に、目的ア
ドレス情報がアドレス情報ＲＡＭ３４に登録されていな
かった場合、マイクロプロセッサ３１は今度はデータバ
ッファＲＡＭ３３のアドレステーブル３５を検索する。

もし、目的アドレス情報がアドレステーブル３５に登録
されていた場合、マイクロプロセッサ３１は同アドレス
情報中のタイマ値をリセットする。

一方、目的アドレス情報がアドレステーブル３５にも登
録されていなかった場合、まずマイクロプロセッサ３１
はアドレス情報ＲＡＭ３４に空きがあるか否かを調べる
。アドレス情報ＲＡＭ３４に空きがあれば、マイクロプ
ロセッサ３１は上記リードした（ノード２４を示す）発
信元ノードアドレスと自ネットワークアダプタ２６に接
続されているバス型ネットワーク２２を示すセグメント
アドレスとの対、およびリセットされたタイマ饋を含む
新たなアドレス情報をアドレス情報ＲＡＭ３４に登録す
る。これに対し、アドレス情報ＲＡＭ３４に空きかなけ
れば、マイクロプロセッサ３１は上記新たなアドレス情
報をアドレステーブル３５に登録する。

マイクロプロセッサ３１は以上の動作を終了すると、今
度はリングインタフェース３７（内の送信データバッフ
ァ）に格納されているバス型ネツＩ・ワーク２２からの
データ中の宛先アドレスフィールドＤＡの内容（宛先ノ
ードアドレス）をリードする。そしてマイクロプロセッ
サ３■は、リードした宛先ノードアドレスを用いてアド
レス情ＨＲＡ　ＭＢ２を検索する。もし、リードした宛
先ノードアドレスを持つアドレス情報がアドレス情報Ｒ
ＡＭ３４に登録されていなかった場合、マイクロプロセ
ッサ３１は今度はデータバッファＲＡＭ３３のアドレス
テーブル３５を検索する。

もし、リードした宛先ノードアドレスを持つアドレス情
報がアドレステーブル３５にも登録されていなかった場
合、マイクロプロセッサ３１は一斉回報（ブロードキャ
スト）送信のためのブロードキャストアドレスを宛先セ
グメントアドレス、バス型ネットワーク２２に固有のセ
グメントアドレスを発信元セグメントアドレスとする第
４図（Ｃ）に示すヘッダ部（フィールドＤＡ並びにＳＡ
を有するヘッダ部）を生成する。これに対し、リードし
た宛先ノードアドレスを持つアドレス情報かアドレス情
報ＲＡＭ３４またはアドレステーブル３５に登録されて
いた場合、マイクロプロセッサ３冒よそのアドレス情報
中のセグメントアドレス（ここでは宛先ノード２３が属
するバス型ネットワーク２１を示すセグメントアドレス
）を宛先セグメントアドレス、バス型ネットワーク２２
に固有のセグメントアドレスを発信元セグメントアドレ
スとする第４図（ｃ）に示すヘッダ部を生成する。

マイクロプロセッサ３１は、宛先セグメントアドレス（
ブロードキャストアドレスまたはバス型ネットワーク２
１を示すセグメントアドレス）および発信元セグメン）
・アドレス（バス型ネットワーク２２を示すセグメント
アドレス）を有するヘッダ部を生成すると、同ヘッダ部
をリングインタフェース３７（内の送信データバッファ
）に格納されているバス型ネットワーク２２からの（ノ
ード２３を宛先とする）データに付加し、しかる後にリ
ングインタフェース８７に対してリング型ネットワーク
１１への送信起動を要求する。これにより、リングイン
タフェース３７からリング型ネットワーク１１に、第４
図（Ｃ）に示すフォーマットのデータが送出される。

リングインタフェース３７によってリング型ネットワー
ク１１に送出されたデータ（送信データ）は、同データ
がブロードキャストデータである場合、発信元ステーシ
ョン１３（のリングインタフェース３７）を除く他の全
ステーションで受信される。

なお、発信元ステーション１３のリングインクフェース
３７は、自身が送信したブロードキャストデータについ
ては、受信しないか、或は受信しても破棄することは勿
論である。

次に、リング型ネットワーク１１からのデータ受信につ
いて説明する。まず、ステーション１３のネットワーク
アダプタ２６に設けられたリングインタフェース３７が
、リング型ネットワーク１１からデータを受信し、その
受信データを同インタフェース３７内の受信バッファに
格納したものとする。この受信データ出納動作が完了す
ると、バスコントローラ４０からマイクロプロセッサ３
１にその旨の完了信号が出力される。

マイクロプロセッサ３１は、バスコントローラ４０から
の完了信号を受取ると、リングインタフェース３７（内
の受信データバッファ）に格納されているリング型ネッ
トワーク１１からの受信データ（第４図（Ｃ）参照）の
データフィールドＤＡＴＡに含まれている発信元ノード
アドレスをリードする。そしてマイクロプロセッサ３１
は、リードした発信元ノードアドレスを用いて、前記し
たハス型ネットワーク２２からのデータ受信時と同様に
してアドレス情報ＲＡ　Ｍ　３４、更にはアドレステー
ブル３５を検索する。そしてマイクロプロセッサ３１は
、アドレス情報ＲＡＭ３４またはアドレステーブル３５
に目的アドレス情報が登録されていれば同情報中のタイ
マ値をリセットする。これに対してアドレス情報ＲＡＭ
３４およびアドレステーブル３５のいずれにも目的アド
レス情報が登録されていない場合には、もしアドレス情
報ＲＡＭ３４に空きがあるならば、マイクロプロセッサ
３１は、上記発信元ノードアドレスおよび上記リング型
ネットワク１１からの受信データの発信元アドレスフィ
ールドＳＡの内容（発信元セグメントアドレス）との対
、およびリセットされたタイマ値を含む新たなアドレス
情報をアドレス情報ＲＡＭ３４に登録し、アドレス情報
ＲＡＭ３４に空きがなければ上記新たなアドレス情報を
アドレステーブル３５に登録する。

マイクロプロセッサ３１は以上の動作を終了すると、今
度は上記リング型ネットワーク１１からの受信データ（
第４図（Ｃ）参照）中のデータフィールドＤＡＴＡに含
まれている宛先ノードアドレスをリードする。そしてマ
イクロプロセッサ３１は、リードした宛先ノードアドレ
スを用いて、前記したバス型ネットワーク２２からのデ
ータ受信時と同様にしてアドレス情報ＲＡＭ３４、更に
はアドレステーブル３５を検索する。

もし、アドレス情報ＲＡＭ３４またはアドレステーブル
３５に目的アドレス情報が登録されていれば、マイクロ
プロセッサ３１は同情報中のタイマ値をリセットする。

次にマイクロプロセッサ３１はリングインタフェース３
７に格納されているリング型ネットワーク１１からの受
信データ中のヘッダ部（フィールドＤＡ、ＳＡ）を削除
し、同データを第４図（ｂ）に示すフォーマットのバス
型ネットワーク２２へのデータに変換する。

これに対し、アドレス情報ＲＡＭ３４およびアドレステ
ーブル３５のいずれにも目的アドレス情報が登録されて
いない場合、マイクロプロセッサ３１は、まず上記リン
グ型ネットワーク１１がらの受信データの宛先アドレス
フィールドＤＡの内容（宛先セグメントアドレス）をリ
ードし、同アドレスかブロードキャストアドレスである
が否かを調べる。もし、ブロードキャストアドレスでな
い場合、アドレス情報ＲＡＭ３４に空きがあるならば、
マイクロプロセッサ３１は上記宛先ノードアドレスおよ
び宛先セグメントアドレスとの対、およびリセットされ
たタイマ値を含む新たなアドレス情報をアドレス情報Ｒ
ＡＭ３４に登録し、アドレス情報ＲＡＭ３４に空きがな
ければ上記新たなアドレス情報をアドレステーブル３５
に登録する。次にマイクロプロセッサ３１は、上記リン
グ型ネットワーク１１からのデータをバス型ネットワー
ク２２へのデータに変換する。一方、上記リング型ネッ
トワーク１１からの受信データの宛先アドレスフィール
ドＤＡの内容かブロードキャストアドレスである場合に
は、マイクロプロセッサ３１は、上記バス型ネットワー
ク２２へのデータ変換を直ちに行う。

マイクロプロセッサ３１が上記の変換を行うと、その旨
がバスコントローラ４０からバスインタフェース３Ｇに
通知される。これによりバスインクフェース３６は、リ
ングインタフェース３７（内の受信データバッファ）か
らヘッダ部が削除された上記受信データを内部バス３８
経由で取出し、バス型ネットワーク２２に送出する。

さて、マイクロプロセッサ３１は、はぼ一定周期でアド
レス情報ＲＡＭ３４およびアドレステーブル３５をアク
セスし、アドレス情報ＲＡＭ３４およびアドレステーブ
ル３５に登録されている各アドレス情報中のタイマ値を
インクリメントする。したがって、上記のデータ送受信
で頻繁に参照されないノードアドレス（即ちデータ送受
信の発信元または宛先として頻繁に利用されないノード
のノードアドレス）を持つアドレス情報中のタイマ値は
、一般に大きな値となる。またマイクロプロセッサ３１
は、上記のデータ送受信のための動作の空き時間には、
アドレス情報ＲＡＭ３４およびアドレステーブル３５に
登録されている各アドレス情報中のタイマ値をチエツク
する。そしてマイクロプロセッサ吋は、アドレス情報Ｒ
ＡＭ３４内に所定値以上のタイマ値を持つアドレス情報
が格納されている場合には、それらのアドレス情報を、
タイマ値を変えずに（したがってリセットすることなく
）アドレステーブル３５に登録し直す。更にマイクロプ
ロセッサ３１は、アドレステーブル３５内に所定値未満
のタイマ値を持つアドレス情報が格納されている場合に
は、それらのアドレス情報を、タイマ値を変えずにアド
レス情報ＲＡＭ３４に登録し直す。したがって、アドレ
ス情報ＲＡＭ３４にはタイマ値が小さなアドレス情報、
即ち参照頻度の高いアドレス情報か登録され、アドレス
テーブル３５にはタイマ値が大きいアドレス情報、即ち
参照頻度の低いアドレス情報が登録されることになる。

このため、データ送受信時のアドレス情報検索を、前記
したようにまずアドレス情報ＲＡＭ３４を対象に行うこ
とにより、目的アドレス情報を高速で求めることが高い
確率で可能となる。

［発明の効果コ 以上詳述したようにこの発明によれば、最初に検索対象
となる第１メモリ手段（実施例ではアドレス情報ＲＡ　
Ｍ　３４）に登録されているアドレス情報の参照頻度は
、この第１メモリ手段に目的アドレス情報が存在しない
場合に検索対象となる第２メモリ手段（実施例ではアド
レステーブル３５）に登録されているアドレス情報より
も参照頻度が高いので、アドレス情報検索の高速化が高
確率で図れる。

【図面の簡単な説明】

第１図はこの発明に直接関係するネットワークアダプタ
の一実施例を示すブロック［１■成図、第２図は第１図
のネットワークアダプタを持つステジョンを備えたネッ
トワークシステムの一実施例を示すシステム構成図、第
３図は第１図に示すアドレス情報ＲＡＭ３４およびアド
レステーブル３５に登録されるアドレス情報のフォーマ
ット図、第４図はフレームデータの一般的なフォーマッ
ト図である。 １１・・・リング型ネットワーク、１２〜１７・ステー
　ジョン（ＳＴ）、２１　２２・・・バス型ネットワー
ク、２３゜２４・・・ノード、２５２ト・・ネットワー
クアダプタ、３１・・・マイクロプロセッサ、３４・・
・アドレス情報　Ａ　Ｍ （第１ メ モリ手段） ３５・・・アドレステープ ル （第２メモリ手段） ３Ｇ・・・バスインタフェース、 ３７・・ リングインタフェース。

Claims (1)

1. 【特許請求の範囲】 幹線ネットワークによって相互接続される複数のステー
   ションと、上記幹線ネットワークに上記各ステーション
   のネットワークアダプタを介してそれぞれ接続される独
   立のバス型ネットワークを備えたネットワークシステム
   において、 上記ネットワークアダプタに、 ノードアドレスとこのノードアドレスが割付けられたノ
   ードが属する支線ネットワークを示すセグメントアドレ
   スとのアドレス対、および同アドレス対の新規登録また
   は参照時からの経過時間を示すタイマ値を含むアドレス
   情報を登録するための第１および第２メモリ手段と、通
   常状態においては上記第１メモリ手段を対象にアドレス
   情報登録動作を行い、上記第１メモリ手段に空きがない
   場合には上記第２メモリ手段を対象にアドレス情報登録
   動作を行うアドレス情報登録手段と、上記第１および第
   ２メモリ手段をほぼ一定周期でアクセスして上記第１お
   よび第２メモリ手段に登録されている上記各アドレス情
   報のタイマ値をインクリメントするタイマ値更新手段と
   、上記第１および第２メモリ手段に登録されている上記
   各アドレス情報を適宜参照し、上記タイマ値が所定値以
   上のアドレス情報が上記第１メモリ手段に登録されてい
   た場合には同情報をそのタイマ値を変えずに上記第２メ
   モリ手段に登録し直し、上記タイマ値が所定値未満のア
   ドレス情報が上記第２メモリ手段に登録されていた場合
   には同情報をそのタイマ値を変えずに上記第１メモリ手
   段に登録し直すアドレス情報再登録手段と、通常状態に
   おいては上記第１メモリ手段を対象にアドレス情報検索
   を行い、上記第１メモリ手段に目的アドレス情報が登録
   されていない場合に上記第２メモリ手段を対象にアドレ
   ス情報検索を行う検索手段と、 を設け、 上記第１メモリ手段に参照頻度の高いアドレス情報を格
   納するようにしたことを特徴とするネットワークシステ
   ムにおけるアドレス情報登録／検索方式。