KR970009695B1 - 디(d)채널 제어장치 - Google Patents
디(d)채널 제어장치 Download PDFInfo
- Publication number
- KR970009695B1 KR970009695B1 KR1019940021614A KR19940021614A KR970009695B1 KR 970009695 B1 KR970009695 B1 KR 970009695B1 KR 1019940021614 A KR1019940021614 A KR 1019940021614A KR 19940021614 A KR19940021614 A KR 19940021614A KR 970009695 B1 KR970009695 B1 KR 970009695B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- data
- isdn
- channel
- multiplexing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
내용 없음.
Description
제1도는 종래 ISDN 채널 제어장치의 블럭 구성도.
제2도는 본 발명 D채널 제어장치의 블럭 구성도.
제3도의 (가) 내지 (차) 는 제2도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : ISDN 접속수단. 20 : 데이타 충돌 방지수단.
30 : 중앙처리장치. 40 : 다중화/역다중화 수단.
50 : 클럭발생수단.
본 발명은 종합정보 통신망(Integrated services Digital Network : 이하 ISDN이라 약칭함)에서의 D채널(Lap D)제어에 관한 것으로서, 특히 다양한 속도의 D채널의 액세스 및 다중화된 ISDN 채널에서 HDLE(High level Data link Control)기능을 위한 칩이 필요없이 D채널 데이타만을 검출하여 D채널을 중앙처리정차가 직접 제어하도록 하는 D채널 제어장치에 관한 것이다.
종래의 ISDN 채널 제어장치는 제 1도에 도시한 바와 같이 ISDN망과 직접 연결도어 음성 데이타, 제어데이타 및 동기 데이타, 동기 클럭등을 출력하는 ISDN 접속 접용칩(1)과, 상기 ISDN 접속 전용칩(1)으로부터 다중화된 직렬 데이타중 D채널 데이타중 D채널 데이타만을 검출하여 ISDN의 D채널 프로토콜을 수행함과 어울러 작렬로 입력된 D채널 데이타를 병렬로 변환하는 HDLC 전용칩(2)과, 상기 ISDN 접속 전용칩(1)으로부터 다중화된 B채널을 직렬로 입력받아 시스템 내부 하이웨이의 특정 채널을 다중화하여 상기 ISDN접속 전용칩(1)으로 직렬 출력하는 다중화/역다중화부(3)로 구성된다.
이와 같이 구성된 종래 ISDN 채널 제어장치의 동작은 B채널에 의해 데이타 수신시 ISDN 접속 전용칩(1)으로부터 출력하는 직렬의 다중화된 데이타가 다중화/역다중화부(3)의 역다중화부에 접속되고 프로세서(4)에 의해 지정된 시스템 내부의 수신 하이웨이(Rx)에 실린다.
D채널에 의해 데이타를 수신할 경우는 ISDN 접속 전용칩(1)으로부터 직렬 다중화된 데이타가 HDLC 전용칩(2)에 입력되어 HDLC 전용칩(2)이 D 채널에 해당된 데이타만을 검출하여 병렬로 변환하여 프로세서(4)가 처리하기쉽도록 한다.
B채널에 의해 데이타를 전송할 경우는 다중화/역다중화부(3)의 다중화부에 입력된 전송 하이웨이(Tx Highway)의 직렬된 데이타가 다중화된 ISDN 채널의 지정된 위치에 실려서 ISDN 접속 전용칩(1)을 통하여 ISDN망에 출력된다.
D채널에 의한 데이타전송을 D채널 정보를 프로세서(4)가 HDLC 전용칩(2)의 송신 버퍼(Tx)에 쓰면 HDLC 전용칩(2)의 ISDN의 다중화된 채널의 D채널을 찾아서 전송한다.
그러나 이와 같은 종래 ISDN 채널 제어장치는 B,D채널의 제어를 위해 HDLC 전용칩을 사용하므로서 회로가 복잡해질 뿐만 아니라 가격이 비싼 문제점이 있었다.
따라서 본 발명은 이와 같은 종래 기술의 문제점을 개선코자 다중화된 ISDN의 직렬 프레임에서 D채널 동안만의 시간을 추출하여 중앙처리장치에 클럭을 공급하여 D채널의 직렬 데이타를 중앙처리장치에 입력하거나 중앙처리장치에서 출력되는 게이팅 클럭에 의한 ISDN에서 D채널 데이타를 액세스하도록 하는 D채널 제어장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명을 첨부된 실시예의 도면에 의거 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 D채널 제어장치의 구성도로서 이에 도시한 바와 같이 ISDN망(11)과 연결되어 음성, 제어 및 동기 데이타와 동기클럭등을 출력하기 위한 ISDN 접속수단(10)을 통해 D채널 시간동안 입력되는 데이타를 HDLC 방식으로 처리하는 중앙처리장치(30)와, 상기 ISDN 접속수단(10)의 직렬 데이타 및 시스템 하이웨이(41)로부터의 데이타를 다중화 및 역다중화(MUX/DEMUX)하는 다중화/역다중화 수단(40)과, 상기 ISDN 접속수단(10)으로부터 검출한 동기클럭(CLK)과 프레임 신호(Frame)에 의해 D채널 시간동안만 제1,제2게이팅 클럭(gating1,2)을 발생하는 클럭 발생수단(50)으로부터 출력된 게이팅 클럭에 따라 상기 중앙처리장치(30)와 상기 다중화/역다중화 수단으로부터 상기 ISDN 접속수단(10)으로 전송되는 데이타를 제어하여 충돌을 방지하는 데이타 충돌 방지수단(20)으로 구성된다.
여기서 데이타 충돌 방지수단(20)은 상기 ISDN 접속수단(10)으로 송신하는 상기 중앙처리장치(30)와 상기 다중화/역다중화 수단(40)으로부터 송신되는 데이타의 흐름을 제어하여 데이타 충돌을 방지하는 제1,제2의 3상태 버퍼(21)(22)와, 상기 클럭 발생수단(50)으로부터 얻어진 제2게이팅 클럭(Gating2)을 반전시켜 상기 제1의 3상태 버퍼(21)를 제어하는 제1인버터(24)와, 상기 클럭 발생수단(50)으로부터 출력된 제1게이팅 클럭(Gating1)을 반전시키는 제2인버터(25)와, 상기 제2인버터(25)로부터 출력된 클럭의 제어에 따라 상기 ISDN 접속수단(10)에서 중앙처리장치(30)로의 클럭(CLK)전송을 제어하는 제3의 3상태 버퍼(23)로 구성된다.
이와 같이 구성된 본 발명의 작용, 효과를 상세히 설명하면 다음과 같다.
먼저 ISDN 1차군 속도의 프레임 구조는 제3도의 (가) 내지 (다)에 도시한 바와 같이 주클럭은 2048MHZ이고 프레임에 32개의 8비트 채널이 다중화되어 전송된다.
그중 17번째 채널이 D채널로 ISDN의 제어전달용 채널로서 D채널을 사용하는데, 본 발명에서는 먼저 32채널중 D채널에 해당하는 시간을 제 3도의 (아)에 도시한 바와 같이 클럭 발생수단(50)에서 제 2게이팅 클럭(Gating2)을 발생하여 데이타 충돌 방지수단(20)의 제1,제2의 3상태 버퍼(21)(22)에 서로 반대의 극성으로 공급하여 D채널 시간동안 제2의 3상태 버퍼(21)(22)에 서로 반대의 극성으로 공급하여 D채널 시간동안 제2의 제3상태 버퍼(22)는 닫히고 제1의 3상태 버퍼(21)만 열려서 중앙처리장치(30)의 전송 데이타가 ISDN 접속수단(10)으로 전송된다.
또한 제3도의 (사)에 도시한 바와 같은 제2게이팅 클럭(Gating2)을 중앙처리장치(30)의 직렬 클럭에 공급하고, (마)와 (아)펄스 사이에는 조금의 시간차가 있는데 이는 (사)와 같은 게이팅 클럭공급시 클럭에러에 의한 데이타 송수신 에러를 방지한다.
중앙처리장치(30)는 (사)와 같은 클럭에 맞추어 송수신 단자(Tx/Rx)에 클럭의 하강에지 부분에서 데이타를 1비트 출력하고 2클럭의 상승에지에서 1비트를 읽어들인다.
상술한 바와 같이 8비트를 읽어들인 다음 클럭 발생수단(50)의 제1,제2게이팅 클럭 펄스가 하이(High)로 복귀되어 제2도에서 데이타의 경로는 ISDN 접속수단(10)과 다중화/역다중화 수단(40)으로 연결되어지게 된다.
상술한 바와 같이 한 프레임이 끝나게 되면 제3도의 (자)(차)에 도시한 바와 같이 다음 프레임의 D채널 시간동안에 제1,제2게이팅 클럭(Gating1,2)이 발생되어 중앙처리장치(30)에 공급되고 D채널 데이타는 중앙처리장치(30)와 직접 데이타를 송수신하게 된다.
여기서 제1,제2게이팅 클럭(Gaitng1,2)펄스는 검출된 동기 클럭과 프레임(Frame)신호에 의해 클럭 발생수단(50)에서 발생되는데, 결과적으로 ISDN 1차군 속도는 (가)에 도시한 바와 같이 2048kbps가 되고, 이중에서 32각 채널은 2048kbps/32=64
kbps의 기본 속도가 됨과 아울러 D채널 속도 역시 64kbps의 속도가 된다.
이상에서 설명한 바와 같이 본 발명은 HDLC 전용칩 사용을 배제하고 그 기능을 중앙처리장치에서 수행하여 ISDN에서의 D채널 데이타만을 검출하여 D채널을 중앙처리장치가 직접 제어하므로서 회로가 간단해지고 비용을 절감할 수 있는 효과가 있다.
Claims (2)
- ISDN망과 연결되어 음성, 제어 및 동기 데이타와 동기클럭등을 츨력하기 위한 ISDN 접속수단을 통해 D채널 시간동안 입력되는 데이타를 HDLC방식으로 처리하는 중앙처리장치와, 상기 ISDN 접속수단의 직렬 데이타 및 시스템 하이웨이로부터의 데이타를 다중화 및 역다중화(MUX/DEMUX)하는 다중화/역다중화 수단과, 상기 ISDN 접속수단으로부터 검출한 동기클럭(CLK)과 프레임 신호(Frame)에 의해 D채널 시간동안만 제1,제2게이팅(gating1,2)클럭을 발생하는 클럭 발생수단과, 상기 클럭 발생수단으로부터 출력된 게이팅 클럭에 따라 상기 중앙처리장치와 상기 다중화/역다중화 수단으로부터 상기 ISDN 접속수단으로 전송되는 데이타를 제어하여 상호간의 충돌을 방지하는 데이타 충돌 방지수단을 포함하여 구성된 것을 특징으로 하는 D채널 제어장치.
- 제 1항에 있어서, 상기 데이타 충돌 방지수단은 상기 ISDN 접속수단으로 송신하는 상기 중앙처리장치와 상기 다중화/역다중화 수단으로부터 송신되는 데이타의 흐름을 제어하여 데이타 충돌을 방지하는 제1,제2의 3상태 버퍼와, 상기 클럭 발생수단으로부터 얻어진 제2게이팅 클럭(Gating2)을 반전시켜 상기 제1의 3상태 버퍼를 제어하는 제1인버터와, 상기 클럭 발생수단으로부터 출력된 제1게이팅 클럭(Gating1)을 반전시키는 제2인버터와, 상기 제2인버터로부터 출력된 클럭의 제어에 따라 상기 ISDN 접속수단에서 중앙처리장치의 클럭(CLK)전송을 제어하는 제3의 3상태 버퍼로 구성됨을 특징으로 하는 D채널 제어장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021614A KR970009695B1 (ko) | 1994-08-30 | 1994-08-30 | 디(d)채널 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021614A KR970009695B1 (ko) | 1994-08-30 | 1994-08-30 | 디(d)채널 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009493A KR960009493A (ko) | 1996-03-22 |
| KR970009695B1 true KR970009695B1 (ko) | 1997-06-17 |
Family
ID=19391529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021614A KR970009695B1 (ko) | 1994-08-30 | 1994-08-30 | 디(d)채널 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970009695B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000074818A (ko) * | 1999-05-26 | 2000-12-15 | 정혜옥 | 쌀 품질 유지 조성물 및 그 제조방법 |
| KR20020022241A (ko) * | 2000-09-19 | 2002-03-27 | 김상진 | 혼합곡물용 습포제 제조방법 |
-
1994
- 1994-08-30 KR KR1019940021614A patent/KR970009695B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009493A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5550874A (en) | Clock synchronizing circuit of data transmission system | |
| US6327259B1 (en) | Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions | |
| KR970009695B1 (ko) | 디(d)채널 제어장치 | |
| US6587954B1 (en) | Method and interface for clock switching | |
| US6198753B1 (en) | Method and apparatus for facilitating an interface to a digital signal processor | |
| US5212688A (en) | TDM expansion bus | |
| WO1995010899A1 (en) | Forming a higher hierarchy level signal in a synchronous digital communication system | |
| KR100242304B1 (ko) | 종합정보통신망의 데이타 전송장치 및 방법 | |
| JP2619281B2 (ja) | Ｐｃｍ装置 | |
| KR0121762B1 (ko) | 디지틀 데이타 속도 정합용 선입 선출 메모리 장치 | |
| JPS6310833A (ja) | 時分割多重分離装置 | |
| KR100293941B1 (ko) | 데이타전송장치에서의프레임정렬데이타출력회로 | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| KR950003673B1 (ko) | 가입자회선 접속 버스구조 | |
| KR0126846B1 (ko) | 에스티엠-4(stm-4)급 다중장치 | |
| KR100238468B1 (ko) | 영상전화기에있어서데이타채널제어방법및회로 | |
| KR19980073080A (ko) | 데이터 처리 접속 장치에서 마스킹신호 생성 회로 | |
| JPH0696017A (ja) | 装置内配線方法 | |
| KR0154486B1 (ko) | 고속 병렬동기버스구조를 이용하는 하위프로세서와 외부장치간의 정합회로 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| JP3330675B2 (ja) | 通信装置及び音声・画像通信装置 | |
| KR20010004437A (ko) | 다중화장치에서 클럭변경시 리셋회로 | |
| JPH088556B2 (ja) | 時分割多重化装置 | |
| KR19990040881A (ko) | 시분할 신호의 다중화/역다중화 및 속도 변환 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081128 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |