JP3330675B2 - 通信装置及び音声・画像通信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、たとえば、複数の通
信回線を同時に使用して音声、画像情報等を通信する、
音声・画像通信装置に関するものである。

【０００２】

【従来の技術】図２０は、ＴＴＣ標準ＪＴ−Ｈ３２０に
示されるテレビ電話・会議システムのブロック図の一部
を示すものであり、図において１は網インタフェース
部、２は多重分離部、３はビデオコーデック部、４はオ
ーディオコーデック部、５はシステム制御部である。図
２１はＴＴＣ標準ＪＴ−Ｈ２２１に示される２Ｂ通信時
における多重パターン例を示すものである。

【０００３】次に動作につてい説明する。図２０におい
て、網インタフェース部１は、接続された通信網との間
で、あらかじめ定められた手順により呼の接続動作を実
行する。呼が接続されると、受信データ及び送信データ
が多重分離部２との間で受け渡され通信が開始される。
多重分離部では、ＣＣＩＴＴ勧告Ｈ．２２１に定められ
たフォーマットで受信されるデータ列に対して、受信フ
レーム同期、受信マルチフレーム同期を確立し、ビデオ
データはビデオコーデック部３へ、音声データはオーデ
ィオコーデック部４へ、多重制御情報であるＢＡＳコー
ド（詳細後述）をシステム制御部５へそれぞれ出力す
る。また、送信データについては上記と逆に受け渡さ
れ、多重分離部２及び網インタフェース部１を経由し
て、通信回線に送出される。

【０００４】図２０に示すテレビ電話・会議装置はＩＳ
ＤＮ回線に接続されて動作するが、ＩＳＤＮ回線では基
本インタフェースが２Ｂ＋Ｄと呼ばれるように、通信上
は独立した２つのＢチャネル（２つの６４Ｋｂｐｓ回
線）と呼制御等に用いられる１つのＤチャネルからなっ
ている。しかし、図２０に示すテレビ電話・会議装置は
この２つのＢチャネルを、通信データに対しては１つの
１２８Ｋｂｐｓ通信回線として見かけ上扱いながら動作
する。

【０００５】図２１は２Ｂ通信時のデータ配置例を示す
ものであり、図において第１チャネルとある範囲のデー
タは２つのＢチャネルのうちの第１のチャネルにおいて
通信されるデータを示している。また、付加チャネルと
ある範囲のデータは２つのＢチャネルのうちの第２のチ
ャネルにおいて通信されるデータを示している。各チャ
ネル内のデータは１から８のビット番号と、１から８０
のオクテット番号でその多重位置が表現される。図中の
Ａ１、Ａ２等Ａで表されている各データは音声データを
示している。また、Ｖ１、Ｖ２等Ｖで表されている各デ
ータはビデオデータを示している。また、ＦＡＳは図２
１に示す８ビットＸ８０オクテットのフレーム構造の区
切りを示すためのフレーム同期情報を、ＢＡＳはこのフ
レーム中のどの様なデータが（例えば音声データ）どの
様に（例えば４８Ｋｂｐｓデータとして）多重されてい
るかを示す多重制御情報である。

【０００６】図２１において、送信側では第１チャネル
と付加チャネルへのデータ多重時は、各チャネルのオク
テット位置が時間的に揃っているものとして処理し、例
えば、音声データはＡ１、Ａ２、Ａ３・・・と言うよう
な時間的に連続したデータを図に示すように第１チャネ
ルのビット１、ビット２、ビット３、・・・というよう
に多重する。また、ビデオデータについては、Ｖ１、Ｖ
２、Ｖ３と言うような時間的に連続したデータを、図中
にあるようにＶ１は第１チャネルのビット７に、Ｖ２は
付加チャネルのビット１に、Ｖ３は付加チャネルのビッ
ト２・・・というように多重する。

【０００７】このため、受信側ではこれらの多重された
データを正しく分離するため、第１チャネル及び付加チ
ャネルの受信データを図２１にあるのと同じように各チ
ャネルのオクテット位置を合わせる必要がある。一般的
にＩＳＤＮ回線のような回線交換網では接続された呼毎
にその網内での接続経路が決まるため、２Ｂ通信時は各
チャネルの網内を伝送される時間が異なってくる。この
ことから、チャネル間の伝送遅延時間差を何らかの手段
で補正する必要がある。前述した図２１でのＦＡＳに
は、この時間差補正のための基準点を与えるものとし
て、８ビットＸ８０オクテットのフレーム毎に与えられ
るフレーム番号と、１６フレームを１区切りとして与え
られるマルチフレーム番号とが規定されており、受信側
では受信した各チャネルのＦＡＳを解読することで、今
受信したデータがどのマルチフレームのどのフレームの
ものであるかを認識し、両チャネル間の伝送遅延時間差
がどれだけ存在するかを認識し、時間差補正を実現す
る。

【０００８】次に、図２２は特開平４−５７４３６号公
報に示されているＩＳＤＮ回線を用いた通信装置を示す
ブロック図であり、図において６はＩＳＤＮインタフェ
ース回路、７はＢ１チャネル同期パターン１検出回路、
８はＢ２チャネル同期パターン１検出回路、９はＢ１チ
ャネル同期パターン２検出回路、１０はＢ２チャネル同
期パターン２検出回路、１１はＢ１チャネル同期パター
ン３検出回路、１２はＢ２チャネル同期パターン３検出
回路、１３はＢチャネルデータ蓄積回路、１４はデータ
蓄積入出力制御回路、１５は切替回路、１６は画像コー
デック装置、１７はＩＳＤＮ回線、１８は同期パターン
送出回路、１９は切替回路である。図２２は、チャネル
間の伝送遅延時間差を補正することを目的とした装置で
ある。図２２の装置の動作詳細については特開平５−５
７４３６号公報にある通りであるが、この装置では前述
したＦＡＳでのフレーム番号等は用いず、第１、第２及
び第３の同期パターンを用いており、概略は次のような
ものである。

【０００９】発呼側では、第１チャネル及び付加チャネ
ルがともに接続されると、同期パターン送出回路１８か
ら第１の同期パターンが、切替器１９経由ＩＳＤＮイン
タフェース回路６に出力され、ＩＳＤＮインタフェース
回路６からこの第１の同期パターンが第１チャネル及び
付加チャネル送出される。着呼側では、第１チャネル及
び付加チャネルがともに接続されると、同期パターン送
出回路１８から第１の同期パターンが切替器１９経由Ｉ
ＳＤＮインタフェース回路６に出力され、その後第２の
同期パターンが同じく切替器１９経由ＩＳＤＮインタフ
ェース回路６に出力される。ＩＳＤＮインタフェース回
路６からはこの第１及び第２の同期パターンが第１チャ
ネル及び付加チャネルに送出される。

【００１０】次に発呼側では、ＩＳＤＮインタフェース
回路６から出力されるデータをＢ１チャネル同期パター
ン１検出回路７、Ｂ２チャネル同期パターン１検出回路
８が監視し、同期パターン１を検出すると、Ｂ１チャネ
ル同期パターン１検出回路７はＢ１チャネル同期パター
ン２検出回路９を起動する。また、Ｂ２チャネル同期パ
ターン１検出回路８は、Ｂ２チャネル同期パターン２検
出回路１０を起動する。これら同期パターン２検出回路
９及び１０が同期パターン２を検出すると、Ｂ１チャネ
ル同期パターン２検出回路９はＢ１チャネル同期パター
ン３検出回路１１を起動する。また、Ｂ２チャネル同期
パターン２検出回路１０はＢ２チャネル同期パターン３
検出回路１２を起動する。同時に同期パターン送出回路
１８からの送出パターンをそれまでの第１の同期パター
ンから第２の同期パターンへ変更し、その後さらに第３
の同期パターンに変更する。

【００１１】着呼側では、ＩＳＤＮインタフェース回路
６から出力されるデータをＢ１チャネル同期パターン１
検出回路７、Ｂ２チャネル同期パターン１検出経路８が
監視し、同期パターン１を検出すると、Ｂ１チャネル同
期パターン１検出回路７は、Ｂ１チャネル同期パターン
２検出回路９を起動する。また、Ｂ２チャネル同期パタ
ーン１検出回路８は、Ｂ２チャネル同期パターン２検出
回路１０を起動する。これら同期パターン２検出回路９
及び１０が同期パターン２を検出すると、Ｂ１チャネル
同期パターン２検出回路９は、Ｂ１チャネル同期パター
ン３検出回路１１を起動する。またＢ２チャネル同期パ
ターン２検出回路１０は、Ｂ２チャネル同期パターン３
検出回路１２を起動する。

【００１２】以上の動作を発呼側及び着呼側が行うこと
で、着呼側では、発呼側から送出された第２の同期パタ
ーンの検出が同期パターン２検出回路９及び１０におい
てどれだけの時間差が存在するかにより伝送遅延時間差
を認識する。また、発呼側では着呼側から送出された第
３の同期パターンの検出が同期パターン３検出回路１１
及び１２においてどれだけの時間差が存在するかにより
伝送遅延時間差を認識する。

【００１３】チャネル間の遅延時間差がある場合は、時
間的に早く到着している方のチャネルの受信データをＢ
チャネルデータ蓄積回路１３にその時間差分だけ蓄積す
る。そして、時間的に遅く到着している方の受信データ
タイミングにあわせて切替回路１５を経由して出力する
ことで最終的に遅延時間差を補正したデータを得てい
る。

【００１４】以上の図２２に基づく装置の場合は、前述
した通り図２１でのＦＡＳ、ＢＡＳを用いていない場合
のものであり、このＦＡＳ、ＢＡＳを用いた通信制御の
場合は次のような実時間処理が必要となる。

【００１５】図２１に示すフレーム構造を有するデータ
の場合、フレーム内にデータがどのように多重されてい
るかはＢＡＳコードを解読する事でわかることは前述の
通りであるが、このＢＡＳコードによる多重パターン指
定は、図２１に示すフレーム２つ毎に変更することが許
されており、受信側ではこの受信ＢＡＳコードを常に監
視解読し、次に予想される多重パターンの変更に備えて
いなければならない。また、このＢＡＳコードは、１フ
レーム中に多重される８ビットパターンは１つの意味し
か持たないため（例えば、あるＢＡＳコードは伝送速度
が６４Ｋｂｐｓであるということを示す、別なＢＡＳコ
ードは音声データが４８Ｋｂｐｓで多重されているとい
うことを示す、また別なＢＡＳコードは映像データが多
重されているということを示す等）、送信側では、その
時の多重状況を受信側に伝えるために常に送信ＢＡＳコ
ードを更新し続ける必要がある。さらに、受信側でＢＡ
Ｓコードを解読しても、受信データを例えば音声と画像
とその他のデータと言うように分離するタイミングは前
述の遅延時間補正後でなければならないことになる。こ
のような複雑な処理を行うため、このＢＡＳコードの操
作は一般的にはマイクロプロセサを用いたソフトウェア
処理で実現されている。

【００１６】

【発明が解決しようとする課題】従来の音声・画像通信
装置は以上のように構成されているため、複数のチャネ
ル間の遅延時間差を考慮しながら実時間で受信ＢＡＳコ
ードに基づく分離制御を実行するには、ＢＡＳコードを
チャネル間の遅延時間差を補正後に処理する方法が簡単
である反面、時間補正用のバッファを用いることから、
まさに受信しつつあるＢＡＳコードを即座に処理できな
いため、例えばある時点から非フレームモードのデータ
を受信したような場合にその対応が遅れ、非フレームモ
ードであることを認識する前に受信同期が外れたと認識
してしまい正確な受信制御ができなくなる場合が生じる
という問題点があった。

【００１７】あるいは、時間的に早く到着した方のデー
タを時間的に遅く到着した方のデータタイミングにあわ
せるためには時間的に早く到着したデータの一部を廃棄
して時間補正する必要があることから、受信ＢＡＳコー
ドの時間的な連続性が保たれないという問題点があっ
た。

【００１８】また遅延時間補正前にＢＡＳコードを認識
するようにすると実際の分離制御を必要とするまで（遅
延時間差分の時間）分離制御を一時保留しなければなら
ないことから、ソフトウェアの処理負荷が増大し、マイ
クロプロセサや周辺回路を高速化する必要が生じ、高コ
ストの装置になってしまうなどの問題点があった。たと
えば、現状のＨ２２１ＬＳＩでは受信ＢＡＳコードを２
×Ｂ遅延吸収後に１つのプロセサが読みとり、Ｈ２４２
手順に従って受信の分離パターン変更を行っていた。こ
の受信ＢＡＳコード読み取りは２×Ｂの遅延吸収後に行
っているため、遅延吸収の過程で生じる受信ＢＡＳコー
ド欠落への対策としてＢＡＳ解読可となってからも一定
時間（５秒程度）ＢＡＳコードの読み捨てを行ってお
り、最終的にＡＶ通信可となるまでの時間が長くかかり
通信料金の無駄使いとなっていた。

【００１９】この発明は、上記のような問題点を解消す
るためになされたもので、受信しつつあるＢＡＳコード
を実時間で処理できるとともに、ソフトウェアの処理負
荷の増大をおさえ、コスト増加をおさえた通信装置及び
音声・画像通信装置を得ることを目的とする。

【００２０】

【課題を解決するための手段】この発明に係る通信装置
は、以下の要素を有するものである。 （ａ）複数のチャネルから多重化された情報とその多重
化制御情報を有するデータを受信する受信手段、 （ｂ）上記複数のチャネルから受信した各データの同期
を検出する同期検出手段、 （ｃ）上記同期検出手段により検出された各データの同
期に基づいて、上記受信手段が受信したデータのチャネ
ル間の伝送遅延時間差を検出し、受信したデータの伝送
遅延時間差を補正して受信データを出力する遅延吸収手
段、 （ｄ）上記同期検出手段により検出された各データの同
期に基づいて、上記受信手段が受信したデータから多重
化制御情報を分離する第１の分離手段。

【００２１】この発明に係る通信装置は、第１の分離手
段により分離された多重化制御情報から受信したデータ
に多重化された情報を分離する分離情報を生成する手順
制御手段により生成された分離情報手段に基づいて、上
記遅延吸収手段から出力される受信データから多重化さ
れた情報を分離する第２の分離手段を備えたことを特徴
とするものである。

【００２２】この発明に係る通信装置は、上記手順制御
手段が遅延吸収手段から出力される受信データに同期し
て分離情報を出力する副制御部を設けたことを特徴とす
るものである。

【００２３】この発明に係る音声・画像通信装置は第１
の分離部と手順制御部を設けたことを特徴としており、
ＢＡＳコード分離用の第１の分離部は、受信データ中の
ＢＡＳコードを遅延時間差補正前にＢＡＳコードを分離
出力し、手順制御部に渡す。手順制御部はこのＢＡＳコ
ードに基づき、多重データを分離するための分離情報を
生成する。

【００２４】この発明に係る音声・画像通信装置は、手
順制御部に加えて、副制御部を設けたものであり、副制
御部は手順制御部から設定される分離情報を遅延吸収回
路から得られる遅延時間差分保持し、その後に第２の分
離部に出力する。

【００２５】この発明に係る音声・画像通信装置は、受
信フレーム同期検出部が各フレームごとの同期を検出す
るとともに、マルチフレームの同期も検出を行い、遅延
吸収回路はフレーム単位及びマルチフレーム単位で伝送
遅延を吸収することを特徴とするものである。

【００２６】

【作用】この発明における通信装置においては、第１の
分離手段が受信手段により受信したデータから直接多重
化制御情報を分離する。この第１の分離手段が多重化制
御情報を分離するデータは、伝送遅延時間差を補正され
た受信データではなく、回線から受信手段が受信したデ
ータであるため、時間差を補正するための一部廃棄を行
わないデータから分離が行われる。従って、多重制御情
報の連続性が常に保たれる。このため、多重化制御情報
は常に解読可能となり、従来のように伝送遅延時間差を
補正した後の受信データから多重化制御情報を解読する
場合に比べて、効率良く多重化制御情報を解読すること
が可能になる。

【００２７】この発明における通信装置においては、手
順制御手段が前述した第１の分離手段から分離された多
重化制御情報に基づいて、分離情報を生成し、第２の分
離手段に出力する。従って、第２の分離手段が多重化さ
れた情報を分離する際には、手順制御手段により第１の
分離手段により分離された多重化制御情報に基づく分離
情報が利用可能になっている。このため、遅延吸収手段
により伝送遅延時間差を補正された受信データは、手順
制御手段からの分離情報に基づいて即座に複数の情報に
分離することが可能になる。又、遅延吸収手段と手順制
御手段は平行して実行されるため、手順制御手段の実行
を司るＣＰＵ等の負荷を減少させることができる。

【００２８】この発明における通信装置においては、手
順制御手段が副制御部を有し、副制御部が遅延吸収手段
から出力される受信データに同期して分離情報を出力す
るため、手順制御手段は多重化制御情報から分離情報を
生成する作業のみを行うため、さらに、手順制御手段を
実行させるＣＰＵ等の負荷が減少する。一方副制御部
は、手順制御手段から出力される分離情報を遅延吸収手
段から出力される受信データに同期して出力させる動作
を行うため、副制御部の動作は単純なため、小規模なＣ
ＰＵ等で実現することが出来る。

【００２９】この発明に係る音声・画像通信装置は、ま
ず第１の分離部がＢＡＳコード等の多重制御情報を分離
し、吸収遅延回路と手順制御部が受信したデータからの
遅延補正を行うとともに、手順制御部が分離情報を平行
して生成する。そして第２の分離部は遅延補正がされた
受信データに対して、手順制御部からの分離情報に基づ
いてデータを分離する。このように多重制御情報を第１
の分離部で先に分離することにより、多重制御情報の解
析に基づく分離情報の生成と、複数チャネルからのデー
タの遅延補正が同時に行え、ＢＡＳコード等の多重制御
情報に基づく手順制御に時間的な欠落が生じることな
く、かつ正確な分離制御を実現することができる。この
ようにして、通信装置間の接続時間を短縮することがで
きる。

【００３０】この発明における音声・画像通信装置にお
いては、副制御部を設けたことを特徴としている。副制
御部は、手順制御部から設定される分離情報を遅延吸収
回路から得られる遅延時間差分保持し、その後に第２の
分離部に出力するため、手順制御部では受信ＢＡＳコー
ドを実時間で処理できる一方で、分離制御は遅延補正後
におこなわれるため、ＢＡＳコードに基づく手順制御に
時間的な欠落が生じることがなくなり、かつ正確な分離
制御を実現できる。

【００３１】この発明における音声・画像通信装置は、
受信データがフレーム構造を用いて送られてくる場合で
あって、かつマルチフレーム構造を用いている場合に
も、遅延を吸収することができる。

【００３２】

【実施例】実施例１．以下、この発明の一実施例を図を
用いて説明する。図１において、１０１は第１の回線接
続部であるＢ１ Ｉ／Ｆ部、１０２は第１の回線から受
信したデータの受信同期を確立する同期検出部、１０３
は第１の回線から受信したデータ中のＢＡＳコードを分
離するＢＡＳコード分離部である。１０４は第２の回線
接続部であるＢ２ Ｉ／Ｆ部、１０５は第２の回線から
受信したデータの受信同期を確立する同期検出部、１０
６は第２の回線から受信したデータ中のＢＡＳコードを
分離するＢＡＳコード分離部、１０７は第１及び第２の
受信データ間の伝送遅延時間差を補正する遅延吸収回
路、１０８は受信ＢＡＳコードに基づいて分離制御情報
を出力する手順制御部、１０９は遅延補正後のデータを
各ファシリティデータ毎に分離するファシリティデータ
分離部である。

【００３３】図１において、第１の回線から受信される
データ２０１は、Ｂ１ Ｉ／Ｆ部１０１にて電気的なレ
ベル変換を受け、信号２０２となる。この信号２０２
は、同期検出部１０２においてＦＡＳの検出が行われる
ことで、フレーム同期及びマルチフレーム同期がとら
れ、この同期検出部１０２からは受信データのフレーム
タイミング及びマルチフレームタイミングが信号２０４
として、ＢＡＳコード分離タイミング信号が信号２０３
としてそれぞれ出力される。ＢＡＳコード分離部１０３
では、信号２０２中に存在するＢＡＳコードを同期検出
部１０２からの信号２０３に基づいて分離し、分離した
ＢＡＳコードを信号２０５として出力する。また、第２
の回線から受信されるデータ２０６は、Ｂ２ Ｉ／Ｆ部
１０４にて電気的なレベル変換を受け、信号２０７とな
る。この信号２０７は、同期検出部１０５においてＦＡ
Ｓの検出が行われることで、フレーム同期及びマルチフ
レーム同期がとられ、この同期検出部１０５からは受信
データのフレームタイミング及びマルチフレームタイミ
ングが信号２０９として、ＢＡＳコード分離タイミング
信号が信号２０８としてそれぞれ出力される。ＢＡＳコ
ード分離部１０６では、信号２０７中に存在するＢＡＳ
コードを同期検出部１０５からの信号２０８に基づいて
分離し、分離したＢＡＳコードを信号２１０として出力
する。

【００３４】次に遅延吸収回路１０７では、信号２０２
と信号２０７との間の伝送遅延時間差を同期検出部１０
２及び１０５からの信号２０４及び２０９に基づいて判
断し、時間的により早く到着している方のデータを両信
号間の時間差分だけ一時蓄積し、時間差を補正したいわ
ゆるバルクデータの形式とした信号２１２として出力す
る。また、この遅延時間差がどれだけ存在するかを信号
２１１として出力する。手順制御部１０８では、ＢＡＳ
コード分離部１０３及び１０６から得られる受信ＢＡＳ
コード情報である信号２０５及び２１０に基づいて対局
との間の手順制御に必要な情報を得、必要に応じてファ
シリティデータの分離情報を生成する。手順制御部は例
えばマイクロプロセサを用いたソフトウェアで制御され
るような構成になっており、この分離情報は遅延吸収回
路１０７から与えられる遅延時間差信号２１１に基づい
てその外部への出力が一定時間保留され、時間経過後に
分離情報信号２１３として出力される。この分離制御情
報出力の一時保留は、例えばタイマ割込を用いて行われ
る。ファシリティデータ分離部１０９は、遅延吸収回路
から出力されるバルク形式データ信号２１２を手順制御
部からの信号２１３に基づいて複数のファシリティデー
タ信号２１４、２１５、２１６等に分離出力する。

【００３５】次に図２を用いてこの実施例における送信
側装置の構成について説明する。図２において３００は
ファシリティデータを多重化するファシリティデータ多
重部、３０２はＢＡＳコードを多重化するＢＡＳコード
多重部、３０３は多重化されたデータを二つのチャネル
に分離する１／２速度変換部、３０４及び３０５はそれ
ぞれのチャネルにおいて内部クロックから回線のクロッ
クへクロックの乗せ換えを行うクロック乗せ換え部であ
る。４００は回線と接続されたターミナルアダプタであ
る。

【００３６】次に図３、図４、図５は図２に示したＥ、
Ｆ、Ｇにおけるデータのタイミングチャートを示す図で
ある。図３、図４、図５に示すタイミングチャートは２
×Ｂのタイミングを示す図である。図３はファシリティ
データ多重部３００から出力される送信データＴＤのタ
イミングチャートを示しており、内部クロックが１２８
ＫＨｚで動作している場合を示している。タイミング生
成部３０１はファシリティデータ多重部３００に対し
て、送信マルチフレームパルスＴＭＦＰ、送信フレーム
パルスＴＦＰ、送信オクテットパルスＴＯＣＴを供給す
る。ファシリティデータ多重部は送信オクテットパルス
に従って、送信データの各ビットを同期させて出力す
る。又送信フレームパルスは位置フレームの先頭を示す
パルスであり、送信マルチフレームパルスは１６フレー
ムからなるマルチフレームの先頭を示すパルスである。

【００３７】次に図４はＢＡＳコード多重部３０２から
出力される送信データ、Ｔ・ＤＡのタイミングを示す図
である。図３と異なる点は、送信データの第８ビット目
にＦＡＳあるいはＢＡＳが多重化されている点である。

【００３８】次に図５は１／２速度変換部３０３によ
り、各チャネル毎により分割された送信データのタイミ
ングチャートを示している。１／２速度変換部では、１
２８ＫＨｚで送られてきたデータを二つのチャネルから
なる６４ＫＨｚのデータに分離する。図に示すように、
送信データＴ１・ＤＡ及びＴ２・ＤＡは６４ＫＨｚのク
ロックに同期している。なお、１／２速度変換部３０３
で行われる分離により連続した１６ビットのデータは、
第１から第８ビット目までがＴ１・ＤＡとなり、第９か
ら第１６ビットまでのデータがＴ２・ＤＡのデータとな
る。その際、連続する１６ビットのデータが並列的に送
信されるのではなく、第１〜第８ビット目のデータは一
つ前に存在したデータの第９〜第１６ビットと並列的に
送信される。又第９〜第１６ビット目のデータは次に送
信される第１〜第８ビット目のデータと平行して送信さ
れる。

【００３９】次に図６〜図９は、図２に示した送信側装
置において、２×５６Ｋｂｐｓの場合のタイミングチャ
ートを示す図である。２×５６Ｋｂｐｓ場合は送信する
ビットが１４ビットである点が前述した２Ｂの場合と異
なる点である。従って、ＦＡＳ、ＢＡＳのビット１は第
７ビット目である。また、使用する内部クロックは１２
８ＫＨｚの代わりに１１２ＫＨｚを用いる。更に１／２
速度変換部は１１２ＫＨｚのデータを二つのチャネルか
ら成る５６ＫＨｚのデータに変換する。図６、図７、図
８はそれぞれ前述した図３、図４、図５にそれぞれ対応
しているのでここではその説明を省略する。

【００４０】図９は２×５６Ｋｂｐｓの場合のクロック
乗せ換え部３０４または３０５から出力されるデータの
タイミングチャートを示す図である。図９（ａ）は回線
クロックが６４ＫＨｚの場合を示している。回線クロッ
クが６４ＫＨｚの場合には５６ＫＨｚのデータを乗せる
ためにダミーのビットを負荷する。このダミーのビット
はすべて１がたてられて送信される。図９（ｂ）は回線
クロックが５６ＫＨｚの場合を示している。回線クロッ
クが５６ＫＨｚの場合には、ダミーのビットを負荷する
ことなく、７ビット単位のデータがそのまま送出され
る。このように、回線クロックが６４ＫＨｚの場合と、
５６ＫＨｚの場合によって、送信されるデータは異な
る。クロック乗せ換え部３０４、または３０５は回線の
クロックの種類によって図９（ａ）または（ｂ）に示し
たようなデータ形式にして送信データを回線クロックの
乗せて送出する。

【００４１】次に図１０は２×５６Ｋｂｐｓの場合の速
度変換のタイミングチャートを示す図である。図１０に
示すタイミングは図６〜図８に示したタイミングチャー
トを一つにまとめたものである。図において黒三角で示
した１ビット目はそれぞれ同じ対応するデータを示して
いる。又、白三角の８ビット目はそれぞれ対応する同じ
データを示している。ここで特に特徴となる点は、１／
２速度変換部において、データが分離される場合には、
黒三角で示した１ビット目と白三角で示した８ビット目
が同時に出力されるのではなく、図１０に示すように、
黒三角の１ビット目はそれ以前に出力されるべき、デー
タの８ビット目（図中Ｘで示す）と同時に出力される。
一方白三角の８ビット目は次に出力されるデータの１ビ
ット目（図中Ｙで示す）と同時に出力される点である。
次に図１１を用いて受信側装置のインタフェース部及び
同期検出部について説明する。ターミナルアダプタ４０
０が回線からデータを受信すると、ターミナルアダプタ
は２チャネルのデータをそれぞれクロック乗せ換え部１
０１及び１０４に出力する。クロック乗せ換え部は回線
クロックに同期したデータを受信側装置の内部クロック
に同期したデータに変換する。同期検出部１０２および
１０５はこれら内部クロックに同期したデータを入力し
同期を検出する。また、受信したデータがマルチフレー
ムである場合には、ＦＡＳの一部を用いてふられたマル
チフレーム番号を検出する。このようにフレームの同期
及びマルチフレームの同期が検出されると同期検出部１
０２および１０５は同期信号ＳＹＮＣ１およびＳＹＮＣ
２を出力する。また、同期検出部１０２および１０５は
データを受信するたびに、その数をカウントし、カウン
トした値をＣＮＴ１およびＣＮＴ２として出力する。

【００４２】次に図１２は遅延吸収回路１０７の内部構
成を示すブロック図である。図１２において５００は同
期信号ＳＹＮＣ１およびＳＹＮＣ２を入力して、二つの
チャネルから入力された受信データの位相差を比較する
マルチフレーム位相差比較部である。５０１は同期検出
部１０２でカウントされたカウント値に基づいて書き込
みアドレスを発生する書き込みアドレス生成部、５０３
は同期検出部１０５からのカウント値に基づいて書き込
みアドレスを生成する書き込みアドレス生成部である。
５０２は受信データを直列並列変換する直列並列変換
部、５０４は同様に受信したデータを直列並列変換する
直列並列変換部である。５０８は読み出しアドレス生成
部、５０９は位相差を吸収した後のデータの読み出しタ
イミングを生成するタイミング生成部、５１０は受信デ
ータを書き込む、あるいは受信したデータを読み出すラ
ム制御部である。

【００４３】５１１は直列並列変換部、５０２および５
０４で並列に変換されたデータのいずれかを選択するセ
レクタ、５０７は書き込みアドレス生成部５０１および
５０３と読み出しアドレス生成部５０８からのアドレス
のうち、いずれかのアドレスを選択するセレクタであ
る。５１２は受信したデータを格納するラムである。５
１３および５１４はラム５１２から読み出した並列デー
タを直列データに変換する並列直列変換部である。５１
５は並列直列変換部５１３および５１４から出力される
直列データのいずれかを選択するセレクタである。

【００４４】次に動作について説明する。ふたつのチャ
ネルから入力されたデータは、直列並列変換部５０２、
及び５０４により並列データに変換され、セレクタ５１
１により順にラム５１２に格納される。これらの格納ア
ドレスは、書き込みアドレス生成部５０１及び５０３に
より生成される。一方マルチフレーム位相差比較部５０
０は同期信号ＳＹＮＣ１及びＳＹＮＣ２を入力し、その
位相差を検出する。その検出結果に基づきタイミング生
成部５０９が位相差を吸収した読み出しタイミングを生
成する。

【００４５】また、読み出しアドレス生成部５０８はラ
ム５１２に格納されたデータの読み出しアドレスを生成
する。セレクタ５０７は書き込みアドレス生成部と読み
出しアドレス生成部で生成されたアドレスのうち何れか
を選び、ラムへのデータの格納あるいは読み出しのアド
レスを選択する。ラム制御部５１０はマルチフレーム位
相差比較部からの位相差に基づいて、ラムの読み書きを
制御するためラムに対してチップセレクトアウトプット
イネーブル、ライトイネーブル等の制御信号を生成す
る。読み出しアドレス生成部５０８により、データがラ
ム５１２から読み出された場合には、並列直列変換部５
１３及び５１４により、並列データが直列データに変換
される。５１５のセレクタは二つの並列直列変換部から
の直列データのいずれかを選択し、受信データとしてフ
ァシリティデータ部分離部１０９に出力する。

【００４６】次に図１３はクロック乗せ換え部１０１及
び１０４に入力されるデータ及び出力されるデータのタ
イミングチャート図である。図１３は２×Ｂの場合のタ
イミングを示している。回線が６４ＫＨｚの回線クロッ
クを用いている場合、データは８ビット単位に入力され
る。クロック乗せ換え部は回線クロック６４ＫＨｚに同
期したデータを入力し、６４ＫＨｚの内部クロックに同
期したデータを出力する。またクロック乗せ換え部は、
回線が５６ＫＨｚの場合は、５６ＫＨｚの内部クロック
を用いてデータのクロック乗せ換えを行う。

【００４７】次に図１４はラム５１２に対するデータの
書き込み及び読み出しのタイミングを示す図である。図
１３に示すように１２５マイクロセカンドの間には８ビ
ットのデータが入力される。直列並列変換部５０２およ
び５０４はこの８ビットのデータを直列並列変換し、ラ
ム５１２に書き込む。一方並列直列変換部は読み出しア
ドレス生成部５０８からのアドレスに従ってデータを読
み出す。これらのデータの書き込み及び読み出しは、図
１４に示すように６４ＫＨｚのクロックの１クロック分
を用いて行われる。

【００４８】図１４においては、６４ＫＨｚのクロック
の最初の２クロックでふたつのチャネルからのデータを
ラム５１２に書き込み、次の２クロックでラム５１２か
らデータを読み出す場合を示している。残りの４クロッ
ク分はラムの読み出しには使用していない空いている時
間である。ラム５１２への書き込みアドレスは、書き込
みアドレス生成部５０１と５０３により生成される。ま
た、読み出しアドレスは読み出しアドレス生成部５０８
により生成される。この読み出しアドレス生成部による
アドレスの生成はマルチフレーム位相差比較部５００か
らの位相差に基づいて行われるため、書き込む際には位
相がずれてラム５１２に書き込まれるが、読み出される
場合には位相差が吸収された形で読み出される。

【００４９】次に図１５は遅延吸収回路１０７から出力
される受信データのタイミングチャートを示す図であ
る。読み出しアドレス生成部５０８は、読みだしアドレ
スを生成するとともに、受信マルチフレームパルスＲＭ
ＦＰ、受信フレームパルスＲＦＰ、受信オクテットパル
スＲＯＣＴをファシリティデータ分離部１０９に出力す
る。遅延吸収回路１０７から出力される受信データＲＤ
は、並列直列変換部５１３、及び５１４でシリアルに変
換されたデータをセレクタでセレクトすることにより、
図１５に示すように二つのチャネルからの受信データを
連結した形式で構成される。

【００５０】次に図１７〜図１８は２×５６Ｋｂｐｓの
場合のタイミングチャートを示す図である。図１６〜図
１８は前述した図１３〜図１５にそれぞれ対応している
ため、ここではその説明を省略する。前述した２×Ｂの
場合と異なる点はクロックが１１２ＫＨｚあるいは５６
ＫＨｚを用いていること、及びデータの構成が８ビット
ではなく、７ビットを用いているという点である。以上
のようにこの実施例はＢＡＳコード分離部を受信データ
のインタフェース部と遅延吸収回路の間に設け、遅延吸
収を行う前にＢＡＳコードを分離することを大きな特徴
としている。

【００５１】この実施例によればＢＡＳコード分離部を
遅延吸収回路の前段に配置したことにより、受信ＢＡＳ
コードを実時間で確実に処理できるとともに、手順処理
部で生成する分離情報のファシリティデータ分離部への
出力を手順処理部内で一定時間保留するようにしたの
で、分離制御を正しいタイミングで処理できる。

【００５２】実施例２．なお、上記実施例では手順制御
部にて生成された分離情報の出力を手順制御部内で一定
時間保留するような構成になっていたが、手順制御部の
プロセサの処理負荷が重い場合で、分離情報を手順制御
部内で一定時間保持するような処理を実現しずらいとい
う場合には、手順制御部とは独立した小規模な制御部を
配置することでも同様の効果が得られる。

【００５３】図１９はこのような構成例を示したもの
で、図において１１０は副制御部であり、遅延吸収回路
からの遅延時間差信号２１１と手順制御部１０８からの
分離情報２１３を入力とし、分離情報２１３を入力され
ると、それを一時記憶し、遅延時間差信号２１１により
示される時間経過後に分離情報２１７としてファシリテ
ィデータ分離部１０９に出力するように動作する。ま
た、手順制御部１０８は、ＢＡＳコード分離部１０３及
び１０６からの信号２０５及び２１０を受けると、対局
との間の手順制御に必要な情報を得、必要に応じてファ
シリティデータの分離情報を生成し、副制御部１１０に
出力する。この場合、手順制御部からの分離情報２１３
の出力は直ちに行われる。上記副制御部は、手順制御部
と同様に例えばマイクロプロセサを用いて構成するが、
その処理機能が手順制御部に比較して非常に少ないた
め、特別な高性能プロセサを用いる必要はなく、ごく単
純な１チップＣＰＵでもよい。

【００５４】次に前述した手順制御部をＣＰＵを用いて
構成し、副制御部を副ＣＰＵを用いて構成した場合の具
体例について説明する。例えば、図１９に示したように
受信ＢＡＳの取出し口を２×Ｂ遅延吸収前とする。ま
た、遅延吸収回路とファシリティデータ分離部１０９及
び副制御部のための副ＣＰＵをＨ２２１ＬＳＩ内に設け
る。Ｈ２４２手順制御（シーケンスの判断）を行う手順
制御部はＨ２２１ＬＳＩの外に配置される主ＣＰＵが行
い、遅延吸収前のＢＡＳをもとに分離パターン変更の有
無を判断し、必要に応じて変更分離パターンをＨ２２１
ＬＳＩ内の副ＣＰＵへ設定する。Ｈ２２１ＬＳＩ内副Ｃ
ＰＵは、主ＣＰＵから与えられた変更分離パターンを２
×Ｂ遅延吸収に要する時間分保持し、その時間経過後に
分離制御部へその情報を設定するというようにし、主Ｃ
ＰＵは２×Ｂ遅延吸収処理時間を特に意識する必要がな
いようにする。

【００５５】こうして、遅延吸収に伴なう時間待ち制御
を副ＣＰＵにて行うので主ＣＰＵの負荷増大なしに、受
信ＢＡＳを確実に処理できるようになる。副ＣＰＵ自体
の制御は単純なため、小規模な組込みＣＰＵでＨ２２１
ＬＳＩを実現できる。また、接続時間を短縮できる。ま
た、受信ＢＡＳの欠落を防止するとともに、ＣＰＵでの
処理負荷を増大させず、ＡＶ通信を必要最小限の時間で
可能とするＨ２２１受信ＢＡＳ制御回路を得ることがで
きる。以上のように、この実施例によれば、手順制御部
での処理負荷が重い場合であれば手順制御部とは独立し
た副制御部を配置し副制御部内で分離情報を一定時間保
留するようにしたので、手順制御部の処理負荷の増大な
しに分離制御を正しいタイミングで処理でき、かつコス
トの増大をおさえることができる音声・画像通信装置を
得られる。

【００５６】

【発明の効果】以上のようにこの発明によれば多重制御
情報を実時間で処理できるとともに、ソフトウェアの処
理負荷の増大を押さえ、コスト増加を押さえた通信装置
を得ることができる。また、Ｈ２２１ ２×Ｂ通信時の
受信ＢＡＳに対する分離パターン変更制御とＨ２４２手
順制御を２つのプロセサ（主プロセサと副プロセサ）で
分担して行い、２×Ｂ遅延吸収処理に伴なうＢＡＳコー
ドの欠落を防止して、ＡＤ通信可となるまでの時間を減
らすことができる。

【図面の簡単な説明】

【図１】この発明の一実施例による音声・画像通信装置
の多重分離部を示すブロック図である。

【図２】この発明の一実施例による送信側装置のブロッ
ク図である。

【図３】この発明の一実施例による送信側装置の２×Ｂ
タイミング図である。

【図４】この発明の一実施例による送信側装置の２×Ｂ
タイミング図である。

【図５】この発明の一実施例による送信側装置の２×Ｂ
タイミング図である。

【図６】この発明の一実施例による送信側装置の２×５
６Ｋｂｐｓタイミング図である。

【図７】この発明の一実施例による送信側装置の２×５
６Ｋｂｐｓタイミング図である。

【図８】この発明の一実施例による送信側装置の２×５
６Ｋｂｐｓタイミング図である。

【図９】この発明の一実施例による送信側装置の２×５
６Ｋｂｐｓタイミング図である。

【図１０】この発明の一実施例による送信側装置の２×
５６Ｋｂｐｓタイミング図である。

【図１１】この発明の一実施例による受信側装置のブロ
ック図である。

【図１２】この発明の一実施例による遅延吸収回路を示
すブロック図である。

【図１３】この発明の一実施例による送信側装置の２×
Ｂタイミング図である。

【図１４】この発明の一実施例による送信側装置の２×
Ｂタイミング図である。

【図１５】この発明の一実施例による送信側装置の２×
Ｂタイミング図である。

【図１６】この発明の一実施例による送信側装置の２×
５６Ｋｂｐｓタイミング図である。

【図１７】この発明の一実施例による送信側装置の２×
５６Ｋｂｐｓタイミング図である。

【図１８】この発明の一実施例による送信側装置の２×
５６Ｋｂｐｓタイミング図である。

【図１９】この発明の他の実施例による音声・画像通信
装置の多重分離部を示すブロック図である。

【図２０】従来の音声・画像通信装置を示すブロック図
である。

【図２１】従来及びこの発明の実施例で用いられる通信
回線上のデータ多重フォーマットを示す図である。

【図２２】従来のチャネル間遅延時間差補正を行う装置
のブロック図である。

【符号の説明】

１０１ Ｂ１ Ｉ／Ｆ部 １０２ 同期検出部 １０３ ＢＡＳコード分離部 １０４ Ｂ２ Ｉ／Ｆ部 １０５ 同期検出部 １０６ ＢＡＳコード分離部 １０７ 遅延吸収回路 １０８ 手順制御部 １０９ ファシリティデータ分離部 １１０ 副制御部

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 複数のチャネルから多重化された情報と
   その多重化制御情報を有するデータを受信する受信手段
   と、 上 記複数のチャネルから受信した各データの同期を検出
   する同期検出手段と、 上 記同期検出手段により検出された各データの同期に基
   づいて、上記受信手段が受信したデータのチャネル間の
   伝送遅延時間差を検出し、受信したデータの伝送遅延時
   間差を補正して受信データを出力する遅延吸収手段と、 上 記同期検出手段により検出された各データの同期に基
   づいて、上記受信手段が受信したデータから多重化制御
   情報を分離する第１の分離手段と、 上記第１の分離手段により分離された多重化制御情報か
   ら、受信したデータに多重化された情報を分離する分離
   情報を生成する手順制御手段と、 上記手順制御手段により生成された分離情報に基づい
   て、上記遅延吸収手段から出力される受信データから多
   重化された情報を分離する第２の分離手段とを備えたこ
   とを特徴とする通信装置。
2. 【請求項２】 上記手順制御手段は、さらに、上記遅延
   吸収手段により出力される受信データに同期して上記分
   離情報を出力する副制御部を有することを特徴とする請
   求項１記載の通信装置。
3. 【請求項３】 Ｎ回路（Ｎ＝２以上の整数）の通信回線
   接続部と、 Ｎ回路の受信フレーム同期検出部と、 これらＮ回路受信データ間の伝送路上の伝送遅延時間差
   を検出し、この遅延時間差情報を出力するとともに、こ
   れらＮ回路受信データ間の伝送遅延時間差を補正して受
   信データを出力する遅延吸収回路と、 前記通信回線接続部と前記遅延吸収回路との間に配置さ
   れ、受信データ中に存在する多重制御情報を分離する第
   １の分離部と、 この多重制御情報に基づき多重制御情報以外の多重デー
   タを分離するための分離情報を生成し、前記伝送遅延時
   間差経過後に分離情報を出力する手順制御部と、 受信データ中に多重されている複数のデータを前記分離
   情報に基づいて分離する第２の分離部を備えた音声・画
   像通信装置。
4. 【請求項４】 Ｎ回路（Ｎ＝２以上の整数）の通信回線
   接続部と、 Ｎ回路の受信フレーム同期検出部と、 これらＮ回路受信データ間の伝送路上の伝送遅延時間差
   を検出し、この遅延時間差情報を出力するとともに、こ
   れらＮ回路受信データ間の伝送遅延時間差を補正して受
   信データを出力する遅延吸収回路と、 前記通信回線接続部と前記遅延吸収回路との間に配置さ
   れ、受信データ中に存在する多重制御情報を分離する第
   １の分離部と、 この多重制御情報に基づき多重制御情報以外の多重デー
   タを分離するための分離情報を生成する手順制御部と、 この分離情報を前記遅延吸収回路から得られる遅延時間
   差情報に従った時間一時的に保存した後出力する副制御
   部と、 受信データ中に多重されている複数のデータを前記分離
   情報に基づいて分離する第２の分離部を備えた音声・画
   像通信装置。
5. 【請求項５】 上記受信フレーム同期検出部は、各フレ
   ーム毎の同期検出と、マルチフレームの同期検出を行な
   うとともに、上記遅延吸収回路は、フレーム単位及びマ
   ルチフレーム単位で伝送遅延を吸収することを特徴とす
   る請求項３又は４記載の音声・画像通信装置。