JPH0530066A - チヤネル検出装置 - Google Patents

Abstract

(57)【要約】 【目的】電気通信機器の同期多重変換装置の分解部にお
いて、最悪チャネル復帰時間が増大することなしに低速
処理回路で実現可能なチャネル検出装置を提供する。 【構成】低速同期部３，４，５，６として、フレームパ
ターン検出回路11とフレーム同期検出・保護回路10とこ
れを制御する制御回路12とを設けたもので、それぞれの
低速同期部３，４，５，６で検出されるフレームパター
ン検出位置またはフレーム特定位置が、チャネル番号１
の低速同期部３のフレームパターン検出位置またはフレ
ーム特定位置に対して１クロック進んでいるチャネルを
チャネル位相検出回路９にて検出することで即時にチャ
ネル同期確立を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同期多重変換装置の分
解部に備えられるチャネル検出装置に関する。

【０００２】

【従来の技術】近年、CCITT(International Telegraph
and Teleph-one Consultative Committee:国際電信電話
諮問委員会）において、SDH (Synchronous Digital Hie
rarchy) に基づいたSTM(Synchronous Transport Modul
e: 同期多重伝送方式）が世界統一規格として勧告され
た。これに対応した従来の同期多重変換装置では、(1)
高速処理部（シリアル信号処理部）で同期検出およびチ
ャネル検出を行う方法、(2) チャネル数に信号を分解し
た後、チャネル毎に同期検出およびチャネル検出を行う
方法、のいずれかによって分解部を構成している。

【０００３】図３は、従来のＳＴＭ−Ｎ同期多重変換装
置分解部の一構成を示すブロック図であり、前記(1) の
方法によるものである。図３に示すように、従来のＳＴ
Ｍ−Ｎ同期多重変換装置分解部は、ＳＴＭ−Ｎフレーム
同期検出・保護回路50と、Ｎチャネル分解回路51と、制
御回路52とから構成されている。ここで、53はシリアル
のＳＴＭ−Ｎ信号、54はＳＴＭ−Ｎフレーム同期検出・
保護回路50に対する制御信号、55はＮチャネル分解回路
51に対する制御信号、56は制御回路52の初期化信号であ
る。

【０００４】この同期多重変換装置分解部では、シリア
ルのＳＴＭ−Ｎ信号53の入力をＳＴＭ−Ｎフレーム同期
検出・保護回路50で同期検出し、これに基づいた初期化
信号56にて制御回路52は初期化される。制御回路52はＮ
チャネル分解回路51を制御信号55で分解のタイミングを
制御し、Ｎチャネル分解回路51にてシリアルのＳＴＭ−
Ｎ信号53を正規のＮチャネル（図３においては４チャネ
ル）のＳＴＭ−１信号101,102,103,104 に分解する。

【０００５】ここで、制御回路52はフレーム周期で発生
するＳＴＭ−Ｎフレーム同期検出・保護回路50に対する
制御信号54を出力する。このため、制御回路52にはフレ
ームカウンタが必要であり、その回路規模が大きくな
る。さらに、ＳＴＭ−Ｎフレーム同期検出・保護回路50
で完全なフレームパターンを検出しようとすると、その
回路規模が大きくなる。これらの回路は600MHz以上の高
速処理回路であり、回路規模が拡大すると発熱量が増大
して、信頼性や集積化に問題が生じる。

【０００６】回路規模を小さくするために、ＳＴＭ−Ｎ
フレーム同期検出・保護回路50でフレームパターンの一
部を検出する方法があるが、これでは偽フレームパター
ンがフレーム周期で発生したときに誤同期の原因とな
る。

【０００７】以上のように、前記(1) の方法では高速処
理回路の回路規模が大きくなるため、消費電力の増大、
発熱により装置の大形化・信頼性の低下という欠点があ
る。また、回路規模を小さくするためにフレームパター
ンの一部を検出すると、誤同期の原因となる。

【０００８】図４は、従来の同期多重変換装置分解部の
一構成を示すブロック図であり、前記(2) の方法による
ものである。図４に示すように、このＳＴＭ−Ｎ同期多
重変換装置分解部は、ビット直並列変換部60と、バイト
直並列変換部61と、第１の低速同期部62と、第２の低速
同期部63と、第３の低速同期部64と、第４の低速同期部
65とからなり、各低速同期部62,63,64,65 は、それぞれ
フレーム同期検出・保護回路66と、フレームパターン検
出回路67と、チャネル同期検出・保護回路68と、チャネ
ル位相ずれ算出回路69と、制御回路70とから構成されて
いる。ここで、71はシリアルのＳＴＭ−４多重信号、72
は８ビットパラレルのＳＴＭ−４多重信号である。

【０００９】この同期多重変換装置分解部では、フレー
ム同期検出・保護回路66でフレーム同期はずれ信号77が
出力されているとき、フレームパターン検出回路67でフ
レームパターンを検出し、制御回路70の初期化信号78と
ビットシフト指令90を出力することでフレーム同期確立
の動作をする。しかし、フレーム同期確立してもチャネ
ル同期が引込まれるわけではない。また、ＳＴＭ識別子
を検出することもできない。そのため、フレーム同期確
立後、ＳＴＭ識別子によりチャネル検出してチャネル同
期確立の動作をする。ここで、101,102,103,104 は正し
いチャネルに分解されたＳＴＭ−１信号である。

【００１０】このように、前記(2) の方法では、同期検
出によって同期が確立した後でなければＳＴＭ識別子に
よりチャネル検出することができない。したがって、最
悪チャネル復帰時間が、τ＋１フレーム（τ：最悪フレ
ーム同期時間）であり、前記(1) の方法の最悪フレーム
同期時間τに比べて長いという欠点がある。

【００１１】さらに、ＳＴＭ識別子が挿入されないと
き、チャネル検出が不可能になる。

【００１２】

【発明が解決しようとする課題】以上のように、従来の
同期多重変換装置分解部では、ＳＴＭ識別子を使用せず
に、消費電力の低減、装置の小形化することが困難であ
るという問題がある。

【００１３】本発明は、上記問題を解決するもので、同
期多重変換装置の分解部において、最悪チャネル復帰時
間が増大することなしに低速処理回路で実現可能なチャ
ネル検出装置を提供することを目的とするものである。

【００１４】

【課題を解決するための手段】上記問題を解決するため
に本発明は、低速同期部として、フレームパターン検出
回路とフレーム同期検出・保護回路とこれを制御する制
御回路とをチャネル数だけ設け、それぞれの低速同期部
で検出されるフレームパターン位置またはフレーム特定
位置が、特定のチャネル、たとえば最初のチャネルの低
速同期部のフレームパターン検出位置またはフレーム特
定位置に対して１クロック進んでいるチャネルを検出し
てチャネル位相の進み量を検出するチャネル位相検出手
段を設けたものである。

【００１５】

【作用】上記構成により、チャネル位相検出手段によっ
てチャネル位相の進み量を知ることができるので、これ
に基づいてチャネル位相の進み量を補正することによ
り、即時にチャネル同期確立を行うことができる。

【００１６】

【実施例】図１は、本発明の一実施例に係る同期多重変
換装置分解部を示すブロック図で、ＳＴＭ−４と呼ばれ
る多重信号を同期検出するものである。

【００１７】図１に示すように、同期多重変換装置分解
部のチャネル検出装置は、ビット直並列変換部１と、バ
イト直並列変換部２と、第１の低速同期部３と、第２の
低速同期部４と、第３の低速同期部５と、第４の低速同
期部６とに加えて、チャネル位相検出回路９が備えられ
ている。ここで、７はシリアルのＳＴＭ−４多重信号、
８は８ビットパラレルのＳＴＭ−４多重信号である。

【００１８】各低速同期部３，４，５，６には、ビット
ずれがあるフレームパターンを検出するフレームパター
ン検出回路10と、フレーム同期パターンを検出して同期
・保護動作を行うフレーム同期検出・保護回路11と、フ
レーム周期検出・保護回路におけるフレーム周期の動作
を制御する制御回路12と、論理積回路13，14と、論理和
回路15とがそれぞれ設けられている。チャネル位相検出
回路９は、それぞれの低速同期部３，４，５，６で検出
されるフレームパターン検出位置またはフレーム特定位
置が、特定のチャネルの低速同期部３，４，５，６のフ
レームパターン検出位置またはフレーム特定位置に対し
て１クロック進んでいるチャネルを検出してチャネル位
相の進み量を検出する。なお、フレーム同期検出・保護
回路11は、一般には競合カウンタで構成できる。

【００１９】以下、同期多重変換装置分解部の動作につ
いて説明する。はじめに、同期多重変換装置分解部にお
ける信号の流れを説明する。シリアルのＳＴＭ−４多重
信号７は、ビット直並列変換部１において８ビットパラ
レルのＳＴＭ−４多重信号８に変換される。さらに、こ
の８ビットパラレルのＳＴＭ−４多重信号８は、バイト
直並列変換部２で４つの８ビットパラレルＳＴＭ−１信
号20,35,36,37 に分割されて、４つの低速同期部３，
４，５，６に送出される。バイト直並列変換部２で４つ
に分割された８ビットパラレルＳＴＭ−１信号20,35,3
6,37 の中の１つであるＳＴＭ−１信号20は第１の低速
同期部３に入力される。他のＳＴＭ−１信号35,36,37も
同様に、第２の低速同期部４、第３の低速同期部５、第
４の低速同期部６に入力される。

【００２０】第１の低速同期部３内でＳＴＭ−１信号20
はフレームパターン検出回路10およびフレーム同期検出
・保護回路11に入力される。フレームパターン検出回路
10は、ビットずれがあるフレームパターンを検出したと
きにフレームパターン検出信号21を論理積回路14および
論理和回路15に出力する。また、このときフレームパタ
ーン検出回路10は、ビット進み値をビット位相信号22と
して論理積回路13へ出力し、論理積回路13は、フレーム
同期検出・保護回路11がフレーム同期はずれ状態（フレ
ーム同期はずれ信号25がＨレベル）の場合に、ビット位
相信号22をビットシフト命令40として出力する。

【００２１】フレーム同期検出・保護回路11では、同期
はずれのときにフレーム同期はずれ信号25を論理積回路
14へ出力する。また、制御回路12はフレーム同期検出・
保護回路11に対して制御信号23を出力する。なお、制御
回路12は、フレーム同期検出・保護回路11がフレーム同
期はずれ状態（フレーム同期はずれ信号25がＨレベル）
の場合に、フレームパターン検出回路10でパターンを検
出したときに論理積回路14の初期化信号24によって初期
化される。

【００２２】ここで、チャネル検出動作の詳細な説明を
以下に述べる。まず、フレーム同期が引き込まれた状態
（フレーム同期はずれ信号25がＬレベル）について考え
る。

【００２３】フレーム同期が引き込まれているので制御
回路12の制御信号23は、フレーム周期で出力され、しか
もフレームの特定位置、ここでは先頭位置を指し示して
いるとする。したがって、論理和回路15の出力であるフ
レーム位置指定信号41は、フレーム同期が引き込まれた
状態では制御回路12の制御信号23となるから、フレーム
位置指定信号41は、フレーム先頭を指し示す。

【００２４】今、ＳＴＭ−４多重信号４のチャネルが１
チャネル進んでいるとすると、図２に示すように、チャ
ネル４（第４の低速同期部６）、チャネル１（第１の低
速同期部３）、チャネル２（第２の低速同期部４）、チ
ャネル３（第３の低速同期部５）の順に信号１，２，・・
・ が送られる。フレーム先頭が信号１〜４とすると、フ
レーム位置指定信号41、フレーム位置指定信号43、フレ
ーム位置指定信号45、フレーム位置指定信号47は図４に
示すタイミングで発生する。したがって、第１の低速同
期部３のフレーム位置指定信号41に対して第４の低速同
期部６のフレーム位置指定信号47のみが１クロック進ん
でいる。

【００２５】同様に考えれば、チャネルが２チャネル進
んでいるときは、第１の低速同期部３のフレーム位置指
定信号41に対して、第３の低速同期部５のフレーム位置
指定信号45と第４の低速同期部６のフレーム位置指定信
号47とが１クロック進んでいる。また、チャネルが３チ
ャネル進んでいるときは、第１の低速同期部３のフレー
ム位置指定信号41に対して、第２の低速同期部４のフレ
ーム位置指定信号43と第３の低速同期部５のフレーム位
置指定信号45と第４の低速同期部６のフレーム位置指定
信号47とが１クロック進んでいる。

【００２６】したがって、チャネル位相検出回路９で
は、フレーム位置指定信号41と１クロック前のフレーム
位置指定信号43、フレーム位置指定信号41と１クロック
前のフレーム位置指定信号45、フレーム位置指定信号41
と１クロック前のフレーム位置指定信号47をそれぞれ比
較し、フレーム位置指定信号41と１クロック前のフレー
ム位置指定信号43の論理積が１のとき３チャネル、フレ
ーム位置指定信号41と１クロック前のフレーム位置指定
信号43の論理積が０でフレーム位置指定信号41と１クロ
ック前のフレーム位置指定信号45の論理積が１のとき２
チャネル、フレーム位置指定信号41と１クロック前のフ
レーム位置指定信号47の論理積だけが１のとき１チャネ
ルそれぞれ進んでいるから、この状態を判別し、チャネ
ルシフト命令48としてバイト直並列変換部２へ出力す
る。バイト直並列変換部２ではこのチャネルシフト命令
48に基づいてチャネル進みを補正する。

【００２７】次に、フレーム同期がはずれた状態（フレ
ーム同期はずれ信号25がＨレベル）について考える。フ
レームパターン検出回路10では、ＳＴＭ−１信号20中の
１〜７ビットのビット進みフレームパターンを検出す
る。フレームパターン検出回路10で検出するフレームパ
ターンを、表１に示す。

【００２８】

【表１】

【００２９】表１に示すフレームパターンを検出したと
きにフレームパターン検出信号21およびビット進み値を
示すビット位相信号22をフレームパターン検出回路10は
出力する。ビット進み値を示すビット位相信号22とフレ
ーム同期はずれ信号25の論理積を求めて、論理積回路13
はビットシフト命令40を出力する。

【００３０】こうして、第１の低速同期部３からはビッ
トシフト指令40が出力される。また、同様に他の第２の
低速同期部４、第３の低速同期部５、第４の低速同期部
６からもビットシフト指令42,44,46が出力される。ビッ
ト直並列変換部１では、これらのビットシフト指令40,4
2,44,46に基づいてビット進みを検出する。

【００３１】一方、論理和回路15の出力であるフレーム
位置指定信号41は、フレーム同期がはずれた状態ではフ
レームパターン検出回路10のフレームパターン検出信号
21となるから、フレーム位置指定信号41はフレームパタ
ーン検出位置を指し示す。したがって、フレーム同期が
引き込まれた状態と同様に、第１の低速同期部３から第
４の低速同期部６についてチャネル位相検出回路９でチ
ャネル位相の進みを判別し、バイト直並列変換部２で補
正することができる。これにより、フレーム同期が確立
されるとともに、正しいチャネルが検出され、正しいチ
ャネルに分解されたＳＴＭ−１信号101,102,103,104 が
出力される。

【００３２】なお、ここでは、ＳＴＭ−４多重信号につ
いて図を用いて説明したがＳＴＭ−Ｎ（Ｎ＞２）の多重
信号に対しても同様の方法でチャネル検出が可能である
ことは明らかである。

【００３３】

【発明の効果】以上のように、本発明によれば、フレー
ムパターン検出回路とフレーム同期検出・保護回路とこ
れを制御する制御回路とを有する低速同期部を受信する
チャネルの数だけ設け、それぞれの低速同期部で検出さ
れるフレームパターン検出位置またはフレーム特定位置
が、特定のチャネルの低速同期部のフレームパターン検
出位置またはフレーム特定位置に対して１クロック進ん
でいるチャネルを検出してチャネル位相の進み量を検出
するチャネル位相検出回路を設けたことにより、ＳＴＭ
識別子を参照することなしにチャネル位相の進み量を知
ることができ、これに基づいて即時にチャネル同期引込
みを行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る同期多重変換装置分解
部のブロック図である。

【図２】ＳＴＭ−４多重信号のチャネルとフレーム位置
指定信号との関係を示した図である。

【図３】従来の同期多重変換装置分解部のブロック図で
ある。

【図４】従来の同期多重変換装置分解部のブロック図で
ある。

【符号の説明】

１ ビット直並列変換部 ２ バイト直並列変換部 ３ 第１の低速同期部 ４ 第２の低速同期部 ５ 第３の低速同期部 ６ 第４の低速同期部 ９ チャネル位相検出回路 10 フレームパターン検出回路 11 フレーム同期検出・保護回路 12 制御回路

Claims (1)

1. 【特許請求の範囲】 【請求項１】 フレームパターン検出回路とフレーム同
   期検出・保護回路とこれらを制御する制御回路とを有す
   る低速同期部を、受信するチャネルの数だけ設け、それ
   ぞれの低速同期部で検出されるフレームパターン検出位
   置またはフレーム特定位置が、特定のチャネルの低速同
   期部のフレームパターン検出位置またはフレーム特定位
   置に対して１クロック進んでいるチャネルを検出してチ
   ャネル位相の進み量を検出するチャネル位相検出回路を
   設けたチャネル検出装置。