JPS6310833A - 時分割多重分離装置 - Google Patents
時分割多重分離装置Info
- Publication number
- JPS6310833A JPS6310833A JP15434586A JP15434586A JPS6310833A JP S6310833 A JPS6310833 A JP S6310833A JP 15434586 A JP15434586 A JP 15434586A JP 15434586 A JP15434586 A JP 15434586A JP S6310833 A JPS6310833 A JP S6310833A
- Authority
- JP
- Japan
- Prior art keywords
- channels
- circuit
- channel
- same speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 title abstract 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108010016341 bactenecin Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
同一速度の複数個（ｎ個）のチャンネルを多重分離化す
る時、（ｎ−１）個のチャンネルは夫々相互に異なる生
成多項式を使用したスクランブル回路によりスクランブ
ルした後多重化して送出し、受信側では夫々対応するチ
ャンネルに夫々対応するデスクランブルを行う。
る時、（ｎ−１）個のチャンネルは夫々相互に異なる生
成多項式を使用したスクランブル回路によりスクランブ
ルした後多重化して送出し、受信側では夫々対応するチ
ャンネルに夫々対応するデスクランブルを行う。
本発明は時分割多重分離装置の送信側装置と受信側装置
間で同期ずれが生じた場合に成るチャンネルデータが他
チヤンネルデータへ出力されるが、此の漏洩データを意
味不明のデータとする方式に関するものである。
間で同期ずれが生じた場合に成るチャンネルデータが他
チヤンネルデータへ出力されるが、此の漏洩データを意
味不明のデータとする方式に関するものである。
時分割多重分離装置（以下ＴＤＭ装置と云う）の多重分
離化方式には大きく分けて３つの方式がある。
離化方式には大きく分けて３つの方式がある。
（１）モデムの変調方式と一体となったものＣＣＩＴＴ
Ｖ、２９の様に複数ビット単位に変調するのを利用
した方式であり、此の方式ではモデム間でフレーム同期
が取られているので送信部−受信部間のフレーム同ｊｌ
Ｊｌ信号が不要で又ピントずれを生ずることはない。
Ｖ、２９の様に複数ビット単位に変調するのを利用
した方式であり、此の方式ではモデム間でフレーム同期
が取られているので送信部−受信部間のフレーム同ｊｌ
Ｊｌ信号が不要で又ピントずれを生ずることはない。
（２）インテリジェントＴＤＭ （スクティスティカル
ＴＤＭ） ＴＤＭ間をフレーム同期の可変長パケットで伝送する為
エラー検出が可能で、フレーム内にデータのアドレス（
チャンネル番号）もあるので間違ったチャンネルに出力
されることはない。
ＴＤＭ） ＴＤＭ間をフレーム同期の可変長パケットで伝送する為
エラー検出が可能で、フレーム内にデータのアドレス（
チャンネル番号）もあるので間違ったチャンネルに出力
されることはない。
（３）一般のＴＤＭ
ビット単位、バイト単位で多重化して送受信間で同期を
取る方式である。
取る方式である。
第４図ｔａ＋は従来のＴＤＭの概念図である。
第４図（ｂｌは説明図である。
第４図（Ｃ）は従来のＴＤＭの回路構成の一例を示す図
である。
である。
図中、１、及び２は夫々ＴＤＭ、３、及び４は夫々ＤＣ
Ｅ （データ回線終端装置）、５ａ〜５ｄは夫々バッフ
ァ、６、及び７は夫々シフトレジスタ（ＳＲ） 、８は
同期信号作成回路（ＳＹＮ）、９は制御部、１０、及び
１１は夫々シフトレジスタ（Ｓ Ｒ） 、１２．１〜１
２ｄは夫々アンド回路、１３８〜１３ａは夫々バッファ
、１４は同期信号チェック回路（ＤＥＴ） 、１５は制
御部である。尚以下全図を通じ同一記号は同一対象物を
表す。
Ｅ （データ回線終端装置）、５ａ〜５ｄは夫々バッフ
ァ、６、及び７は夫々シフトレジスタ（ＳＲ） 、８は
同期信号作成回路（ＳＹＮ）、９は制御部、１０、及び
１１は夫々シフトレジスタ（Ｓ Ｒ） 、１２．１〜１
２ｄは夫々アンド回路、１３８〜１３ａは夫々バッファ
、１４は同期信号チェック回路（ＤＥＴ） 、１５は制
御部である。尚以下全図を通じ同一記号は同一対象物を
表す。
従来の一般のＴＤＭは第４図（ａｌに示す様に送信側の
ＴＤＭＩに於いてはスイッチ機構により、同期信号Ｆ、
チャンネルＡ、チャンネルＢ、チャンネルＣ，チャンネ
ルＤを第４図（ｂ）に示す様に配置し、シリアル形式で
送出し、受信側のＴＤＭ２に於いて同様にスイッチ機構
により各チャンネルデータを並列信号に変換出力する。
ＴＤＭＩに於いてはスイッチ機構により、同期信号Ｆ、
チャンネルＡ、チャンネルＢ、チャンネルＣ，チャンネ
ルＤを第４図（ｂ）に示す様に配置し、シリアル形式で
送出し、受信側のＴＤＭ２に於いて同様にスイッチ機構
により各チャンネルデータを並列信号に変換出力する。
又従来のＴＤＭの回路構成の一例は第４図（Ｃ１に示す
様に、送信側では各チャンネルＡ−Ｄのデータを夫々バ
ッファ５ａ〜５ｄに入力し、更にシフトレジスタ６のａ
−ｄに並列に入力する。
様に、送信側では各チャンネルＡ−Ｄのデータを夫々バ
ッファ５ａ〜５ｄに入力し、更にシフトレジスタ６のａ
−ｄに並列に入力する。
シフトレジスタ６は制御部９の出力クロックＣＬＫによ
りチャンネルＡ→チャンネルＤの順序で期信号Ｆが付加
されて線路に送出される。
りチャンネルＡ→チャンネルＤの順序で期信号Ｆが付加
されて線路に送出される。
受信側に於いては、受信したシリアル形式の信号はシフ
トレジスタ１０に入力され、制御部１５の出力クロック
により順次ｄ −ｅ ａとシフトされ、各チャンネルの
データが夫々正規の位置にシフトされた時、アンド回路
１２ａ〜１２ｄが開き、バ・ノファ１３ａ〜１３ｄに人
力される。
トレジスタ１０に入力され、制御部１５の出力クロック
により順次ｄ −ｅ ａとシフトされ、各チャンネルの
データが夫々正規の位置にシフトされた時、アンド回路
１２ａ〜１２ｄが開き、バ・ノファ１３ａ〜１３ｄに人
力される。
又受信信号はシフトレジスタ１１を一経由して同期信号
チェック回路１４に送られ、此処で同期信号Ｆを検出し
、此の同期信号Ｆに同期したクロックＣＬＫが制御部１
５から出力される。
チェック回路１４に送られ、此処で同期信号Ｆを検出し
、此の同期信号Ｆに同期したクロックＣＬＫが制御部１
５から出力される。
上記従来の技術の項で説明した様に、（３）一般のＴＤ
Ｍに於いてはビット単位、バイト単位に多重化して送信
側装置と受信側装置間で同期を取る方式であるために、
データ以外の部分に同期信号Ｆを挿入したりして実現し
ている。
Ｍに於いてはビット単位、バイト単位に多重化して送信
側装置と受信側装置間で同期を取る方式であるために、
データ以外の部分に同期信号Ｆを挿入したりして実現し
ている。
従って送信側装置と受信側装置の間で同期ずれが生じた
場合に成るチャンネルデータが他チヤンネルデータへ漏
れ、此の漏れたデータを他チャンネルで理解出来ると云
う欠点があった。
場合に成るチャンネルデータが他チヤンネルデータへ漏
れ、此の漏れたデータを他チャンネルで理解出来ると云
う欠点があった。
Ｃ問題点を解決するための手段〕
上記問題点は第１図の原理図に示す様に、同一速度の複
数個のチャンネルＣＨ−Ａ−ＣＨ−Ｎを多重分離化する
場合、チャンネル数より１個少ない個数のチャンネル毎
に、夫々相互に異なる生成多項式を使用したスクランブ
ル回路（５１）を設ケ、受信側では夫々対応する受信側
チャンネルに夫々対応するデスクランブル回路（６１）
を設けることにより解決される。
数個のチャンネルＣＨ−Ａ−ＣＨ−Ｎを多重分離化する
場合、チャンネル数より１個少ない個数のチャンネル毎
に、夫々相互に異なる生成多項式を使用したスクランブ
ル回路（５１）を設ケ、受信側では夫々対応する受信側
チャンネルに夫々対応するデスクランブル回路（６１）
を設けることにより解決される。
本発明に依ると使用されるスクランブル回路５１毎に使
用される生成多項式が異なる為、仮令誤配分によりデー
タが漏れても意味不明となり、而も全チャンネルにスク
ランブル回路５１を使用する必要がないので回路構成が
筒略化される。
用される生成多項式が異なる為、仮令誤配分によりデー
タが漏れても意味不明となり、而も全チャンネルにスク
ランブル回路５１を使用する必要がないので回路構成が
筒略化される。
第２図は本発明の説明図である。
本発明に依ると複数個のチャンネルを多重化する場合、
其の内置−速度の多重化の組合せのチャンネル数をｎと
した時、（ｎ−１）個の同一速度のチャンネルに夫々ス
クランブル回路（以下ＳＣＲと云う）、デスクランブル
回路（以下ＤＣＲと云う）を入れる。尚各ＳＣＲは夫々
異なる生成多項式を使用したものとする。
其の内置−速度の多重化の組合せのチャンネル数をｎと
した時、（ｎ−１）個の同一速度のチャンネルに夫々ス
クランブル回路（以下ＳＣＲと云う）、デスクランブル
回路（以下ＤＣＲと云う）を入れる。尚各ＳＣＲは夫々
異なる生成多項式を使用したものとする。
即ち、第２図（ａ）に示す様にチャンネルＡ−Ｄが同一
速度の時は、４−１＝３ で、任意の３チヤンネル、
例えばチャンネルＢ、Ｃ，及びＤに夫々ＳＣＲ，ＤＳＲ
を入れる。
速度の時は、４−１＝３ で、任意の３チヤンネル、
例えばチャンネルＢ、Ｃ，及びＤに夫々ＳＣＲ，ＤＳＲ
を入れる。
又第２図（′ｂ）に示す様にチャンネルＢ、Ｃは同一速
度で、チャンネルＡは高速度である時には、同一速度の
多重化の組合せのチャンネル数ｎは２であるので、チャ
ンネルＢ又はＣの何れかに５ＣＲ１ＤＳＲを入れる。
度で、チャンネルＡは高速度である時には、同一速度の
多重化の組合せのチャンネル数ｎは２であるので、チャ
ンネルＢ又はＣの何れかに５ＣＲ１ＤＳＲを入れる。
以下孔の様にＳＣＲ，ＤＳＲを入れる理由に就いて述べ
る。
る。
今第２図（ｂｌに示す様にチャンネルＢ、Ｃは同一速度
で、チャンネルＡはチャンネルＢ、Ｃの２倍の速度を持
つ場合を例に採って説明する。 −第２図（Ｃ
）に於いて、■は正規の配置、■〜■は夫々考えられる
誤配分の例を示す。
で、チャンネルＡはチャンネルＢ、Ｃの２倍の速度を持
つ場合を例に採って説明する。 −第２図（Ｃ
）に於いて、■は正規の配置、■〜■は夫々考えられる
誤配分の例を示す。
■の場合、チャンネルＡにはチャンネルＢとＣが、チャ
ンネルＢにはチャンネルＡの一部が、更にチャンネルＣ
には同期信号Ｆが夫々誤配分される可能性がある。
ンネルＢにはチャンネルＡの一部が、更にチャンネルＣ
には同期信号Ｆが夫々誤配分される可能性がある。
両孔のことを、Ａ←Ｂ＋Ｃ。
Ｂ−（１／２）Ａ。
Ｃ−Ｆ と表示する。
■の場合には、Ａ＝ （１／２）Ａ＋Ｆ、Ｂ←Ｃ１
Ｃ←（１／２）Ａ となる。
■の場合には、Ａ−Ｃ十（１／２）Ａ、Ｂ４−Ｆ。
Ｃ４−Ｂ となる。
■の場合には、Ａ４−Ｆ＋Ｂ。
Ｂ−（１／２）Ａ。
Ｃ←（１／２）Ａ となる。
上記誤配分の可能性があるが、此処で問題となるのは誤
配分により他チャンネルに漏れたデータが理解出来るも
のであるか否かである。
配分により他チャンネルに漏れたデータが理解出来るも
のであるか否かである。
■の場合のＢ−Ｃ１及び■の場合のＣ＋−Ｂは共に同一
速度のチャンネル間の誤配分である為明瞭に理解出来る
。然し其の他の誤配分は仮令起きても速度が異なる等の
理由で他チャンネルでは意味不明である。
速度のチャンネル間の誤配分である為明瞭に理解出来る
。然し其の他の誤配分は仮令起きても速度が異なる等の
理由で他チャンネルでは意味不明である。
従って同一速度のチャンネルにはＳＣＲ，ＤＳＲを入れ
て誤配分が起きても其のチャンネルデータが判らない様
にする必要がある。
て誤配分が起きても其のチャンネルデータが判らない様
にする必要がある。
然し同一速度の全チャンネルに入れる必要はない。
例えば第２図（ｄ）に於いて３個のチャンネルＡ、Ｂ、
及びＣは同一速度である。此の場合、チャンネルＡには
ＳＣＲ，ＤＳＲを入れず、チャンネルＢには５ＣＲＩ
、ＤＳＲ，を入れ、チャンネルＣにはＳ ＣＲｚ 、Ｄ
Ｓ Ｒｚを入れる。両孔の場合、ＳＣＲ，，５ＣＲ２
の生成多項式は例えば、ａｘ’ 十ｂｘ” ＋−・−−
−・＋ｍの各計数を相互に異なる様に必要がある。
及びＣは同一速度である。此の場合、チャンネルＡには
ＳＣＲ，ＤＳＲを入れず、チャンネルＢには５ＣＲＩ
、ＤＳＲ，を入れ、チャンネルＣにはＳ ＣＲｚ 、Ｄ
Ｓ Ｒｚを入れる。両孔の場合、ＳＣＲ，，５ＣＲ２
の生成多項式は例えば、ａｘ’ 十ｂｘ” ＋−・−−
−・＋ｍの各計数を相互に異なる様に必要がある。
此の様にすることにより、例えば第２図ｔｅｌに示す様
な誤配分が起きても各受信端ではＣ”、Ａｏ、Ｂ”とな
り、意味不明となる。従って同一速度のチャンネルの内
、１個にはＳＣＲ，ＤＳＲを入れなくても良い。
な誤配分が起きても各受信端ではＣ”、Ａｏ、Ｂ”とな
り、意味不明となる。従って同一速度のチャンネルの内
、１個にはＳＣＲ，ＤＳＲを入れなくても良い。
第３図は本発明に依る時分割多重分離装置の一実施例を
示す図である。
示す図である。
図に於いて５１はスクランブル回路（ＳＣＲ）、６１は
デスクランブル回路（ＤＳＲ）である。
デスクランブル回路（ＤＳＲ）である。
第３図に示す一実施例では４チヤンネルとも同一速度で
あるので、チャンネルＢ〜ＤにＳＣＲとＤＳＲを使用し
、チャンネルＡには使用しない。
あるので、チャンネルＢ〜ＤにＳＣＲとＤＳＲを使用し
、チャンネルＡには使用しない。
而もチャンネルＢに挿入されるＳＣＲ，とＤＳＲｏ、チ
ャンネルＣに挿入される５ＣＲ２とＤＳＲｚ、チャンネ
ルＤに挿入される５ＣＲ３とＤＳＲ３は夫々其の使用す
る生成多項式が相互に異なる様にする。
ャンネルＣに挿入される５ＣＲ２とＤＳＲｚ、チャンネ
ルＤに挿入される５ＣＲ３とＤＳＲ３は夫々其の使用す
る生成多項式が相互に異なる様にする。
第３図から明らかな様に、送信側ではバッファ５８とシ
フトレジスタ６の間にｓｃＲ＋ を、バラを挿入する。
フトレジスタ６の間にｓｃＲ＋ を、バラを挿入する。
又受信側ではシフトレジスター０とアンド回路１２ｂの
間にＤＳＲ，を、シフトレジスター０とアンド回路１２
Ｃの間にＤＳＲ，を、シフトレジスター０とアンド回路
１２ｄの間にＤ Ｓ Ｒｚを挿入する。
間にＤＳＲ，を、シフトレジスター０とアンド回路１２
Ｃの間にＤＳＲ，を、シフトレジスター０とアンド回路
１２ｄの間にＤ Ｓ Ｒｚを挿入する。
以上詳細に説明した様に本発明によれば、■同一速度の
チャンネルが複数個ある時でも他チャンネルに理解出来
るデータが漏れることはなく、■而も全チャンネルにス
クランブル回路、デスクランブル回路を使用する必要は
な（、■此の為−寸の漏洩を気にする必要がないので後
方保護を大きくすることが出来ると云う大きい効果があ
る。
チャンネルが複数個ある時でも他チャンネルに理解出来
るデータが漏れることはなく、■而も全チャンネルにス
クランブル回路、デスクランブル回路を使用する必要は
な（、■此の為−寸の漏洩を気にする必要がないので後
方保護を大きくすることが出来ると云う大きい効果があ
る。
第１図は原理図、第２図は本発明の説明図、第３図は本
発明に依る本発明に依る時分割多重分離装置の一実施例
を示す図である。 第４図（ａ）は従来のＴＤＭの概念図、第４図（ｂｌは
説明図、第４図（Ｃ１は従来のＴＤＭの回路構成の一例
を示す図である。 図中、１、及び２は夫々ＴＤＭ、３、及び４は夫々ＤＣ
Ｅ （データ回線終端装置）、５ａ〜５ｄは夫々バッフ
ァ、６、及び７は夫々シフトレジスタ（ＳＲ）、８は同
期信号作成回路（ＳＹＮ）、９は制御部、１０、及び１
１は夫々シフトレジスタ（Ｓ Ｒ） 、１２ａ 〜１２
ｄは夫々アンド回路、１３ａ〜１３ｄは夫々バッファ、
１４は同期信号チェック回路（ＤＥＴ） 、１５は制御
部、５１はスクランブル回路（ＳＣＲ）、６１はデスク
ランブル回路（Ｄ Ｓ Ｒ）である。 ＄２図（７２＞ ＄２図（ｂ＞ の Ｆ ■ ＦＡ ＢＡＣＦＡＢＡＣ”ｆ：Ａ ■ＡＢＡＣＦ−ＡＢＡＣ７’ＡＢ ■ ＢＡ ＣＦＡ ＢＡＣ７：Ａ ＢＡ■ＡＣＦＡＢＡ
ＣＦＡＢＡＣ 輩２図（Ｃ） 送信 口線 骸 Ａ Ａ −一→４ Ｂ −３ＣＲ１−８’−ＤＳＲｔ” Ｂ奎発明の脱ＵＨ
２ 革３図 従宋のＴＤＭの回唇斗眸戊の−ｆ１１ ４４図（Ｃ）
発明に依る本発明に依る時分割多重分離装置の一実施例
を示す図である。 第４図（ａ）は従来のＴＤＭの概念図、第４図（ｂｌは
説明図、第４図（Ｃ１は従来のＴＤＭの回路構成の一例
を示す図である。 図中、１、及び２は夫々ＴＤＭ、３、及び４は夫々ＤＣ
Ｅ （データ回線終端装置）、５ａ〜５ｄは夫々バッフ
ァ、６、及び７は夫々シフトレジスタ（ＳＲ）、８は同
期信号作成回路（ＳＹＮ）、９は制御部、１０、及び１
１は夫々シフトレジスタ（Ｓ Ｒ） 、１２ａ 〜１２
ｄは夫々アンド回路、１３ａ〜１３ｄは夫々バッファ、
１４は同期信号チェック回路（ＤＥＴ） 、１５は制御
部、５１はスクランブル回路（ＳＣＲ）、６１はデスク
ランブル回路（Ｄ Ｓ Ｒ）である。 ＄２図（７２＞ ＄２図（ｂ＞ の Ｆ ■ ＦＡ ＢＡＣＦＡＢＡＣ”ｆ：Ａ ■ＡＢＡＣＦ−ＡＢＡＣ７’ＡＢ ■ ＢＡ ＣＦＡ ＢＡＣ７：Ａ ＢＡ■ＡＣＦＡＢＡ
ＣＦＡＢＡＣ 輩２図（Ｃ） 送信 口線 骸 Ａ Ａ −一→４ Ｂ −３ＣＲ１−８’−ＤＳＲｔ” Ｂ奎発明の脱ＵＨ
２ 革３図 従宋のＴＤＭの回唇斗眸戊の−ｆ１１ ４４図（Ｃ）
Claims (1)
- 【特許請求の範囲】 同一速度の複数個のチャンネル（ＣＨ−Ａ〜ＣＨ−Ｎ）
を多重分離化する場合、 チャンネル数より１個少ない個数の前記チャンネル毎に
、 夫々相互に異なる生成多項式を使用したスクランブル回
路（５１）を設け、 該スクランブル回路（５１）によりスクランブルした後
、 多重化回路（５０）により多重化し、 分離化回路（６０）で分離化した後、 前記各チャンネルに対応する受信側チャンネルに夫々対
応するデスクランブル回路（６１）を設け、該デスクラ
ンブル回路（６１）によりデスクランブルした後出力す
ることを特徴とする時分割多重分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15434586A JPS6310833A (ja) | 1986-07-01 | 1986-07-01 | 時分割多重分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15434586A JPS6310833A (ja) | 1986-07-01 | 1986-07-01 | 時分割多重分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6310833A true JPS6310833A (ja) | 1988-01-18 |
Family
ID=15582126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15434586A Pending JPS6310833A (ja) | 1986-07-01 | 1986-07-01 | 時分割多重分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6310833A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241152A (ja) * | 1989-03-14 | 1990-09-25 | Kokusai Denshin Denwa Co Ltd <Kdd> | 秘話方式 |
| JPH03277027A (ja) * | 1990-03-27 | 1991-12-09 | Nec Corp | 簡易秘匿回路 |
| US5500898A (en) * | 1995-03-31 | 1996-03-19 | Nec Corporation | Scramble communication system multiplexing/demultiplexing scramble generation polynomial |
-
1986
- 1986-07-01 JP JP15434586A patent/JPS6310833A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241152A (ja) * | 1989-03-14 | 1990-09-25 | Kokusai Denshin Denwa Co Ltd <Kdd> | 秘話方式 |
| JPH03277027A (ja) * | 1990-03-27 | 1991-12-09 | Nec Corp | 簡易秘匿回路 |
| US5500898A (en) * | 1995-03-31 | 1996-03-19 | Nec Corporation | Scramble communication system multiplexing/demultiplexing scramble generation polynomial |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107469A (en) | Multiplex/demultiplex apparatus | |
| EP0437197A2 (en) | Digital cross connection apparatus | |
| JPH05183530A (ja) | 同期ペイロードポインタ処理方式 | |
| EP0658990A1 (en) | Circuit and method for alignment of digital information packets | |
| JPS6310833A (ja) | 時分割多重分離装置 | |
| EP0518644B1 (en) | Videosignal multiplexing system | |
| JPH0215141B2 (ja) | ||
| US7613213B2 (en) | Time multiplexed SONET line processing | |
| JP2619019B2 (ja) | 衛星放送受信装置 | |
| JP2736185B2 (ja) | チャネル検出装置 | |
| JP2581262B2 (ja) | リセツト形スクランブル符号伝送方式 | |
| KR930003200B1 (ko) | 광 catv용 신호 다중화 전송장치 | |
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JPH0530049A (ja) | 映像分配方式 | |
| JP3110387B2 (ja) | マルチフレーム同期検出装置 | |
| JP2539096B2 (ja) | ディジタル信号多重化装置及び分離化装置 | |
| JP2541454B2 (ja) | パリティ挿入方法及び装置 | |
| JP3003948B2 (ja) | 電気通信プロセッサ | |
| JPH05344114A (ja) | 同期検出装置 | |
| KR0154564B1 (ko) | 광케이블텔레비젼망의 가입자 단말장치용 다중/역다중화장치 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| JPS6320932A (ja) | パリテイカウンタ | |
| JPH0335632A (ja) | 中継局のスタッフ多重変換方式 | |
| KR0126846B1 (ko) | 에스티엠-4(stm-4)급 다중장치 | |
| JPS61173539A (ja) | パルス多重通信方式 |