KR930003200B1

KR930003200B1 - 광 catv용 신호 다중화 전송장치

Info

Publication number: KR930003200B1
Application number: KR1019900011068A
Authority: KR
Inventors: 윤영훈; 장종수; 정철형; 김현종
Original assignee: 한국전기통신공사; 이해욱; 재단법인 한국전자통신연구소; 경상현
Priority date: 1990-07-20
Filing date: 1990-07-20
Publication date: 1993-04-23
Also published as: KR920003780A

Abstract

내용 없음.

Description

광 CATV용 신호 다중화 전송장치

제 1 도는 본 발명의 전체 블럭 구성도.

제 2 도는 전송 신호의 프레임 구조도.

제 3 도는 3진 계수기 출력의 타이밍 다이아그램.

제 4 도는 패리티 생성부의 내부회로도.

제 5 도는 3 : 1단순비트 인터리빙 자중화기의 내부구성도, 및 타임 다이아그램.

제 6 도는 동기화기의 세부구성도.

제 7 도는 51.84Mb/s 프레임 생성부의 세수 구성도.

제 8 도는 어드레스 발생기의 출력 타이밍 다이아그램.

* 도면의 주요부분에 대한 부호의 설명

1 : 제 1 신호 처리부 2 : 제 2 신호처리부

3 : 제 3 신호처리부 4 : 3진 계수기

5 : 3 : 1단순비트 인터리빙 다중화기 11 : 동기화기

12 : 51.84Mb/s 프레임 생성부 13 : 패리티 생성부

14 : 스크램블러

본 발명은 광 CATV용 가입자 접속 장치에 있어서, TV신호 2채널과 FM 신호 한 채널을 효율적으로 전송하기 위한 신호 다중화 전송장치에 관한 것이다.

일반적으로 고속의 신호를 다중하는 장치에서는 고속으로 신호를 처리함으로 인한 신호의 지연등과 같은 여러가지 난점들의 존재하였다.

따라서, 본 발명의 목적은 상기의 문제점을 해결하기 위하여 안출된 것으로 고정타임슬롯의 할당없이 단순비트 인터리빙(interleaving) 방식을 이용하여, 신호의 지연등으로 인한 문제점을 개선하고 신호 및 유지 보수 채널을 오버헤드의 형태로 삽입하여 이들 서비스의 제공도 가능하도록 디지틀 광 CATV용 가입자 접속장치의 신호 다중화 전송 장치를 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 TV 신호데이타의 두채널중 한 채널의 신호를 유지보수 채널등의 오버헤드를 삽입하여 전송신호 프레임구조로 생성하는 제 1 신호처리 수단, 상기 제 1 신호처리수단과 동일하게 구성되어 동일한 기능으로 TV 신호데이타의 두 채널중 다른 한 채널의 신호을 처리하는 제 2 신호처리수단, 상기 제1, 제 2 신호처리수단과 동일하게 구성되어 동일한 기능으로 FM 신호 데이타 채널의 신호를 처리하는 제 3 신호처리 수단, 상기 제1,2,3, 신호처리수단에 연결되어 이들의 출력을 단순비트 인터리빙 다중화방식을 이용하여 다중화된 신호를 출력하는 3 : 1단순비트 인터리빙 다중화 수단, 상기 제1,2,3신호처리수단과 상기 3 : 1단순비트 인터리빙 다중화 수단에 연결되어 전송신호의 프레임 구성에 필요한 클럭을 제공하는 3진 계수수단으로 구성하였다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제 1 도는 본 발명의 전체구성도로서, 도면에서 (1)은 제 1 신호처리부, (2)는 제 2 신호처리부, (3)은 제 3 신호처리부, (4)는 3진 계수기, (5)는 3 : 1단순비트 인터리빙 다중화기, (11)은 동기화기, (12)는 51.84Mb/s 프레임 생성부, (13)은 패리티 생성부, (14)는 스크램블러를 각각 나타낸다.

제 1 신호처리부(1)와 제 2 신호처리부(2)는 두채널의 TV 신호를 처리하며, 제 3 신호부(3)는 FM 신호를 처리하며, 이들은 모두 동일한 구조와 동일한 기능을 갖는다. 각 신호처리부(1,2,3)의 세부동작을 살펴보면 동기화기(11)는 입력되는 44.736Mb/s 종속신호를 44.736Mb/s 쓰기 클럭으로 메모리에 저장한 후 이를 오버헤드를 고려한 시스팀 클럭으로 읽기를 함으로써 51.84Mb/s 프레임을 생성시킬 때 오버헤드 삽입으로 인한 속도차를 보상하는 기능을 수행하며 세부기능과 구성은 후술한다. 51.48Mb/s 프레임 생성부(12)는 44.736Mb/s의 TV 혹은 FM 신호에 오버헤드를 삽입하여 제 2 도와 같은 전송신호 프레임 구조를 생성하는데, 도면에서 (100)은 프레임 동기신호(Frame Alingment Word, 이하, FAW라함)용으로 할당된 12비트이고, (200)은 채널구분신호(Channel Identification Bits : 이하 CIB라 한다)용으로 할당된 12비트이다. (300)은 2B+D 신호용, (400)은 PSTN 신호용, (500)은 유지 보수(M.A) 신호용, (600)은 프라이머리 채널((primary channel ; 2.048Mb/s)용(700)은 예비용으로 할당된 비트를 각각 나타낸다. 51.84Mb/s 프레임 생성부(12)의 세부구성과 세부동작 설명은 후술한다. 3진 계수기(4)는 51.84Mb/s 프레임의 구성을 위해 외부로 부터 155.52Mb/s 클럭을 받아 3진 계수한 클럭신호(Clka, Clkb, Clkc ; 51.84Mb/s)를 51.84Mb/s 프레임생성부(12)에게로 제공한다. 이의 타아밍 다이아 그램은 제 3 도에 도시하였다. 패리티 점검을 통해 비트 에러를 검출하기 위한 패리티의 생성기능은 패리티 생성부(13)가 담당하는데, 오버헤드 비트를 제외한 정보를 비트의 수를 세어 그 수가 작수인지 홀수인지를 판별하여 패리티 비트를 만들고 이를 51.84Mb/s 프레임 내의 패리티 비트 위치에 삽입한다. 본 발명에서는 짝수로 판별하는 짝수 패리티(even parity)를 사용하였으며, 패리티 생성부(13)의 구성은 제 4 도에 도시한 바와 같이 IC 10131 2개를 이용하여 구성하였다.

본 발명의 출력인 155.52Mb/s 데이타는 수신단에서 클럭의 추출을 용이하게 하기 위하여 스크램블링을 함으로써 천이가 많도록 만들어 주어야 하는데 이의 기능은 스크램블러(14)가 담당한다.

본 발명에서 사용하는 스크램블러(14)는 세트-리세트 방식으로 1+X⁶+X⁷의 다항식을 갖는 형태로 구성하였으며 주기는 2^n-1비트가 된다. 스크램블링 시 FAW에 대해서는 수생하지 않으며, FAW 인에이블 신호(enFAW)를 사용하여 스크램 블러(14)와 수신단의 디스크램블러(도면에 도시되어 있지 않음)사이의 동기를 맞춘다.

상기의 스크램 블러(14)를 거쳐 스크램 블링된 데이타는 155.52Mb/s로 전송하게 위하여 3 : 1단순비트 인터리빙 다중화기(5)에서 다중화하여 데이타를 전송하게 된느데 3 : 1단순비트 인터리빙 다중화기(5)의 구성은 제 6 도에 도시한 것과 같이 IC 10174로 구성하였으며 입력과 제어신호(SO,SI)에 따른 출력 데이타의 타이밍 다이아그램도 제 5 도에 도시한 바와 같다.

본 발명의 전체적인 동작은 상술한 바와 같고 이하, 동기화기(11)와 51.84Mb/s 프레임 생성부(12)의 세부구성과 세부동작을 설명하도록 한다.

제 6 도는 동기화기의 세부 구성도로서, 도면에서 (111)은 S/P 변환부(112)는 쓰기어드레스 발생부, (113)은 듀얼 포트(Dual Port) RAM, (114)는 P/S 변환부(115)는 읽기 어드레스 발생부를 각각 나타낸다.

채널 데이타 44.736Mb/s가 입력되면 쓰기 클럭(44.736Mb/s)을 이용하여 S/P 변환부(111)에서 직렬/병렬 변환하여 데이터를 듀얼 포트(Dual Part)RAM (113)에 저장하며, 이를 오버헤드를 고려한 스스팀 클럭으로 듀얼 포트램(243)에 저장된 데이타를 읽고 P/S 변환부(114)에서 병렬/직렬 변환하여 출력시키게 된다. 쓰기 어드레스 발생부(112)는 듀얼포트 램(113)에 데이타를 저장될때 어드레스를 지정해주며, 읽기 어드레스 발생부(115)는 듀얼 포트램(113)에서 데이타를 읽을때 어드레스를 지정해준다.

제 7 도는 51.84Mb/s 프레임 생성부(12)의 세부 구성도로서 도면에서 (15)는 계수기, (16)은 어드레스 발생기, (17)은 양방향 서비스 채널 및 패리티 삽입부, (18)은 CIB 생성부, (19)는 FAW 생성부, (20)은 신호 조합부, (21)은 제 1 앤드게이트, (22)는 제 2 앤드게이트, (23)은 제 3 앤드게이트, (24)는 OR게이트를 각각 나타낸다.

계수기(15)는 3진 계수기(4)로부터 제공 받은 51.84Mb/s 클럭을 계수하여 제 2 도에 보인 각 프레임 비트 신호와 제어비트 신호를 생성하기 위한 클럭 신호를 제공한다. 어드레스 발생기(16)는 계수기(15)로 부터 공급받는 클럭 신호를 이용하여 제 2 도와 같은 전송신호 프레임 구성이 되도록 각 프레임 비트 시호를 제어하는 제어 비트신호를 발생하여 양방향 서비스 채널 및 패리티 삽입부(17)와 신호조합부(20)로 보낸다. 이들 제어 비트신호의 타이밍도를 제 8 도에 도시하였다. 도면에서 enFAW FAW를 enCIB는 CIB를 enPRI는 프라이머리 채널(primary channel)을 en2B+D신호를, enB는 PSTN 신호를 enMA는 유지보수(M.A) 신호를 액세스하기 위한 제어 비트 신호를 각각 나타내며, OH는 동기화기(11)로 부터 데이타를 읽어오기 위한 읽기 클럭을 발생하기 위해 생성한 비트 신호이다.

양방향 서비스 채널 및 패리티 삽입부(17)는 서비스 채널 및 패리티 비트를 입력시키는데 어드레스 발생기(16)에서 제공받은 제어비트 신호를 이용하여 선택적으로 입력시킨다. 이의구성은 IC10174수개로 구성하였다. CIB생성부(18)은 단순비트 인터리빙 다중/역다중으로 인해 역다중화 시 분리된 채널의 신호를 제대로 구별할 수 없는 문제점 해결을 위해 전송신호 프레임 구성시 삽입하는 각 채널 고유의 신호인 채널 구분 비트(CIB) 신호를 발생한다. 또한, 검출시 신호 패턴이 우연히 일치할 확률을 줄이기 위해 각 채널을, 4비트를 하나의 단위로 3번 반복하여 채널별로 할당한 비트를 삽입하여 2번 이상 일치하면 인에이블되도록 하는 다수 우선 방식을 이용하였고, IC 74F 153을 이용하여 구성하였다. FAW 생성부(19)는 CCITT에서 권고된 프레임 동기 신호 비트 111110100000를 생성하기 위한 회로로서 IC 74F194와 IC 74F153을 이용하여 구성하였다. 신호 조합부(20)은 어드레스 발생기(6)에서 제공받는 enCIB, enFAW, OH 제어비트 신호를 이용하여 51.84Mb/s 프레임을 생성하는데, CIB는 enCIB 제어신호와 제 1 앤드게이트(21)에 의해, FAW는 enFAW 제어신호와 제 2 앤드게이트(22)에 의해 프레임 내에 할당된 위치에 삽입되며, 동기화기(1)의 출력인 TV 혹은 FM 채널 신호는 OH 제어신호와 제 3 앤드게이트(23)에 의해 선택적으로 출력된다. OR 게이트(24)는 양방향 서비스 채널 및 패리티 삽입부(17)의 출력과 제1,2,3앤드게이트(21,22,23)의 출력을 논리합 처리하여 스크램블러(14)에 제공하게 된다. 따라서, 상기와 같이 구성되어 기능하는 본 발명은 기존의 기술이 안고 있던 신호 지연으로 인한 문제점등을 개선하는 적용효과가 있다.

Claims

광 CATV용 가입자 접속장치에 있어서 ; TV 신호데이타의 두채널중 한 채널의 신호를 유지보수 채널 등의 오버헤드를 삽입하여 전송신호 프레임 구조를 생성하는 제 1 신호처리 수단(1), 상기 제 1 신호처리수단(1)과 동일하게 구성되어 동일한 기능으로 TV 신호데이타의 두 채널중 다른 한채널의 신호를 처리하는 제 2 신호처리수단(2), 상기 제1, 제 2 신호처리수단(1,2)과 동일하게 구성되어 동일한 기능으로 FM 신호 데이타 채널의 신호를 처리하는 제 3 신호처리 수단(3), 상기 제1,2,3신호처리수단(1,2,3)에 연결되어 이들의 출력을 단순비트 인터리빙 다중화 방식을 이용하여 다중화된 신호를 출력하는 3 : 1단순비트 인터리빙 다중화 수단(5), 상기 제1,2,3신호처리수단(1,2,3)과 상기 3 : 1단순비트 인터리빙 다중화 수단(5)에 연결되어 전송시호의 프레임 구성에 필요한 클럭을 제공하는 3진 계수수단(4)으로 구성된 것을 특징으로 하는 광 CATV용 신호 다중화 전송 장치.
제 1 항에 있어서, 상기 제 1 신호 처리수단(1)은 오버헤드 삽입으로 인한 속도차를 보상하는 동기화수단(11), 상기 동기화 수단(11)에 연결되어 TV 혹은 FM 신호에 오버헤드를 삽입한 전송신호 프레임을 생성하는 51.84Mb/s 프레임 생성수단(12), 상기 51.84Mb/s 프레임 생성수단(12)에 연결되어 상기 51.84Mb/s 프레임 생성수단(12)의 출력인 전송신호 프레임을 수신단에서 클럭의 추출을 용이하게 하기 위해 스크램블링 처리를 하는 스크램블러 수단 (14) 상기 51.84Mb/s 프레임 생성수단(12)에 연결되어 전송신호 프레임의 비트 에러를 검출하기 위해 패리티를 생성하는 패리티 생성수단(13)으로 구성된 것을 특징으로 하는 광 CATV용 신호 다중화 전송장치.
제 2 항에 있어서, 상기 51.84Mb/s 프레임 생성수단(12)는 상기 3진 계수수단(3)으로 부터 제공받은 51.84Mb/s 클럭을 계수하여 각 프레임 비트 신호의 제어신호 비트를 생성하기 위한 클럭을 제공하는 계수수단(15), 상기 계수수단(15)에 연결되어 각 프레임 비트 신호를 제어하는 제어비트신호를 발생시키는 어드레스 발생수단(16), 상기 어드레스 발생수단(16)에 연결되어 서비스 채널 및 패리티 비트를 입력시키는 양방향 서비스 채널 및 패리티 삽입 수단(17), 및 각 채널 고유의 신호인 채널 구분 비트(CIB)를 생성하는 CIB 생성수단(18), 프레임 동기 신호(FAW) 비트를 생성하는 FAW 생성수단(19), 상기 어드레스 발생 수단(16), 양방향 서비스 채널 및 패리티 삽입 수단(17), CIB 생성수단(18), FAW 생성수단(19)에 연결되어 이들 각부(16,17,18,19)의 출력 신호를 조합하여 51.84Mb/s 프레임을 최종적으로 출력시키는 신호조합수단으로(20)으로 구성된 것을 특징으로 하는 광 CATV용 신호 다중화 전송장치.
제 2 항에 있어서, 상기 동기와 수단(11)은 쓰기 클럭을 이용하여 입력으로 받은 44.736Mb/s의 채널 데이타를 직렬/병렬 처리하는 S/P변환수단(111), 쓰기 클럭에 의해 저장할 메모리의 쓰기 어드레스 발생수단(112), 상기 S/P 변환수단(111)과 쓰기 어드레스 발생수단(112)에 연결되어 처리된 채널 데이타를 저장하는 듀얼 포트(Dual Plrt)RAM(113), 상기 듀얼 포트 RAM(113)에 연결되어 읽기 클럭에 의해 듀얼 포트 RAM(113)에 저장된 채널 데이타를 병렬/직렬 처리하여 출력하는 P/S 변환수단(114), 상기 듀얼 포트 RAM(113)에 연결되어 읽기 클럭에 의해 듀얼 포트 RAM(113)에 저장된 채널 데이타의 어드레스를 지정해 주는 읽기 어드레스 발생수단(115)로 구성된 것을 특징으로 하는 광 CATV용 신호 다중화 전송장치.
제 3 항에 있어서, 상기 신호조합수단(20)은 채널구분신호(CIB)을 처리하는 제 1 앤드게이트(21), 프레임 동기신호(FAW)를 처리하는 제 2 앤드게이트(22), 상기 동기와수단(11)의 출력인 TV 혹은 FM 채널 신호을 처리하는 제 3 앤드게이트(23), 상기 제1,2,3앤드게이트(21,22,23)의 출력단과 상기 양방향 서비스채널 및 패리티 삽입수단(17)의 출력단에 입력단이 연결되어 입력되는 신호를 논리합(OR) 처리하는 OR게이트(24)로 구성된 것을 특징으로 하는 광 CATV용 신호 다중화 전송장치.