JP2541454B2 - パリティ挿入方法及び装置 - Google Patents
パリティ挿入方法及び装置Info
- Publication number
- JP2541454B2 JP2541454B2 JP5161611A JP16161193A JP2541454B2 JP 2541454 B2 JP2541454 B2 JP 2541454B2 JP 5161611 A JP5161611 A JP 5161611A JP 16161193 A JP16161193 A JP 16161193A JP 2541454 B2 JP2541454 B2 JP 2541454B2
- Authority
- JP
- Japan
- Prior art keywords
- section
- parity
- unit
- speed interface
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＤＨ標準のＳＴＭ−
ｎ信号伝送方法における誤り監視用のビットインタリー
ブドパリティ挿入方法及び装置に関する。
ｎ信号伝送方法における誤り監視用のビットインタリー
ブドパリティ挿入方法及び装置に関する。
【０００２】
【従来の技術】ＳＤＨ標準の同期多重化装置におけるオ
ーバヘッド処理装置（例えばＣＣＩＴＴ勧告Ｇ．７０
８）のブロック図を図２に示す。
ーバヘッド処理装置（例えばＣＣＩＴＴ勧告Ｇ．７０
８）のブロック図を図２に示す。
【０００３】ＳＴＭ−ｍ低速信号（２０６）をインタフ
ェース部１００−１，…，１００−ａにて受信し、多重
化区間用オーバヘッド挿入部１０１にて多重化区間用オ
ーバヘッドの挿入を行った後、多重化区間用パリティ演
算部１０２にて多重化区間用パリティ演算を行う。同時
に、多重化区間用オーバヘッド挿入部１０１にて信号フ
レーム中の所定の多重化区間用パリティ挿入用タイムス
ロットに挿入する。
ェース部１００−１，…，１００−ａにて受信し、多重
化区間用オーバヘッド挿入部１０１にて多重化区間用オ
ーバヘッドの挿入を行った後、多重化区間用パリティ演
算部１０２にて多重化区間用パリティ演算を行う。同時
に、多重化区間用オーバヘッド挿入部１０１にて信号フ
レーム中の所定の多重化区間用パリティ挿入用タイムス
ロットに挿入する。
【０００４】その後、多重化部２０１にてＮ本のＳＴＭ
−ｍ信号からＳＴＭ−ｎ（ｎ＝Ｎ×ｍ）への多重化を行
い、中継区間用オーバヘッド挿入部２０３にて中継区間
用オーバヘッドを挿入しスクランブル部２０４にてスク
ランブルを行う。
−ｍ信号からＳＴＭ−ｎ（ｎ＝Ｎ×ｍ）への多重化を行
い、中継区間用オーバヘッド挿入部２０３にて中継区間
用オーバヘッドを挿入しスクランブル部２０４にてスク
ランブルを行う。
【０００５】その後、中継区間用パリティ演算部２０５
にて中継区間用パリティ演算を行い、中継区間用オーバ
ヘッド挿入部２０３にて信号フレーム中の所定の中継区
間用パリティ挿入用タイムスロットに挿入するようにな
っている。
にて中継区間用パリティ演算を行い、中継区間用オーバ
ヘッド挿入部２０３にて信号フレーム中の所定の中継区
間用パリティ挿入用タイムスロットに挿入するようにな
っている。
【０００６】次に、ＳＤＨ標準の同期多重化装置におけ
るパリティチェック方法（例えばＣＣＩＴＴ勧告Ｇ．７
０８）を説明する。
るパリティチェック方法（例えばＣＣＩＴＴ勧告Ｇ．７
０８）を説明する。
【０００７】該パリティチェック方法では、１バイト中
の各ビット毎にパリティの演算および照合を行うビット
インタリーブドパリティ（以下ＢＩＰと記す）が用いら
れている。
の各ビット毎にパリティの演算および照合を行うビット
インタリーブドパリティ（以下ＢＩＰと記す）が用いら
れている。
【０００８】中継区間用パリティ（以下Ｂ１と記す）
は、中継区間用オーバヘッド挿入後の信号に対し各ビッ
ト毎に８ビットのパリティ（ＢＩＰ−８）を生成する。
また、多重化区間用パリティ（以下Ｂ２と記す）は中継
区間用オーバヘッドを除くスクランブル前の信号に対
し、２４×ｎビットのパリティ（ＢＩＰ−２４×ｎ）を
生成するようになっている。
は、中継区間用オーバヘッド挿入後の信号に対し各ビッ
ト毎に８ビットのパリティ（ＢＩＰ−８）を生成する。
また、多重化区間用パリティ（以下Ｂ２と記す）は中継
区間用オーバヘッドを除くスクランブル前の信号に対
し、２４×ｎビットのパリティ（ＢＩＰ−２４×ｎ）を
生成するようになっている。
【０００９】Ｂ２(多重化区間用パリティ)は２４×ｎビ
ットのパリティ（ＢＩＰ−２４×ｎ）とビット数が多
く、パリティ生成のための演算回路の数も多くなる。
ットのパリティ（ＢＩＰ−２４×ｎ）とビット数が多
く、パリティ生成のための演算回路の数も多くなる。
【００１０】多重化数の多い（ｎが大きい）大容量の同
期多重化装置では、１箇所でＢ２(多重化区間用パリテ
ィ)演算を行うと回路規模が大きくなりすぎ、装置の実
現が困難となる事を避けるため、従来は図３に示すよう
に低速インタフェース部（１ー１，…，１ーｂ）にて多
重化前のＳＴＭ−ｍの段階で分散してＢ２(多重化区間
用パリティ)演算を行う方法をとっている。
期多重化装置では、１箇所でＢ２(多重化区間用パリテ
ィ)演算を行うと回路規模が大きくなりすぎ、装置の実
現が困難となる事を避けるため、従来は図３に示すよう
に低速インタフェース部（１ー１，…，１ーｂ）にて多
重化前のＳＴＭ−ｍの段階で分散してＢ２(多重化区間
用パリティ)演算を行う方法をとっている。
【００１１】
【発明が解決しようとする課題】図３に示すようなＳＤ
Ｈ標準の同期多重化装置に設けられるパリティチェック
装置では、低速インタフェース部（１−１，…，１−
ｂ）が一部でも抜けているとＢ２(多重化区間用パリテ
ィ)演算部（１０２）が一部欠落してしまう事になるた
め、正しいＢ２(多重化区間用パリティ)が伝送路に送出
できなくなってしまい、対向装置にて警報が発出してし
まう可能性がある。
Ｈ標準の同期多重化装置に設けられるパリティチェック
装置では、低速インタフェース部（１−１，…，１−
ｂ）が一部でも抜けているとＢ２(多重化区間用パリテ
ィ)演算部（１０２）が一部欠落してしまう事になるた
め、正しいＢ２(多重化区間用パリティ)が伝送路に送出
できなくなってしまい、対向装置にて警報が発出してし
まう可能性がある。
【００１２】このため、正しいＢ２(多重化区間用パリ
ティ)を伝送路に送出するためには、一部の低速インタ
フェース部（１−１，…，１−ｂ）しか使用しない場合
でも全ての低速インタフェース部（１−１，…，１−
ｂ）を装置に実装しておかなければならず、経済性に欠
ける。この様に従来の方法には経済性に関し解決すべき
課題があった。
ティ)を伝送路に送出するためには、一部の低速インタ
フェース部（１−１，…，１−ｂ）しか使用しない場合
でも全ての低速インタフェース部（１−１，…，１−
ｂ）を装置に実装しておかなければならず、経済性に欠
ける。この様に従来の方法には経済性に関し解決すべき
課題があった。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
めの本発明の要旨とするところを以下に述べる。
めの本発明の要旨とするところを以下に述べる。
【００１４】低速インタフェース部（１−１，…，１−
ｂ）に実装情報挿入手段を設け、高速インタフェース部
（２）にて低速インタフェース部（１−１，…，１−
ｂ）より入力する実装情報を基に、信号中の前記未実装
低速インタフェース部に対応するタイムスロットにおよ
びこれに対応するＢ２(多重化区間用パリティ)バイトの
タイムスロットに固定値を挿入する手段を設けることに
より、上記問題を解決するものである。
ｂ）に実装情報挿入手段を設け、高速インタフェース部
（２）にて低速インタフェース部（１−１，…，１−
ｂ）より入力する実装情報を基に、信号中の前記未実装
低速インタフェース部に対応するタイムスロットにおよ
びこれに対応するＢ２(多重化区間用パリティ)バイトの
タイムスロットに固定値を挿入する手段を設けることに
より、上記問題を解決するものである。
【００１５】本発明のパリティ挿入方法は、ＳＴＭ−ｍ
低速信号を低速インタフェース部（１−１，・・・，１
−ｂ）で受け、低速インタフェース部（１−１，・・
・，１−ｂ）から出力されるＳＴＭ−ｍ低速信号を高速
インタフェース部（２）で受け、該高速インタフェース
部（２）でＳＴＭ−ｍ低速信号からＳＴＭ−ｎ（ｎ＝Ｎ
×ｍ）高速信号への多重化を行うＳＤＨ標準同期多重化
装置に対して、多重化区間用パリティ（Ｂ２）演算およ
び挿入を複数箇所に分散して行うパリティ挿入方法にお
いて、低速インタフェース部（１−１，…，１−ｂ）で
は、ＳＴＭ−ｍ低速信号（２０６）の入力及び終端をイ
ンタフェース部（１００−１，…，１００−ａ）で行
い、インタフェース部（１００−１，…，１００−ａ）
の出力信号に対する多重化区間用オーバヘッドの挿入を
多重化区間用オーバヘッド挿入部（１０１）で行い、多
重化区間用オーバヘッドの挿入がされた多重化区間用オ
ーバヘッド挿入部（１０１）からの出力信号（２０８）
に対して多重化区間用パリティ（Ｂ２）演算を多重化区
間用パリティ（Ｂ２）演算部（１０２）で行い、高速イ
ンタフェース部（２）に対し低速インタフェース実装状
態を通知するための低速インタフェース部実装情報（２
０７）の挿入を実装情報挿入部（１０３）で行い、高速
インタフェース部（２）では、低速インタフェース部
（１−１，…，１−ｂ）からの低速インタフェース部実
装情報（２０７）が未実装の低速インタフェース部の存
在を示すときは、前記未実装低速インタフェース部から
の入力信号に対応するタイムスロットに固定値を固定値
挿入部（２００−１，…，２００−ｂ）で挿入し、低速
インタフェース部（１−１，…，１−ｂ）からの入力信
号に対するＳＴＭ−ｎ相当の電気信号への多重化を多重
化部（２０１）で行い、前記未実装低速インタフェース
部からの多重化区間用パリティに対応するタイムスロッ
トに固定値挿入部（２００−１，…，２００−ｂ）にて
挿入した固定値に対応する多重化区間用パリティの値を
多重化区間用パリティ固定値挿入部（２０２）で固定的
に挿入し、多重化区間用パリティの値を固定的に挿入さ
れた多重化部（２０１）の出力信号（２０９）に対し中
継区間用オーバヘッドの挿入を中継区間用オーバヘッド
挿入部（２０３）で行い、中継区間用オーバヘッド挿入
部（２０３）にて中継区間用オーバヘッドの挿入を行っ
た信号にスクランブル部（２０４）でスクランブルをか
け、スクランブル部（２０４）の出力信号に対する中継
区間用パリティ演算を中継区間用パリティ演算部（２０
５）で行い、多重化区間用オーバヘッド挿入部（１０
１）では、前記多重化区間用オーバヘッドとして前記多
重化区間用パリティ（Ｂ２）演算部（１０２）の演算結
果を用い、中継区間用オーバヘッド挿入部（２０３）で
は、前記中継区間用オーバヘッドとして前記中継区間用
パリティ演算部（２０５）の演算結果を用いることを特
徴とするパリティ挿入方法である。
低速信号を低速インタフェース部（１−１，・・・，１
−ｂ）で受け、低速インタフェース部（１−１，・・
・，１−ｂ）から出力されるＳＴＭ−ｍ低速信号を高速
インタフェース部（２）で受け、該高速インタフェース
部（２）でＳＴＭ−ｍ低速信号からＳＴＭ−ｎ（ｎ＝Ｎ
×ｍ）高速信号への多重化を行うＳＤＨ標準同期多重化
装置に対して、多重化区間用パリティ（Ｂ２）演算およ
び挿入を複数箇所に分散して行うパリティ挿入方法にお
いて、低速インタフェース部（１−１，…，１−ｂ）で
は、ＳＴＭ−ｍ低速信号（２０６）の入力及び終端をイ
ンタフェース部（１００−１，…，１００−ａ）で行
い、インタフェース部（１００−１，…，１００−ａ）
の出力信号に対する多重化区間用オーバヘッドの挿入を
多重化区間用オーバヘッド挿入部（１０１）で行い、多
重化区間用オーバヘッドの挿入がされた多重化区間用オ
ーバヘッド挿入部（１０１）からの出力信号（２０８）
に対して多重化区間用パリティ（Ｂ２）演算を多重化区
間用パリティ（Ｂ２）演算部（１０２）で行い、高速イ
ンタフェース部（２）に対し低速インタフェース実装状
態を通知するための低速インタフェース部実装情報（２
０７）の挿入を実装情報挿入部（１０３）で行い、高速
インタフェース部（２）では、低速インタフェース部
（１−１，…，１−ｂ）からの低速インタフェース部実
装情報（２０７）が未実装の低速インタフェース部の存
在を示すときは、前記未実装低速インタフェース部から
の入力信号に対応するタイムスロットに固定値を固定値
挿入部（２００−１，…，２００−ｂ）で挿入し、低速
インタフェース部（１−１，…，１−ｂ）からの入力信
号に対するＳＴＭ−ｎ相当の電気信号への多重化を多重
化部（２０１）で行い、前記未実装低速インタフェース
部からの多重化区間用パリティに対応するタイムスロッ
トに固定値挿入部（２００−１，…，２００−ｂ）にて
挿入した固定値に対応する多重化区間用パリティの値を
多重化区間用パリティ固定値挿入部（２０２）で固定的
に挿入し、多重化区間用パリティの値を固定的に挿入さ
れた多重化部（２０１）の出力信号（２０９）に対し中
継区間用オーバヘッドの挿入を中継区間用オーバヘッド
挿入部（２０３）で行い、中継区間用オーバヘッド挿入
部（２０３）にて中継区間用オーバヘッドの挿入を行っ
た信号にスクランブル部（２０４）でスクランブルをか
け、スクランブル部（２０４）の出力信号に対する中継
区間用パリティ演算を中継区間用パリティ演算部（２０
５）で行い、多重化区間用オーバヘッド挿入部（１０
１）では、前記多重化区間用オーバヘッドとして前記多
重化区間用パリティ（Ｂ２）演算部（１０２）の演算結
果を用い、中継区間用オーバヘッド挿入部（２０３）で
は、前記中継区間用オーバヘッドとして前記中継区間用
パリティ演算部（２０５）の演算結果を用いることを特
徴とするパリティ挿入方法である。
【００１６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のパリティ挿入装置の実施例である。
る。図１は本発明のパリティ挿入装置の実施例である。
【００１７】本発明のパリティ挿入装置は、ＳＴＭ−ｍ
信号を入力するインタフェース部１００−１，…，１０
０−ａと多重化区間用オーバヘッド挿入部１０１とＢ２
(多重化区間用パリティ)演算部１０２と実装情報挿入部
１０３とからなる低速インタフェース部１−１，…，１
−ｂと、低速インタフェース部１−１，…，１−ｂの入
力信号に対する固定値挿入部２００−１，…，２００−
ｂと多重化部２０１とＢ２(多重化区間用パリティ)固定
値挿入部２０２と中継区間用オーバヘッド挿入部２０３
とスクランブル部２０４とＢ１(中継区間用パリティ)演
算部２０５とからなる高速インタフェース部２とを含
む。
信号を入力するインタフェース部１００−１，…，１０
０−ａと多重化区間用オーバヘッド挿入部１０１とＢ２
(多重化区間用パリティ)演算部１０２と実装情報挿入部
１０３とからなる低速インタフェース部１−１，…，１
−ｂと、低速インタフェース部１−１，…，１−ｂの入
力信号に対する固定値挿入部２００−１，…，２００−
ｂと多重化部２０１とＢ２(多重化区間用パリティ)固定
値挿入部２０２と中継区間用オーバヘッド挿入部２０３
とスクランブル部２０４とＢ１(中継区間用パリティ)演
算部２０５とからなる高速インタフェース部２とを含
む。
【００１８】低速インタフェース部１−１，…，１−ｂ
では、インタフェース部１００−１，…，１００−ａに
てＳＴＭ−ｍ低速信号（２０６）を受信し終端した後、
多重化区間用オーバヘッド挿入部１０１にて多重化区間
用オーバヘッドの挿入を行う。
では、インタフェース部１００−１，…，１００−ａに
てＳＴＭ−ｍ低速信号（２０６）を受信し終端した後、
多重化区間用オーバヘッド挿入部１０１にて多重化区間
用オーバヘッドの挿入を行う。
【００１９】また多重化区間用オーバヘッド挿入部１０
１の出力信号に対しＢ２(多重化区間用パリティ)演算部
１０２にてＢ２(多重化区間用パリティ)演算を行い、多
重化区間用オーバヘッド挿入部１０１にて信号フレーム
中のＢ２(多重化区間用パリティ)挿入用タイムスロット
にＢ２(多重化区間用パリティ)の挿入を行う。
１の出力信号に対しＢ２(多重化区間用パリティ)演算部
１０２にてＢ２(多重化区間用パリティ)演算を行い、多
重化区間用オーバヘッド挿入部１０１にて信号フレーム
中のＢ２(多重化区間用パリティ)挿入用タイムスロット
にＢ２(多重化区間用パリティ)の挿入を行う。
【００２０】高速インタフェース部２では、低速インタ
フェース部１−１，…，１−ｂからの信号を入力し、多
重化部２０１にてＳＴＭ−ｍ低速信号（２０６）からＳ
ＴＭ−ｎへの多重化を行い、中継区間用オーバヘッド挿
入部２０３にて中継区間用オーバヘッドの挿入を行った
後スクランブル部２０４にて信号にスクランブルをかけ
る。
フェース部１−１，…，１−ｂからの信号を入力し、多
重化部２０１にてＳＴＭ−ｍ低速信号（２０６）からＳ
ＴＭ−ｎへの多重化を行い、中継区間用オーバヘッド挿
入部２０３にて中継区間用オーバヘッドの挿入を行った
後スクランブル部２０４にて信号にスクランブルをかけ
る。
【００２１】またスクランブル部２０４の出力に対しＢ
１(中継区間用パリティ)演算部２０５にてＢ１(中継区
間用パリティ)演算を行い、中継区間用オーバヘッド挿
入部２０２にて信号フレーム中のＢ１(中継区間用パリ
ティ)挿入用タイムスロットにＢ１(中継区間用パリテ
ィ)の挿入を行う。
１(中継区間用パリティ)演算部２０５にてＢ１(中継区
間用パリティ)演算を行い、中継区間用オーバヘッド挿
入部２０２にて信号フレーム中のＢ１(中継区間用パリ
ティ)挿入用タイムスロットにＢ１(中継区間用パリテ
ィ)の挿入を行う。
【００２２】また、低速信号インタフェース部１−１，
…，１−ｂには実装情報挿入部１０３を有し、低速イン
タフェース部が実装されているか実装されていないかの
情報を高速インタフェース部２に対し通知する。
…，１−ｂには実装情報挿入部１０３を有し、低速イン
タフェース部が実装されているか実装されていないかの
情報を高速インタフェース部２に対し通知する。
【００２３】高速インタフェース部２では低速インタフ
ェース部（１−１，…，１−ｂ）からの実装情報を監視
し、低速インタフェース部（１−１，…，１−ｂ）の一
部が未実装である場合、２００−１，…，２００−ｂの
うち未実装の低速インタフェース部に対応する固定値挿
入部にて信号に固定値を挿入する。
ェース部（１−１，…，１−ｂ）からの実装情報を監視
し、低速インタフェース部（１−１，…，１−ｂ）の一
部が未実装である場合、２００−１，…，２００−ｂの
うち未実装の低速インタフェース部に対応する固定値挿
入部にて信号に固定値を挿入する。
【００２４】以上から解るように、信号が固定値になる
ことにより、これに対応するＢ２(多重化区間用パリテ
ィ)の値も固定となる。
ことにより、これに対応するＢ２(多重化区間用パリテ
ィ)の値も固定となる。
【００２５】同様に、Ｂ２(多重化区間用パリティ)固定
値挿入部２０２にて、前記未実装低速インタフェース部
に対応するＢ２(多重化区間用パリティ)のタイムスロッ
トに前記固定値挿入部（２００−１，…，２００−ｂ）
で挿入した固定値に対応するＢ２(多重化区間用パリテ
ィ)の挿入値も固定値となる。
値挿入部２０２にて、前記未実装低速インタフェース部
に対応するＢ２(多重化区間用パリティ)のタイムスロッ
トに前記固定値挿入部（２００−１，…，２００−ｂ）
で挿入した固定値に対応するＢ２(多重化区間用パリテ
ィ)の挿入値も固定値となる。
【００２６】これにより、低速インタフェース部（１−
１，…，１−ｂ）の一部が未実装であっても、伝送路上
には正しいＢ２(多重化区間用パリティ)の値を送出する
事ができる。
１，…，１−ｂ）の一部が未実装であっても、伝送路上
には正しいＢ２(多重化区間用パリティ)の値を送出する
事ができる。
【００２７】
【発明の効果】以上説明したように本発明は、低速イン
タフェース部（１−１，…，１−ｂ）に実装情報挿入部
（１０３）を設け、高速インタフェース部（２）にて低
速インタフェース部（１−１，…，１−ｂ）からの実装
情報により、一部の低速インタフェース部（１−１，
…，１−ｂ）が未実装の場合前記未実装低速インタフェ
ース部に対応する信号タイムスロットに固定値を挿入
し、またこれに対応するＢ２(多重化区間用パリティ)の
タイムスロットには信号に挿入した固定値に対応するＢ
２(多重化区間用パリティ)の値を固定値として挿入する
手段を設ける事により、低速インタフェース部（１−
１，…，１−ｂ）が部分的に未実装であっても伝送路上
に正しいＢ２(多重化区間用パリティ)の値を送出する事
ができる。
タフェース部（１−１，…，１−ｂ）に実装情報挿入部
（１０３）を設け、高速インタフェース部（２）にて低
速インタフェース部（１−１，…，１−ｂ）からの実装
情報により、一部の低速インタフェース部（１−１，
…，１−ｂ）が未実装の場合前記未実装低速インタフェ
ース部に対応する信号タイムスロットに固定値を挿入
し、またこれに対応するＢ２(多重化区間用パリティ)の
タイムスロットには信号に挿入した固定値に対応するＢ
２(多重化区間用パリティ)の値を固定値として挿入する
手段を設ける事により、低速インタフェース部（１−
１，…，１−ｂ）が部分的に未実装であっても伝送路上
に正しいＢ２(多重化区間用パリティ)の値を送出する事
ができる。
【００２８】このため、装置として低速インタフェース
部（１−１，…，１−ｂ）の一部しか使用しないような
場合には、必要な低速インタフェース部（１−１，…，
１−ｂ）のみ実装すればよく、装置としての経済性が向
上するという効果を有する。同時に、多重化区間用パリ
ティ（Ｂ２）演算および挿入を複数箇所に分散して行う
Ｂ２(多重化区間用パリティ)挿入部の一部が実装されな
い場合にも正しいＢ２(多重化区間用パリティ)を伝送路
に送出できるという効果を有する。
部（１−１，…，１−ｂ）の一部しか使用しないような
場合には、必要な低速インタフェース部（１−１，…，
１−ｂ）のみ実装すればよく、装置としての経済性が向
上するという効果を有する。同時に、多重化区間用パリ
ティ（Ｂ２）演算および挿入を複数箇所に分散して行う
Ｂ２(多重化区間用パリティ)挿入部の一部が実装されな
い場合にも正しいＢ２(多重化区間用パリティ)を伝送路
に送出できるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のＳＤＨ標準のオーバヘッド処理装置を示
すブロック図である。
すブロック図である。
【図３】従来のＳＤＨ標準のパリティ挿入装置を示すブ
ロック図である。
ロック図である。
１−１，…，１−ｂ 低速インタフェース部 ２ 高速インタフェース部 １００−１，…，１００−ａ インタフェース部 １０１ 多重化区間用オーバヘッド挿入部 １０２ Ｂ２(多重化区間用パリティ)演算部 １０３ 実装情報挿入部 ２００−１，…，２００−ｂ 固定値挿入部 ２０１ 多重化部 ２０２ Ｂ２(多重化区間用パリティ)固定値挿入
部 ２０３ 中継区間用オーバヘッド挿入部 ２０４ スクランブル部 ２０５ Ｂ１(中継区間用パリティ)演算部 ２０６ ＳＴＭ−ｍ低速信号 ２０７ 低速インタフェース部実装情報 ２０８ 多重化区間用オーバヘッド挿入部からの
出力信号 ２０９ 多重化部の出力信号
部 ２０３ 中継区間用オーバヘッド挿入部 ２０４ スクランブル部 ２０５ Ｂ１(中継区間用パリティ)演算部 ２０６ ＳＴＭ−ｍ低速信号 ２０７ 低速インタフェース部実装情報 ２０８ 多重化区間用オーバヘッド挿入部からの
出力信号 ２０９ 多重化部の出力信号
Claims (2)
- 【請求項１】 ＳＴＭ−ｍ低速信号を低速インタフェー
ス部（１−１，・・・，１−ｂ）で受け、低速インタフ
ェース部（１−１，・・・，１−ｂ）から出力されるＳ
ＴＭ−ｍ低速信号を高速インタフェース部（２）で受
け、該高速インタフェース部（２）でＳＴＭ−ｍ低速信
号からＳＴＭ−ｎ（ｎ＝Ｎ×ｍ）高速信号への多重化を
行うＳＤＨ標準同期多重化装置に対して、多重化区間用
パリティ（Ｂ２）演算および挿入を複数箇所に分散して
行うパリティ挿入方法において、低速インタフェース部
（１−１，…，１−ｂ）では、 ＳＴＭ−ｍ低速信号（２０６）の入力及び終端をインタ
フェース部（１００−１，…，１００−ａ）で行い、 インタフェース部（１００−１，…，１００−ａ）の出
力信号に対する多重化区間用オーバヘッドの挿入を多重
化区間用オーバヘッド挿入部（１０１）で行い、 多重化区間用オーバヘッドの挿入がされた多重化区間用
オーバヘッド挿入部（１０１）からの出力信号（２０
８）に対して多重化区間用パリティ（Ｂ２）演算を多重
化区間用パリティ（Ｂ２）演算部（１０２）で行い、 高速インタフェース部（２）に対し低速インタフェース
実装状態を通知するための低速インタフェース部実装情
報（２０７）の挿入を実装情報挿入部（１０３）で行
い、 高速インタフェース部（２）では、 低速インタフェース部（１−１，…，１−ｂ）からの低
速インタフェース部実装情報（２０７）が未実装の低速
インタフェース部の存在を示すときは、前記未実装低速
インタフェース部からの入力信号に対応するタイムスロ
ットに固定値を固定値挿入部（２００−１，…，２００
−ｂ）で挿入し、 低速インタフェース部（１−１，…，１−ｂ）からの入
力信号に対するＳＴＭ−ｎ相当の電気信号への多重化を
多重化部（２０１）で行い、 前記未実装低速インタフェース部からの多重化区間用パ
リティに対応するタイムスロットに固定値挿入部（２０
０−１，…，２００−ｂ）にて挿入した固定値に対応す
る多重化区間用パリティの値を多重化区間用パリティ固
定値挿入部（２０２）で固定的に挿入し、 多重化区間用パリティの値を固定的に挿入された多重化
部（２０１）の出力信号（２０９）に対し中継区間用オ
ーバヘッドの挿入を中継区間用オーバヘッド挿入部（２
０３）で行い、 中継区間用オーバヘッド挿入部（２０３）にて中継区間
用オーバヘッドの挿入を行った信号にスクランブル部
（２０４）でスクランブルをかけ、 スクランブル部（２０４）の出力信号に対する中継区間
用パリティ演算を中継区間用パリティ演算部（２０５）
で行い、 多重化区間用オーバヘッド挿入部（１０１）では、前記
多重化区間用オーバヘッドとして前記多重化区間用パリ
ティ（Ｂ２）演算部（１０２）の演算結果を用い、 中継区間用オーバヘッド挿入部（２０３）では、前記中
継区間用オーバヘッドとして前記中継区間用パリティ演
算部（２０５）の演算結果を用いることを特徴とするパ
リティ挿入方法。 - 【請求項２】 ＳＴＭ−ｍ低速信号からＳＴＭ−ｎ（ｎ
＝Ｎ×ｍ）高速信号への多重化を行うＳＤＨ標準同期多
重化装置に設けられ、多重化区間用パリティ（Ｂ２）演
算および挿入を複数箇所に分散して行うパリティ挿入装
置において、高速インタフェース部（２）と低速インタ
フェース部（１−１，…，１−ｂ）とから成り、 低速インタフェース部（１−１，…，１−ｂ）は、 ＳＴＭ−ｍ低速信号（２０６）を入力し,終端を行うイ
ンタフェース部（１００−１，…，１００−ａ）と、 インタフェース部（１００−１，…，１００−ａ）の出
力信号に多重化区間用オーバヘッドの挿入を行う多重化
区間用オーバヘッド挿入部（１０１）と、 多重化区間用オーバヘッドの挿入がされた多重化区間用
オーバヘッド挿入部（１０１）からの出力信号（２０
８）に対して多重化区間用パリティ（Ｂ２）演算を行う
多重化区間用パリティ（Ｂ２）演算部（１０２）と、 高速インタフェース部（２）に対し低速インタフェース
実装状態を通知するための低速インタフェース部実装情
報（２０７）の挿入を行う実装情報挿入部（１０３）と
から成り、 高速インタフェース部（２）は、 低速インタフェース部（１−１，…，１−ｂ）からの低
速インタフェース部実装情報（２０７）に基づき低速イ
ンタフェース部未実装時、前記未実装低速インタフェー
ス部からの入力信号に対応するタイムスロットに固定値
を挿入する固定値挿入部（２００−１，…，２００−
ｂ）と、 低速インタフェース部（１−１，…，１−ｂ）からの入
力信号に対しＳＴＭ−ｎ相当の電気信号への多重化を行
う多重化部（２０１）と、 前記未実装低速インタフェース部からの多重化区間用パ
リティに対応するタイムスロットに固定値挿入部（２０
０−１，…，２００−ｂ）にて挿入した固定値に対応す
る多重化区間用パリティの値を固定的に挿入する多重化
区間用パリティ固定値挿入部（２０２）と、 多重化区間用パリティの値を固定的に挿入された多重化
部（２０１）の出力信号（２０９）に対し中継区間用オ
ーバヘッドの挿入を行う中継区間用オーバヘッド挿入部
（２０３）と、 中継区間用オーバヘッド挿入部（２０３）にて中継区間
用オーバヘッドの挿入を行った信号にスクランブルをか
けるスクランブル部（２０４）と、 スクランブル部（２０４）の出力信号について中継区間
用パリティ演算を行う中継区間用パリティ演算部（２０
５）とから成り、 多重化区間用オーバヘッド挿入部（１０１）は、前記多
重化区間用オーバヘッドとして前記多重化区間用パリテ
ィ（Ｂ２）演算部（１０２）の演算結果を用い、 中継区間用オーバヘッド挿入部（２０３）は、前記中継
区間用オーバヘッドとして前記中継区間用パリティ演算
部（２０５）の演算結果を用いることを特徴とするパリ
ティ挿入装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161611A JP2541454B2 (ja) | 1993-06-30 | 1993-06-30 | パリティ挿入方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161611A JP2541454B2 (ja) | 1993-06-30 | 1993-06-30 | パリティ挿入方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07177129A JPH07177129A (ja) | 1995-07-14 |
| JP2541454B2 true JP2541454B2 (ja) | 1996-10-09 |
Family
ID=15738460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161611A Expired - Lifetime JP2541454B2 (ja) | 1993-06-30 | 1993-06-30 | パリティ挿入方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541454B2 (ja) |
-
1993
- 1993-06-30 JP JP5161611A patent/JP2541454B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07177129A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6094737A (en) | Path test signal generator and checker for use in a digital transmission system using a higher order virtual container VC-4-Xc in STM-N frames | |
| US20030161355A1 (en) | Multi-mode framer and pointer processor for optically transmitted data | |
| JPH04151920A (ja) | 時分割多重分離装置 | |
| US7068687B2 (en) | Method for transmitting concatenated data signals | |
| CA2307895A1 (en) | Bus interface for transfer of sonet/sdh data | |
| EP1083692A2 (en) | Inter-chip port and method for supporting high rate data streams in SDH and SONET transport networks | |
| JP2541454B2 (ja) | パリティ挿入方法及び装置 | |
| US7002957B2 (en) | Method of transporting frames of information between parts of a network through an intermediate network | |
| US20020114348A1 (en) | Bus interface for transfer of multiple SONET/SDH rates over a serial backplane | |
| JP2629580B2 (ja) | Ｓｄｈ多重分離装置 | |
| JP3335981B2 (ja) | Ｂｉｐ−ｎ演算装置及びそれに用いるｂｉｐ−ｎ演算方式 | |
| JP3616695B2 (ja) | 伝送装置のユニット間インタフェース方式 | |
| JP2671834B2 (ja) | 誤り検出回路 | |
| JPS6310833A (ja) | 時分割多重分離装置 | |
| JP3271444B2 (ja) | Ｂｉｐ−２演算回路およびｂｉｐ−２チェック回路 | |
| JP3147150B2 (ja) | オーバーヘッドループバック試験方法および方式 | |
| KR100198961B1 (ko) | 동기식 광 전송 시스템에서의 다중화장치 | |
| JPH0653939A (ja) | パリティ計数方式 | |
| JP2821338B2 (ja) | ２次アラーム出力制御方法 | |
| KR0179505B1 (ko) | 저속 스위칭을 위한 티유 신호의 프레임 정렬기 | |
| KR19990061493A (ko) | 관리단위 신호를 입력으로 하는 동기식 수송 모듈-1 프레임 발생기 | |
| JP2019213002A (ja) | データ通信回路、データ通信方法および通信装置 | |
| JPH0837513A (ja) | Ｓｄｈ伝送装置 | |
| JPS61173539A (ja) | パルス多重通信方式 | |
| JP2001111530A (ja) | Ｂｉｐ演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |