CN101169767B - 访问控制设备及访问控制方法 - Google Patents

访问控制设备及访问控制方法 Download PDF

Info

Publication number
CN101169767B
CN101169767B CN200710180294.0A CN200710180294A CN101169767B CN 101169767 B CN101169767 B CN 101169767B CN 200710180294 A CN200710180294 A CN 200710180294A CN 101169767 B CN101169767 B CN 101169767B
Authority
CN
China
Prior art keywords
equipment
issued transaction
signal
commencing signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710180294.0A
Other languages
English (en)
Other versions
CN101169767A (zh
Inventor
加藤哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Publication of CN101169767A publication Critical patent/CN101169767A/zh
Application granted granted Critical
Publication of CN101169767B publication Critical patent/CN101169767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

一种访问控制设备，控制对第一设备和第二设备的访问。第一设备与符合第一标准的第一总线相连，并符合第一标准。第二设备与第一总线相连，并符合第二标准。所述访问控制设备包括第一信号发生器和第二信号发生器。第一信号发生器产生指示针对第一设备的事务处理的开始的第一事务处理开始信号。第二信号发生器基于所述第一事务处理开始信号，产生针对第二设备的第二事务处理开始信号。

Description

访问控制设备及访问控制方法
相关申请
本申请基于2006年10月23日提交的日本专利申请No.JP2006-287077，并包括说明书、权利要求、附图和摘要。上述日本专利申请的全体公开内容在此引入作为参考。
技术领域
本发明涉及一种访问控制设备和一种访问控制方法。
背景技术
PCI(外围组件互连)总线已知可作为个人电脑(在下文中称为PC)的外部扩展总线，或作为各种电子设备中的内部总线。PCI总线可连接至多个PCI设备。例如，如图4中所示，PCI主机控制单元1和多个PCI设备2A-2C与PCI总线3相连。
另一方面，CardBus已知可作为用于PC卡的总线标准。基于PCI来配置CardBus。然而，PCI总线和GardBus的信号规范并不完全相同。因此，不能将诸如PC卡的基于CardBus标准的设备4(在下文中称为CardBus设备)与PC总线直接相连。因此，例如如图5中所示，如果CardBus设备4和PCI主机控制单元1相连，则必须在其间插入PCI-CardBus桥5。PCI-CardBus桥5是大尺寸的且成本昂贵。仅能够把一个CardBus设备与一个PCI-CardBus桥5相连。
这里，将在下面描述CardBus不能包括多个CardBus的原因。PCI主机控制单元1通过PCI总线3来访问PCI设备2A-2C。当识别PCI设备2A-2C时，PCI主机控制单元1执行配置处理。PCI包括4G字节的地址空间。当执行配置处理时，将每个PCI设备2A-2C的访问区分配给具有4G字节的地址空间中的一个区域。例如，将PCI设备2A的访问区分配给0x10000000-0x1000FFFF(0x：十六进制数)，将PCI设备2B的访问区分配给0x10010000-0x10010FFF，以及将PCI设备2C的访问区分配给0x20000000-0x20007FFF。
与每个PCI设备2A-2C的访问区有关的信息存储于配置寄存器中。在配置处理中，PCI主机控制单元1读取每个PCI设备2A-2C的配置寄存器中的值。通过执行配置处理，PCI设备2A-2C能够区别预定访问是否为以PCI上的地址对该设备自身进行寻址的访问。因此，即使多个PCI设备2A-2C与PCI总线3相连，这些设备的信号也不会发生冲突。
在完成配置处理之后，向每个PCI设备2A-2C分配单独的地址空间。另一方面，将每个PCI设备2A-2C的每个配置寄存器本身映射到相同的地址空间中。因此，对PCI设备2A-2C的访问可能在配置处理中发生冲突。因此，PCI包括仅在配置处理期间有效的IDSEL信号。IDSEL信号是表示待访问设备的配置寄存器的信号。IDSEL信号避免了配置处理期间PCI设备2A-2C之间的访问冲突。
然而，在CardBus标准中，并没有定义上面所提到的IDSEL信号。因此，当图5中所示的CardBus设备4与图4中所示的PCI总线3相连时，在CardBus设备4和处于配置处理中的PCI设备2A-2C之间出现访问冲突。
日本专利申请待审公开No.2003-316725公开了一种使用符合PC卡标准的设备作为PCI设备的配置，其没有使用桥。在这种配置中，提供了CPU以及由CPU所控制的总线变化电路。当访问PC卡兼容设备时，将C/BE命令总线(order bus)与PC卡兼容设备相连。另一方面，当访问其它设备时，将C/BE命令总线与PC卡兼容设备断开。然而，在上述构造中，无论何时访问设备，CPU都必须控制总线变化电路。
发明内容
本发明的示例性目的是提供一种能够使设备配置简单化且不增加控制负荷的访问控制设备和访问控制方法。
在本发明的示例性方面，访问控制设备控制对第一设备和第二设备的访问。第一设备与符合第一标准的第一总线相连，并符合第一标准。第二设备与第一总线相连，并符合第二标准。所述访问控制设备包括第一信号发生器和第二信号发生器。第一信号发生器产生第一事务处理开始信号，其指示第一设备的事务处理(transaction)的开始。第二信号发生器基于第一事务处理开始信号，产生针对第二设备的第二事务处理开始信号。
从结合附图的以下描述中，本发明的其它示例性特征和优点将变得显而易见，其中相似的附图标记指示所有附图中的相同或相似部分。
附图说明
从结合附图的以下详细描述中，本发明的示例性特征和优点将变得显而易见，在附图中：
图1示出了根据本发明的第一实施例的PCI控制系统的控制方框图的示例；
图2A示出了当图1中所示的PCI主机控制单元访问PCI设备时每个信号的时序图的示例；
图2B示出了当图1中所示的PCI主机控制单元访问CardBus设备时每个信号的时序图的示例；
图3示出了根据本发明的第二实施例的PCI控制系统的控制方框图的示例；
图4示出了将多个PCI设备连接到PCI总线的通用PCI控制系统的控制方框图；以及
图5示出了通过桥把CardBus兼容设备连接到PCI总线的通用PCI控制系统的控制方框图。
具体实施方式
在下文中，将参考附图对本发明的示例性实施例进行详细描述。图1示出了根据本发明的第一实施例的PCI控制系统10的控制方框图的示例。PCI控制系统10包括PCI主机控制单元12、PCI设备16A和16B、CardBus设备18和主机CPU 20。PCI主机控制单元12通过PCI总线14与PCI设备16A和16B以及CardBus设备18相连。PCI主机控制单元12在主机CPU 20的指导下访问PCI设备16A和16B以及CardBus设备18。PCI主机控制单元12是一种访问控制设备。
PCI主机控制单元12包括主机桥101、CONFIG_ADDRESS寄存器102、CONFIG_DATA寄存器103、PCI周期发生器(cycle generator)104和针对CardBus设备的FRAME信号发生器105。主机桥101与主机CPU 20、CONFIG_ADDRESS寄存器102和CONFIG_DATA寄存器103相连。CONFIG_ADDRESS寄存器102和CONFIG_DATA寄存器103与PCI周期发生器104相连。PCI周期发生器104基于这些寄存器中所存储的内容在PCI总线14上产生各种PCI周期(事务处理)。
将描述PCI总线14上的信号。AD表示地址和数据信号。CBE表示命令字节使能信号。IRDY表示指示启动器(initiator)的数据传递准备完成的信号。TRDY表示指示目标准备完成的信号。DEVSEL表示指示事务处理操作期间来自所选目标的信号。FRAME表示指示事务处理开始的信号。例如，FRAME在低电平上变为有效。IDSEL表示指示配置周期的信号。例如，IDSEL在高电平上变为有效。
配置寄存器包括具有256字节的地址空间。因此，通过控制8比特地址来执行对配置寄存器的访问。例如，当把数据0x11223344写入地址为0x00的配置寄存器时，主机CPU 20将0x00000000写入CONFIG_ADDRESS寄存器102，接下来将0x11223344写入CONFIG_DATA寄存器103。由此，在地址0x00上出现写事务处理。
另一方面，当从地址为0x10的配置寄存器中读取数据时，主机CPU 20将0x10000000写入CONFIG_ADDRESS寄存器102。由此，在地址0x10上出现读事务处理。
当PCI主机控制单元12访问CardBus设备18时，FRAME信号发生器105产生针对CardBus设备18的FRAME(CARD)信号。FRAME信号发生器105包括地址判断单元106和或门107。地址判断单元106判断写入CONFIG_ADDRESS寄存器102的地址是用于访问CardBus设备18的地址还是用于访问PCI设备16A和16B的地址。具体地，地址判断单元106判断写入CONFIG_ADDRESS寄存器102的地址是否与CardBus设备18的地址一致。当这两个地址相同时，地址判断单元106输出低电平的判断结果信号SCARD，以及当这两个地址不同时，输出高电平的判断结果信号SCARD。地址判断单元106的判断结果信号SCARD和来自PCI周期发生器104的FRAME信号进入或门107。或门107执行关于输入信号的逻辑或操作。或门107将逻辑加法结果作为FRAME(CARD)信号输出至CardBus设备18。
图2A示出了当PCI主机控制单元12在配置处理期间访问预定设备(例如PCI设备16A)时出现的信号的时序图的示例。当主机CPU20访问CONFIG_ADDRESS寄存器102和CONFIG_DATA寄存器103时，PCI周期发生器104开始PCI上的事务处理。具体地，PCI周期发生器104输出低电平的FRAME信号(即有效信号)。如图2A所示，作为访问目标的PCI设备16A的IDSEL被设置为高电平(即有效0)，不作为访问目标的PCI设备的IDSEL设置为低电平(即无效，未示出)。因为CardBus设备18没有配备IDSEL，所以CardBus设备18完全不受IDSEL影响。地址判断单元106判断CONFIG_ADDRESS寄存器102中所存储的地址是否与CardBus设备18的地址一致。当这两个地址彼此不一致时，即，当访问PCI设备16A和16B中的任何一个时，地址判断单元106输出具有高电平的判断结果信号SCARD。因此，或门107输出具有高电平的FRAME(CARD)信号，而不管来自PCI周期发生器104的FRAME信号的电平如何。当FRAME信号和FRAME(CARD)信号处于低电平时，这两个信号变为有效。换言之，当访问目标是PCI设备16A和16B之一时，FRAME(CARD)信号变为无效，而且CardBus设备18不会对访问作出回应。因此，即使CardBus设备18与PCI总线14相连，也能够确定地访问PCI设备16A和PCI设备16B中的任何一个。
图2B示出了当PCI主机控制单元12在配置处理期间访问CardBus设备18时出现的信号的时序图的示例。当主机CPU 20访问CONFIG_ADDRESS寄存器102和CONFIG_DATA寄存器103时，PCI周期发生器104开始PCI上的事务处理。具体地，PCI周期发生器104输出低电平的FRAME信号(即有效信号)。地址判断单元106判断CONFIG_ADDRESS寄存器102中所存储的地址是否与CardBus设备18的地址一致。当这两个地址彼此一致时，即，当访问CardBus设备18时，地址判断单元106输出具有低电平的判断结果信号SCARD。因此，或门107把来自PCI周期发生器104的FRAME信号作为FRAME(CARD)信号输出至CardBus设备18。换言之，具有低电平的FRAME(CARD)信号(即有效信号)进入CardBus设备18。另一方面，具有低电平的FRAME信号还进入PCI设备16A和16B。然而，由于PCI设备16A和PCI设备16B都不是待访问的目标，如图2B所示，IDSEL信号的电平变为低(即无效)。因此，PCI设备16A和16B不响应该访问。换言之，即使一个或更多个PCI设备(即PCI设备16A或PCI设备16B)与PCI总线14相连，也能够确定地访问CardBus设备18。
如上所述，在本发明的第一示例性实施例的PCI控制系统10中，面向CardBus设备的FRAME(CARD)信号是基于针对PCI设备16A和16B的FRAME信号而产生的。即使CardBus设备18不包括IDSEL，CardBus设备18也能够在配置处理中根据FRAME(CARD)信号来识别对其的事务处理的开始。换言之，在PCI控制系统10中，PCI设备16A和16B以及CardBus设备18能够在相同的PCI总线14上共存，而不使用PCI-CardBus桥。由于PCI-CardBus桥变得不必要，所以设备配置变得简单且成本低。由于FRAME(CARD)信号是在没有主机CPU 20的操作下自动产生的，所以可以减少设备的控制负荷。
上文描述了PCI主机控制单元12中所提供的FRAME信号发生器105的示例。然而，FRAME信号发生器105可以是PCI主机控制单元12的外部设备。
可以通过在程序控制处理器上执行程序来获得PCI主机控制单元10的功能。该程序可以包括地址判断单元106和或门107作为其中的一个程序部分。
FRAME信号发生器105不必局限于上述包括地址判断单元106和或门107的电路。FRAME信号发生器105可以由包括相同功能的其它电路配置组成。例如，当FRAME信号在高电平上有效时，可以将或门107变成与门。
图3示出了根据本发明的第二示例性实施例的PCI控制系统200的控制方框图的示例。PCI控制系统200包括与PCI总线14相连的多个CardBus设备(即，图3中的202A和202B)。PCI控制系统200中的FRAME信号发生器204包括地址判断单元206和或门208A与208B。地址判断单元206产生分别针对CardBus设备202A和202B的判断结果信号SCARD#1和SCARD#2。将每个判断结果信号SCARD#1和SCARD#2分别输入或门208A和208B。来自PCI周期发生器104的FRAME信号还进入共同使用的或门208A和208B。每个或门208A和208B都执行针对FRAME信号和每个判断结果信号SCARD#1和SCARD#2的逻辑或操作。或门208A和208B把作为逻辑或操作的结果的FRAME(CARD)信号分别输出至CardBus设备202A和202B。在示例性实施例中，PCI总线14可以包括多个CardBus设备202A和202B。
可以把与PCI总线14相连的PCI设备和CardBus设备的数量分别设置为3或更大。
根据本发明的第三示例性实施例，当CardBus兼容设备与总线相连时，总线控制单元使用指示用于访问设备的事务处理的开始的事务处理开始信号，产生面向该CardBus兼容设备事务处理开始信号。更具体地，总线控制单元判断用于访问设备的地址是否为用于访问CardBus兼容设备的地址。当用于访问设备的地址是用于访问CardBus兼容设备的地址时，总线控制单元向CardBus兼容设备输出事务处理开始信号，作为仅针对该CardBus兼容设备的事务处理开始信号。
例如，该事务处理开始信号是被提供给除了共同使用的CardBus兼容设备的设备的PCI上的FRAME信号，并且除了该CardBus兼容设备的每个设备都由IDSEL信号来识别。用于访问设备的地址存储于CONFIG_ADDRESS寄存器中。
当访问除了CardBus兼容设备的设备时，总线控制单元产生指示对其的事务处理的开始的事务处理开始信号。另一方面，当访问CardBus兼容设备时，总线控制单元使用上面所提到的事务处理开始信号来产生面向CardBus兼容设备的事务处理开始信号。
仅当访问PC卡时，总线控制单元包括用于根据PCI的FRAME信号而产生针对PC卡的FRAME信号的装置。例如，当通过监测CONFIG_ADDRESS寄存器而判断出访问目的地是PC卡时，总线控制单元把作为针对PC卡的FRAME信号的FRAME信号输出给PC卡。
在上述实施例中，使用事务处理开始信号产生面向CardBus兼容设备的事务处理开始信号。通过该信号，主机CPU能够访问单独的CardBus兼容设备。因此，主机CPU的控制变得不必要，并且减少了负荷。由于当连接PC卡时PCI_CardBus桥变得不必要，因此可以减少成本，并减少硬件设计时对部件排列的限制。
提供对实施例的先前描述，本领域的技术人员能够做出并使用本发明。此外，对于本领域的技术人员而言，对本发明的各种修改将变得显而易见，并且在不使用本发明技能的前提下，可以将这里所定义的一般原理和特定示例应用于其它实施例。因此，本发明并不旨在被限制为这里所描述的实施例，而是符合由权利要求及其等同物的限制所限定的最宽范围。
此外要注意的是，发明者的意图是；即使在诉讼过程中对权利要求进行了修改，也要保留所要求保护的发明的所有等同物。
尽管已经结合特定优选实施例对本发明进行了描述，要理解的是，本发明所包括的主旨并不限于这些特定实施例。相反，本发明的主旨意欲包括所附权利要求的精神和范围内所能包括的所有备选、修改及等同物。
此外，发明者的意图是：即使在诉讼过程中对权利要求进行了修改，也要保留对所要求保护的发明的所有等同物。

Claims (18)

1.一种访问控制设备，用于控制对与符合第一标准的第一总线相连的第一设备的访问、以及对与所述第一总线相连的第二设备的访问，所述第一设备符合所述第一标准，所述第二设备符合第二标准，所述访问控制设备包括：
第一信号发生器，产生指示针对所述第一设备的事务处理的开始的第一事务处理开始信号；以及
第二信号发生器，基于所述第一事务处理开始信号，产生针对所述第二设备的第二事务处理开始信号，
其中，产生第一事务处理开始信号的第一信号发生器和产生第二事务处理开始信号的第二信号发生器被适配为并导致：即使第一设备符合第一标准而第二设备符合第二标准，其中第二标准不同于第一标准，也不采用第一标准-第二标准桥而进行第一设备与第二设备的通信。
2.如权利要求1所述的访问控制设备，其中，在出现面向所述第二设备的访问时，所述第二信号发生器产生所述第二事务处理开始信号。
3.如权利要求1所述的访问控制设备，其中，在出现面向所述第一设备的访问时，所述第二信号发生器暂停产生所述第二事务处理开始信号。
4.如权利要求1所述的访问控制设备，其中，所述第二信号发生器包括：地址判断单元，判断待访问的设备的地址是否与所述第二设备的地址一致；以及门单元，可以基于所述第一事务处理开始信号和所述地址判断单元的判断来产生所述第二事务处理开始信号，并且可以把所述第二事务处理开始信号输出至所述第二设备。
5.如权利要求1所述的访问控制设备，其中，所述第一总线是外围组件互连总线。
6.如权利要求5所述的访问控制设备，其中，所述第一事务处理开始信号是第一FRAME信号。
7.如权利要求6所述的访问控制设备，其中，所述第二信号发生器判断CONFIG_ADDRESS寄存器中所存储的地址是否与所述第二设备的地址一致，并能够基于所述第一FRAME信号和该判断来产生针对所述第二设备的第二FRAME信号。
8.如权利要求1所述的访问控制设备，其中，多个所述第二设备与所述第一总线相连，而且所述第二信号发生器产生针对所述多个第二设备中待访问的第二设备的第二事务处理开始信号。
9.如权利要求8所述的访问控制设备，其中，所述第二信号发生器包括：地址判断单元，判断待访问的设备的地址是否与所述多个第二设备中每一个的地址一致；以及门单元，可以基于所述第一事务处理开始信号和所述地址判断单元的判断，产生针对所述待访问的第二设备的所述第二事务处理开始信号，并且可以将所述第二事务处理开始信号输出至所述第二设备。
10.一种用于控制对符合第二标准的第二设备的访问的访问控制方法，所述第二设备与符合第一标准的第一总线相连，所述方法包括：
产生针对符合所述第一标准并与所述第一总线相连的第一设备的第一事务处理开始信号；以及
基于所述第一事务处理开始信号，产生针对所述第二设备的第二事务处理开始信号，
其中，即使第一设备符合第一标准而第二设备符合第二标准，其中第二标准不同于第一标准，也不采用第一标准-第二标准桥而进行第一设备与第二设备的通信。
11.如权利要求10所述的访问控制方法，其中，所述第二事务处理开始信号在出现面向所述第二设备的访问时产生。
12.如权利要求10所述的访问控制方法，其中，在出现面向所述第一设备的访问时，暂停产生所述第二事务处理开始信号。
13.如权利要求10所述的访问控制方法，其中，所述产生第二事务处理开始信号的操作包括：判断待访问的设备的地址是否与所述第二设备的地址一致，基于所述第一事务处理开始信号和所述地址匹配来产生所述第二事务处理开始信号，以及将所述第二事务处理开始信号输出至所述第二设备。
14.如权利要求10所述的访问控制方法，其中，所述第一总线是外围组件互连总线。
15.如权利要求14所述的访问控制方法，其中，所述第一事务处理开始信号是第一FRAME信号。
16.如权利要求15所述的访问控制方法，其中，所述产生第二事务处理开始信号的操作包括：判断CONFIG_ADDRESS寄存器中存储的地址是否与所述第二设备的地址一致；以及基于所述第一FRAME信号和所述地址匹配，产生针对所述第二设备的第二FRAME信号。
17.如权利要求10所述的访问控制方法，其中，多个所述第二设备与所述第一总线相连，以及产生针对所述多个第二设备中待访问的第二设备的所述第二事务处理开始信号。
18.如权利要求10所述的访问控制方法，其中，多个所述第二设备与所述第一总线相连，以及
所述产生第二事务处理开始信号的操作包括：判断待访问的设备的地址是否与所述多个第二设备中每一个的地址一致，基于所述第一事务处理开始信号和所述地址匹配来产生针对所述待访问的第二设备的所述第二事务处理开始信号，以及将所述第二事务处理开始信号输出至所述第二设备。
CN200710180294.0A 2006-10-23 2007-10-23 访问控制设备及访问控制方法 Active CN101169767B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006287077 2006-10-23
JP2006-287077 2006-10-23
JP2006287077A JP4257358B2 (ja) 2006-10-23 2006-10-23 バス制御方法および装置

Publications (2)

Publication Number Publication Date
CN101169767A CN101169767A (zh) 2008-04-30
CN101169767B true CN101169767B (zh) 2014-01-29

Family

ID=39319394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710180294.0A Active CN101169767B (zh) 2006-10-23 2007-10-23 访问控制设备及访问控制方法

Country Status (5)

Country Link
US (1) US7698494B2 (zh)
JP (1) JP4257358B2 (zh)
KR (1) KR100975950B1 (zh)
CN (1) CN101169767B (zh)
TW (1) TWI354897B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009294821A (ja) 2008-06-04 2009-12-17 Sony Corp 情報処理装置、情報処理方法、およびプログラム、並びに情報処理システム
KR101645388B1 (ko) 2010-03-15 2016-08-03 니켄 코가쿠 가부시키가이샤 소파 블록용 형틀 장치
JP5429130B2 (ja) * 2010-10-13 2014-02-26 ソニー株式会社 情報処理装置、および情報処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931932A (en) * 1997-05-12 1999-08-03 Cirrus Logic, Inc. Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
CN1598798A (zh) * 2003-08-14 2005-03-23 得州仪器公司 在快速pci结构上产生来自pci装置的多个业务类别

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895071B2 (ja) 1999-03-12 2007-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ
JP2000322376A (ja) 1999-05-10 2000-11-24 Nec Corp バスインターフェース変換回路
US20030110335A1 (en) 2000-06-12 2003-06-12 Ncr Corporation Bus transaction between devices in a system
JP2003316725A (ja) 2002-04-19 2003-11-07 Youxun Sci & Technol Co Ltd Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931932A (en) * 1997-05-12 1999-08-03 Cirrus Logic, Inc. Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
CN1598798A (zh) * 2003-08-14 2005-03-23 得州仪器公司 在快速pci结构上产生来自pci装置的多个业务类别

Also Published As

Publication number Publication date
US20080098140A1 (en) 2008-04-24
KR100975950B1 (ko) 2010-08-13
KR20080036522A (ko) 2008-04-28
TWI354897B (en) 2011-12-21
CN101169767A (zh) 2008-04-30
JP4257358B2 (ja) 2009-04-22
TW200836071A (en) 2008-09-01
JP2008102886A (ja) 2008-05-01
US7698494B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
CA2109682C (en) Multiple bus interface
US5761458A (en) Intelligent bus bridge for input/output subsystems in a computer system
US5664199A (en) Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU
KR19980703853A (ko) Ｐｃｉ 버스 컴퓨터용 프로그래머블 구성 레지스터를 구비한증설 보드
JP2000207247A (ja) コンピュ―タシステムおよびこのコンピュ―タシステムを動作させる方法
JPH02224140A (ja) 割込試験装置
US6678803B2 (en) Method and device to use memory access request tags
CN101169767B (zh) 访问控制设备及访问控制方法
US5305442A (en) Generalized hierarchical architecture for bus adapters
US5933613A (en) Computer system and inter-bus control circuit
US6742142B2 (en) Emulator, a data processing system including an emulator, and method of emulation for testing a system
US6263305B1 (en) Software development supporting system and ROM emulation apparatus
US5335340A (en) Byte-swap hardware simulator for a sixteen bit microprocessor coupled to an eight bit peripheral unit
KR100223096B1 (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
JPH04332063A (ja) ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置
JP4116805B2 (ja) 内部バス試験装置及び内部バス試験方法
JP2006293536A (ja) バスシステム
US9223585B2 (en) Data processing device with serial bus that needs initialization before use
JP2004013289A (ja) マイクロコントローラのオンチップデバッグ方法
KR100259585B1 (ko) 디엠에이 콘트롤러
JPH05250310A (ja) データ処理装置
JPH03161845A (ja) 情報処理装置
JPH07244633A (ja) インタフェース装置
JP2002366510A (ja) 集積回路および集積回路のデバッグ方法
US20100036976A1 (en) Device and method for testing a direct memory access controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC INFOTE CO., LTD.

Free format text: FORMER OWNER: NEC ACCESS TECH CORP.

Effective date: 20150202

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: NEC INFRONTIA CORPORATION

Free format text: FORMER NAME: NEC INFOTE CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: NEC PLATFORMS, Ltd.

Address before: Kanagawa County, Japan

Patentee before: NEC Infrontia Corp.

TR01 Transfer of patent right

Effective date of registration: 20150202

Address after: Kanagawa County, Japan

Patentee after: NEC Infrontia Corp.

Address before: Japan's Shizuoka Prefecture

Patentee before: NEC Access Technica, Ltd.