JP2003316725A - Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法 - Google Patents
Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法Info
- Publication number
- JP2003316725A JP2003316725A JP2002117947A JP2002117947A JP2003316725A JP 2003316725 A JP2003316725 A JP 2003316725A JP 2002117947 A JP2002117947 A JP 2002117947A JP 2002117947 A JP2002117947 A JP 2002117947A JP 2003316725 A JP2003316725 A JP 2003316725A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- command
- integrated circuit
- cpu
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 回路板の体積を縮小でき、開発効率を向上で
きる、ＰＣカードバス規格に許容されるエレメントをＰ
ＣＩバス規格を応用した電子装置に使用する回路及びそ
の方法を提供する。 【解決手段】 電子装置３のＣＰＵ３１は全エレメント
が正常に運転されるように操作される。ＰＣＩバス３３
はＣＰＵ３１及びメモリカード３２に接続される。ＰＣ
Ｉバス３３の信号線は指令バス３３１又は情報バス３３
２である。挿入スロットの接続脚は情報バス３３２に接
続され、挿入スロットには集積回路３４が挿入される。
バス切換回線３５は指令バス３３１及び集積回路３４に
接続され、制御信号線３５１でＣＰＵ３１に接続され、
ＣＰＵ３１からの制御信号を受信すると切換動作を制御
し、指令バス３３１と集積回路３４との間の回線を導通
する。集積回路３４はＣＰＵ３１から送られた指令を受
信及びディコードし、情報バス３３２からの情報の処理
の実行を判断する。
きる、ＰＣカードバス規格に許容されるエレメントをＰ
ＣＩバス規格を応用した電子装置に使用する回路及びそ
の方法を提供する。 【解決手段】 電子装置３のＣＰＵ３１は全エレメント
が正常に運転されるように操作される。ＰＣＩバス３３
はＣＰＵ３１及びメモリカード３２に接続される。ＰＣ
Ｉバス３３の信号線は指令バス３３１又は情報バス３３
２である。挿入スロットの接続脚は情報バス３３２に接
続され、挿入スロットには集積回路３４が挿入される。
バス切換回線３５は指令バス３３１及び集積回路３４に
接続され、制御信号線３５１でＣＰＵ３１に接続され、
ＣＰＵ３１からの制御信号を受信すると切換動作を制御
し、指令バス３３１と集積回路３４との間の回線を導通
する。集積回路３４はＣＰＵ３１から送られた指令を受
信及びディコードし、情報バス３３２からの情報の処理
の実行を判断する。
Description
【０００１】
【発明の属する技術分野】本発明は、変換回路及びその
設計方法に関するものであり、特に、ＰＣカードバス規
格に許容されるエレメントを直接ＰＣＩバス規格を応用
した電子装置に使用する回路及びその方法に関するもの
である。
設計方法に関するものであり、特に、ＰＣカードバス規
格に許容されるエレメントを直接ＰＣＩバス規格を応用
した電子装置に使用する回路及びその方法に関するもの
である。
【０００２】
【従来の技術】近年より、コンピュータ情報産業の盛ん
な発展により、各種電子製品及び周辺機器が絶えなく開
発され、各業種で生活または仕事環境に幅広く使われて
おり、このような発展傾向は情報の流通速度と能率を加
速するだけでなく、人々の生活及び仕事に極めて大きな
便利さをもたらしている。それら電子製品の設計及び製
造業者は、使用者のニーズに合わせ、携帯がより便利
で、かつ使い易い電子製品を生産するため、軽、薄、
短、小の設計理念を堅持し、絶えずそれら機能の異なる
拡張カードを電子製品内に直接挿入できるように設計し
ているので、開発される電子製品はますます精巧で実用
的である。
な発展により、各種電子製品及び周辺機器が絶えなく開
発され、各業種で生活または仕事環境に幅広く使われて
おり、このような発展傾向は情報の流通速度と能率を加
速するだけでなく、人々の生活及び仕事に極めて大きな
便利さをもたらしている。それら電子製品の設計及び製
造業者は、使用者のニーズに合わせ、携帯がより便利
で、かつ使い易い電子製品を生産するため、軽、薄、
短、小の設計理念を堅持し、絶えずそれら機能の異なる
拡張カードを電子製品内に直接挿入できるように設計し
ているので、開発される電子製品はますます精巧で実用
的である。
【０００３】現在多く使われているノートブック型コン
ピュータのＰＣＭＣＩＡ（PersonalComputer Memory
Card International Association）インタフェース規
格に符号する各種拡張カード、例えばメモリカード、モ
デムカード及びネットワークカード等のサイズは、ノー
トブック型コンピュータに設けられているＰＣＭＣＩＡ
規格の挿入スロットに容易に挿入できるようにクレジッ
トカードのような大きさに作られ、拡張カードは前述の
軽、薄、短、小の発展傾向の具体的例証の一つである。
もう一種のインタフェース規格はアメリカのインテル社
から発展したＰＣＩ（Peripheral Component Interco
nnect）インタフェース規格であり、ＰＣＩインタフェ
ース規格はローカルバスシステムを定義しており、シス
テムでは一台のコンピュータに最大１０個のＰＣＩイン
タフェース規格に符合するＰＣＩインタフェース規格の
拡張カードの挿入が許される。したがって、各自独立し
た従来の電子エレメントは一台の電子製品に統合され、
電子製品はより軽、薄、短、小になるだけでなく、拡張
カードに増えた機能により電子製品の性能もより完璧か
つ実用的になる。
ピュータのＰＣＭＣＩＡ（PersonalComputer Memory
Card International Association）インタフェース規
格に符号する各種拡張カード、例えばメモリカード、モ
デムカード及びネットワークカード等のサイズは、ノー
トブック型コンピュータに設けられているＰＣＭＣＩＡ
規格の挿入スロットに容易に挿入できるようにクレジッ
トカードのような大きさに作られ、拡張カードは前述の
軽、薄、短、小の発展傾向の具体的例証の一つである。
もう一種のインタフェース規格はアメリカのインテル社
から発展したＰＣＩ（Peripheral Component Interco
nnect）インタフェース規格であり、ＰＣＩインタフェ
ース規格はローカルバスシステムを定義しており、シス
テムでは一台のコンピュータに最大１０個のＰＣＩイン
タフェース規格に符合するＰＣＩインタフェース規格の
拡張カードの挿入が許される。したがって、各自独立し
た従来の電子エレメントは一台の電子製品に統合され、
電子製品はより軽、薄、短、小になるだけでなく、拡張
カードに増えた機能により電子製品の性能もより完璧か
つ実用的になる。
【０００４】前述のＰＣＭＣＩＡ及びそのＰＣＩインタ
フェース規格において、使用されるバスシステムは一般
にそれぞれＰＣカードバス及びＰＣＩバスと称される。
その二種のバスには極めて似た規格があるが、それらに
は若干の違いがある。すなわちＰＣカードバス規格の大
部分はＰＣＩバス規格と同じであり、一部特殊な規格が
設計されてＰＣＭＣＩＡ規格のスロットに許容される。
最大の違いは、ＰＣＩバス中に伝送される情報及び制御
信号の大部分は共用バス（Share bus）を利用する点で
あり、デスクトップ型コンピュータのスロットを例にす
ると、一つ目のスロットと二つ目のスロット中のデータ
バスはすべてＰＣＩバスから伝送された同じ信号を受信
することができる。このため、スロットの設計では一定
の処理手順が計画され、デスクトップ型コンピュータの
ＣＰＵが命令を下した場合、命令に従って指定された対
象までに伝達されなければならないが、ＰＣカードバス
規格のスロットについては、各スロットとも一組のＰＣ
カードバスに対応してお互い完全に独立している。
フェース規格において、使用されるバスシステムは一般
にそれぞれＰＣカードバス及びＰＣＩバスと称される。
その二種のバスには極めて似た規格があるが、それらに
は若干の違いがある。すなわちＰＣカードバス規格の大
部分はＰＣＩバス規格と同じであり、一部特殊な規格が
設計されてＰＣＭＣＩＡ規格のスロットに許容される。
最大の違いは、ＰＣＩバス中に伝送される情報及び制御
信号の大部分は共用バス（Share bus）を利用する点で
あり、デスクトップ型コンピュータのスロットを例にす
ると、一つ目のスロットと二つ目のスロット中のデータ
バスはすべてＰＣＩバスから伝送された同じ信号を受信
することができる。このため、スロットの設計では一定
の処理手順が計画され、デスクトップ型コンピュータの
ＣＰＵが命令を下した場合、命令に従って指定された対
象までに伝達されなければならないが、ＰＣカードバス
規格のスロットについては、各スロットとも一組のＰＣ
カードバスに対応してお互い完全に独立している。
【０００５】図１に示すように、現在、埋め込み式シス
テム（Embedded system）の電子装置２の多くはＰＣＩ
バス２１だけを提供し、電子装置２内のＣＰＵ２２の拡
張カードコントローラとメモリユニット２３との間の情
報伝送及び交換の経路とされている。電子装置２を設計
する場合、機能及び価格の点で設計者の要求を満たす集
積回路を電子装置２に取り付けるとすれば、集積回路は
本来ＰＣカードバスの使用に設計された集積回路であ
り、バスの規格が違うため、ＰＣＩバスを使用している
電子装置に使用することができず、実際のニーズ及びＰ
ＣＩバス規格に従ってＰＣＩバス規格に許容される拡張
カードを新たに設計開発しなければならない。これは大
量の資金及び人力を費やすだけでなく、電子装置を開発
する時間を増加し、効率が悪化する。
テム（Embedded system）の電子装置２の多くはＰＣＩ
バス２１だけを提供し、電子装置２内のＣＰＵ２２の拡
張カードコントローラとメモリユニット２３との間の情
報伝送及び交換の経路とされている。電子装置２を設計
する場合、機能及び価格の点で設計者の要求を満たす集
積回路を電子装置２に取り付けるとすれば、集積回路は
本来ＰＣカードバスの使用に設計された集積回路であ
り、バスの規格が違うため、ＰＣＩバスを使用している
電子装置に使用することができず、実際のニーズ及びＰ
ＣＩバス規格に従ってＰＣＩバス規格に許容される拡張
カードを新たに設計開発しなければならない。これは大
量の資金及び人力を費やすだけでなく、電子装置を開発
する時間を増加し、効率が悪化する。
【０００６】この外、さらに図１に示すように、従来の
ＰＣカードバス規格の集積回路２４をＰＣＩバス規格を
応用した電子装置２に使用できるようにするため、一般
に、電子装置２の回路板にＰＣＩバス２１をＰＣカード
バスに変換するブリッジ２５を付け加える。ブリッジ２
５の作用は、主としてＰＣＩバス２１のバス信号を集積
回路２４のＰＣカードバスの脚位に変換し、ＰＣＩバス
の共用バスをそれぞれＰＣカードバスのスロットに許容
される二つの独立したバスに展開して必要な制御信号を
提供する。このような設計方式は、ＰＣカードバス規格
に許容される集積回路をＰＣＩバス規格を応用した電子
装置に使用できるようにするが、電子装置の全体システ
ムから言うと、ブリッジは全体システムのコストを大幅
に増やすだけでなく、体積が大きく、脚位が多いため、
電子装置の回路板の多くのスペースを占め、電子装置の
体積及び外観設計は軽、薄、短、小の設計目標と逆にな
り、明らかに市場のニーズに合わなくなる。
ＰＣカードバス規格の集積回路２４をＰＣＩバス規格を
応用した電子装置２に使用できるようにするため、一般
に、電子装置２の回路板にＰＣＩバス２１をＰＣカード
バスに変換するブリッジ２５を付け加える。ブリッジ２
５の作用は、主としてＰＣＩバス２１のバス信号を集積
回路２４のＰＣカードバスの脚位に変換し、ＰＣＩバス
の共用バスをそれぞれＰＣカードバスのスロットに許容
される二つの独立したバスに展開して必要な制御信号を
提供する。このような設計方式は、ＰＣカードバス規格
に許容される集積回路をＰＣＩバス規格を応用した電子
装置に使用できるようにするが、電子装置の全体システ
ムから言うと、ブリッジは全体システムのコストを大幅
に増やすだけでなく、体積が大きく、脚位が多いため、
電子装置の回路板の多くのスペースを占め、電子装置の
体積及び外観設計は軽、薄、短、小の設計目標と逆にな
り、明らかに市場のニーズに合わなくなる。
【０００７】
【発明が解決しようとする課題】このことに鑑み、前述
の従来のブリッジの使用により発生する多くの欠点を改
善するため、本発明の発明者は、長期間の努力と実験を
経て遂に本発明のＰＣカードバス規格に許容されるエレ
メントをＰＣＩバス規格を応用した電子装置に使用する
方法及びその回路を開発設計し、その方法はＰＣＩバス
規格を応用した電子装置内にバス切換回線を加設し、バ
ス切換回線は指令バスを他の指令バスと区分けし、並び
に制御信号線によって電子装置のＣＰＵから送られた制
御信号を受信してバス切換回線の切換動作を制御し、並
びに指令バスが受信した指令に対してディコードする。
このように、電子装置にＰＣカードバス規格に許容され
る集積回路が取り付けられた場合、電子装置は集積回路
を通じてディコードの命令を行い、直接集積回路へ伝送
し、集積回路に伝送しなくていい命令を完全に隔離する
ことができ、バスに発生する衝突は完全に避けられ、間
違った情報が発生する現象は徹底的に解決される。
の従来のブリッジの使用により発生する多くの欠点を改
善するため、本発明の発明者は、長期間の努力と実験を
経て遂に本発明のＰＣカードバス規格に許容されるエレ
メントをＰＣＩバス規格を応用した電子装置に使用する
方法及びその回路を開発設計し、その方法はＰＣＩバス
規格を応用した電子装置内にバス切換回線を加設し、バ
ス切換回線は指令バスを他の指令バスと区分けし、並び
に制御信号線によって電子装置のＣＰＵから送られた制
御信号を受信してバス切換回線の切換動作を制御し、並
びに指令バスが受信した指令に対してディコードする。
このように、電子装置にＰＣカードバス規格に許容され
る集積回路が取り付けられた場合、電子装置は集積回路
を通じてディコードの命令を行い、直接集積回路へ伝送
し、集積回路に伝送しなくていい命令を完全に隔離する
ことができ、バスに発生する衝突は完全に避けられ、間
違った情報が発生する現象は徹底的に解決される。
【０００８】つまり、本発明の一つの目的は、かなり精
巧で簡単な回路を利用して、前述の従来の回路に取り付
けられるブリッジと入れ替え、ブリッジのコストを節約
することができ、ブリッジには一定の体積と多くの脚位
とがあるため、ブリッジを省くことにより電子装置の回
路板が縮小され、または回路板により多くの利用可能な
スペースを設けることができる、ＰＣカードバス規格に
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する回路及びその方法を提供することにあ
る。
巧で簡単な回路を利用して、前述の従来の回路に取り付
けられるブリッジと入れ替え、ブリッジのコストを節約
することができ、ブリッジには一定の体積と多くの脚位
とがあるため、ブリッジを省くことにより電子装置の回
路板が縮小され、または回路板により多くの利用可能な
スペースを設けることができる、ＰＣカードバス規格に
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する回路及びその方法を提供することにあ
る。
【０００９】本発明のもう一つの目的は、ＰＣＩバス規
格に許容される部品を新たに設計開発する必要がなく、
機能上または価格上、設計者の要求を満たすＰＣカード
バスの集積回路を選択使用し、直接それを電子装置に取
り付けるだけで必要とする機能を実現することができ、
開発資金及び人力を大幅に節減するだけでなく、電子装
置を開発する時間及び効率を向上できる、ＰＣカードバ
ス規格に許容されるエレメントをＰＣＩバス規格を応用
した電子装置に使用する回路及びその方法を提供するこ
とにある。
格に許容される部品を新たに設計開発する必要がなく、
機能上または価格上、設計者の要求を満たすＰＣカード
バスの集積回路を選択使用し、直接それを電子装置に取
り付けるだけで必要とする機能を実現することができ、
開発資金及び人力を大幅に節減するだけでなく、電子装
置を開発する時間及び効率を向上できる、ＰＣカードバ
ス規格に許容されるエレメントをＰＣＩバス規格を応用
した電子装置に使用する回路及びその方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本考案請求項記載のＰＣ
カードバス規格に許容されるエレメントをＰＣＩバス規
格を応用した電子装置に使用する回路によると、ＰＣＩ
バス規格を応用した電子装置内には次のものを含む。Ｃ
ＰＵは電子装置内のすべてのエレメントが正常に運転さ
れるように操作される。ＰＣＩバスはそれぞれＣＰＵ及
びメモリカードに接続され、ＣＰＵはＰＣＩバスを通じ
てメモリカード内に記憶されている情報を読み取る、ま
たは情報をメモリカード内に書き込むことができる。Ｐ
ＣＩバスの信号線は指令バスの伝送に使われる指令バス
の他は情報バスである。最少一つの挿入スロットの接続
脚は情報バスに接続され、挿入スロットにはＰＣカード
バス規格に許容される集積回路が挿入されている。集積
回路は情報バスを通じてＣＰＵから伝送された指令を受
信する、または信号をＣＰＵへ応答することができる。
バス切換回線はそれぞれ指令バス及び集積回路に接続さ
れ、制御信号線によってＣＰＵに接続され、ＣＰＵから
伝送された制御信号を受信すると、バス切換回線の切換
動作を制御し、指令バスと集積回路との間の回線を導通
する。集積回路はＣＰＵから送られた指令を受信し、指
令に対してディコードし、情報バスから送られた情報に
対して処理を行うかを判断する。
カードバス規格に許容されるエレメントをＰＣＩバス規
格を応用した電子装置に使用する回路によると、ＰＣＩ
バス規格を応用した電子装置内には次のものを含む。Ｃ
ＰＵは電子装置内のすべてのエレメントが正常に運転さ
れるように操作される。ＰＣＩバスはそれぞれＣＰＵ及
びメモリカードに接続され、ＣＰＵはＰＣＩバスを通じ
てメモリカード内に記憶されている情報を読み取る、ま
たは情報をメモリカード内に書き込むことができる。Ｐ
ＣＩバスの信号線は指令バスの伝送に使われる指令バス
の他は情報バスである。最少一つの挿入スロットの接続
脚は情報バスに接続され、挿入スロットにはＰＣカード
バス規格に許容される集積回路が挿入されている。集積
回路は情報バスを通じてＣＰＵから伝送された指令を受
信する、または信号をＣＰＵへ応答することができる。
バス切換回線はそれぞれ指令バス及び集積回路に接続さ
れ、制御信号線によってＣＰＵに接続され、ＣＰＵから
伝送された制御信号を受信すると、バス切換回線の切換
動作を制御し、指令バスと集積回路との間の回線を導通
する。集積回路はＣＰＵから送られた指令を受信し、指
令に対してディコードし、情報バスから送られた情報に
対して処理を行うかを判断する。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。一般的に、従来の電子装置に使われる
バスシステムは、信号を伝送する方式の違いにより概し
て共用バス及び独立バスに分けられる。前述の２種類の
バスの最も大きな違いは、電子装置のＣＰＵがバスに接
続されている集積回路に対してプログラミング指令を下
す場合、バスが独立バスであるとき、ＣＰＵが指令を下
した対象は必ずその集積回路であるため、独立バスに接
続されている集積回路は指令自身だけをディコードすれ
ばよい。ところが、バスが共用バスであるとき、共用バ
スに接続されている集積回路は常に一つ以上のその他集
積回路が接続されているため、集積回路は指令自身に対
してディコードを行う能力が必要であり、ＣＰＵが下し
た指令の対象は自分であるかを判断し、指令に従って関
連処理を行うかを決めなければならない。
づいて説明する。一般的に、従来の電子装置に使われる
バスシステムは、信号を伝送する方式の違いにより概し
て共用バス及び独立バスに分けられる。前述の２種類の
バスの最も大きな違いは、電子装置のＣＰＵがバスに接
続されている集積回路に対してプログラミング指令を下
す場合、バスが独立バスであるとき、ＣＰＵが指令を下
した対象は必ずその集積回路であるため、独立バスに接
続されている集積回路は指令自身だけをディコードすれ
ばよい。ところが、バスが共用バスであるとき、共用バ
スに接続されている集積回路は常に一つ以上のその他集
積回路が接続されているため、集積回路は指令自身に対
してディコードを行う能力が必要であり、ＣＰＵが下し
た指令の対象は自分であるかを判断し、指令に従って関
連処理を行うかを決めなければならない。
【００１２】前述からわかるように、従来より、ＰＣＩ
バスは共用バスの一種であるため、規格には設定読み書
き（Configuration read or write）バス信号線が含
まれ、電子装置のＣＰＵはバス信号線を利用してＰＣＩ
バスに取り付けられているすべての集積回路を計画する
ことができ、設定を行うことに使われる読み書き指令は
一般にＩＤＳＥＬ信号を使ってＣＰＵが命令を下す対象
を指定する。ＰＣＩバスに接続されている異なる集積回
路の挿入スロットは、異なるバス信号線ＡＤに接続さ
れ、例えば、一つ目の集積回路の挿入スロットは信号線
ＡＤ３１に接続され、二つ目の集積回路の挿入スロット
は別の信号線ＡＤ３０に接続され、各集積回路は受信し
たＩＤＳＥＬ信号を介してＣＰＵが下した命令を返答す
る必要があるかを判断する。各集積回路がＣＰＵが下し
た命令を返答する必要があると判断するとき、集積回路
はＣＰＵが計画した対象であることをあらわすため、集
積回路は指令に対してディコードを行い、指令が要求し
た対応処理を完了する。逆に、集積回路がＣＰＵの計画
した対象でない場合、集積回路はバスに伝送された指令
に対していかなる処理も実行しない。さもなければ、バ
スに衝突が起こり、信号違いの現象が発生する。
バスは共用バスの一種であるため、規格には設定読み書
き（Configuration read or write）バス信号線が含
まれ、電子装置のＣＰＵはバス信号線を利用してＰＣＩ
バスに取り付けられているすべての集積回路を計画する
ことができ、設定を行うことに使われる読み書き指令は
一般にＩＤＳＥＬ信号を使ってＣＰＵが命令を下す対象
を指定する。ＰＣＩバスに接続されている異なる集積回
路の挿入スロットは、異なるバス信号線ＡＤに接続さ
れ、例えば、一つ目の集積回路の挿入スロットは信号線
ＡＤ３１に接続され、二つ目の集積回路の挿入スロット
は別の信号線ＡＤ３０に接続され、各集積回路は受信し
たＩＤＳＥＬ信号を介してＣＰＵが下した命令を返答す
る必要があるかを判断する。各集積回路がＣＰＵが下し
た命令を返答する必要があると判断するとき、集積回路
はＣＰＵが計画した対象であることをあらわすため、集
積回路は指令に対してディコードを行い、指令が要求し
た対応処理を完了する。逆に、集積回路がＣＰＵの計画
した対象でない場合、集積回路はバスに伝送された指令
に対していかなる処理も実行しない。さもなければ、バ
スに衝突が起こり、信号違いの現象が発生する。
【００１３】その反面、ＰＣカードバスは独立バスであ
るため、ＰＣカードバスの各種集積回路での使用に設計
され、一般に、独立バスに使われ、ＣＰＵが下すすべて
の指令の対象はこの種の集積回路であるため、集積回路
はＩＤＳＥＬ信号によってＣＰＵが下した命令の対象を
判断する必要がなく、集積回路には一般にＩＤＳＥＬ信
号を受信する接続脚が設計されていない。このような要
素に基づき、ＰＣカードバスの許容される集積回路を直
接ＰＣＩバスの挿入スロットに挿入すると、ＰＣカード
バスに許容される集積回路は自身がＣＰＵの計画対象で
あると間違え、間違った信号を発信するまたは間違った
処理を行うため、ＰＣＩバスの関連集積回路も同時に応
答信号を発信し、衝突が発生して間違いが起きる。
るため、ＰＣカードバスの各種集積回路での使用に設計
され、一般に、独立バスに使われ、ＣＰＵが下すすべて
の指令の対象はこの種の集積回路であるため、集積回路
はＩＤＳＥＬ信号によってＣＰＵが下した命令の対象を
判断する必要がなく、集積回路には一般にＩＤＳＥＬ信
号を受信する接続脚が設計されていない。このような要
素に基づき、ＰＣカードバスの許容される集積回路を直
接ＰＣＩバスの挿入スロットに挿入すると、ＰＣカード
バスに許容される集積回路は自身がＣＰＵの計画対象で
あると間違え、間違った信号を発信するまたは間違った
処理を行うため、ＰＣＩバスの関連集積回路も同時に応
答信号を発信し、衝突が発生して間違いが起きる。
【００１４】図２に示すように、本発明の一実施例はＰ
ＣＩバス規格に許容される電子装置３に対するものであ
り、電子装置３にはＣＰＵ３１、最少一つのメモリカー
ド３２及びＰＣＩバス３３等のユニットが含まれる。Ｃ
ＰＵ３１及びメモリカード３２はそれぞれＰＣＩバス３
３に接続されているため、ＣＰＵ３１はＰＣＩバス３３
を通じてメモリカード３２内に記憶されている情報を読
み取る、または情報をメモリカード３２内に書き込むこ
とができる。電子装置３には最少一つの挿入スロットが
含まれ、ＰＣＩバス３３の信号線には指令バス３３１及
び情報バス３３２が含まれる。指令バス３３１はＰＣＩ
バス３３のＣ／ＢＥ指令を伝送することに使われる信号
線を指し、情報バス３３２はＰＣＩバス３３の情報を伝
送することに使われるその他信号線を指す。情報バス３
３２は挿入スロットの接続脚に接続され、挿入スロット
にはＰＣカードバス規格に許容される集積回路３４が挿
入されている。したがって、集積回路３４はＰＣＩバス
３３を通じてＣＰＵ３１が下した指令を受信する、また
は信号をＣＰＵ３１に応答することができる。
ＣＩバス規格に許容される電子装置３に対するものであ
り、電子装置３にはＣＰＵ３１、最少一つのメモリカー
ド３２及びＰＣＩバス３３等のユニットが含まれる。Ｃ
ＰＵ３１及びメモリカード３２はそれぞれＰＣＩバス３
３に接続されているため、ＣＰＵ３１はＰＣＩバス３３
を通じてメモリカード３２内に記憶されている情報を読
み取る、または情報をメモリカード３２内に書き込むこ
とができる。電子装置３には最少一つの挿入スロットが
含まれ、ＰＣＩバス３３の信号線には指令バス３３１及
び情報バス３３２が含まれる。指令バス３３１はＰＣＩ
バス３３のＣ／ＢＥ指令を伝送することに使われる信号
線を指し、情報バス３３２はＰＣＩバス３３の情報を伝
送することに使われるその他信号線を指す。情報バス３
３２は挿入スロットの接続脚に接続され、挿入スロット
にはＰＣカードバス規格に許容される集積回路３４が挿
入されている。したがって、集積回路３４はＰＣＩバス
３３を通じてＣＰＵ３１が下した指令を受信する、また
は信号をＣＰＵ３１に応答することができる。
【００１５】さらに、図２に示すように、本発明の一実
施例では、主として電子装置３内にバス切換回線３５を
加設し、バス切換回線３５はＣ／ＢＥ指令（及び指令に
合わせてディコードに必要なＦＲＡＭＥ＃信号）を伝送
することに使われる指令バス３３１と他の情報バス３３
２とを区分けし、バス切換回線３５は更に制御信号線３
５１によってＣＰＵ３１に接続されているため、ＣＰＵ
３１は制御信号をバス切換回線３５に伝送し、バス切換
回線３５は制御信号によってバス切換回線３５の切換動
作を制御することができる。このように、電子装置３の
挿入スロットにＰＣカードバス規格に許容される集積回
路３４が挿入され、ＣＰＵ３１が集積回路３４に対して
指令を下した場合、ＣＰＵ３１は同時に制御信号線３５
１を通じてバス切換回線３５へ伝送される制御信号を発
信し、バス切換回線３５はＣ／ＢＥ指令バス３３１と集
積回路３４との間の回線３５２を導通し、集積回路３４
はＣ／ＢＥ指令及び指令に合わせてディコードに必要な
ＦＲＡＭＥ＃信号を受信することができ、Ｃ／ＢＥ指令
をディコードして情報バス３３２から伝送された情報に
対して処理を行うかを判断する。ＣＰＵ３１が下した指
令が集積回路３４に対するものではない場合、バス切換
回線３５は、ＣＰＵ３１が制御信号線３５１を通じて伝
送された別の制御信号に従い、Ｃ／ＢＥ指令バス３３１
と集積回路３４との間の回線３５２を遮断するため、集
積回路３４は情報バス３３２から伝送される情報を受信
できなくなり、バスに衝突が発生することは避けられ、
間違った情報が発生する現象は完全に解決される。
施例では、主として電子装置３内にバス切換回線３５を
加設し、バス切換回線３５はＣ／ＢＥ指令（及び指令に
合わせてディコードに必要なＦＲＡＭＥ＃信号）を伝送
することに使われる指令バス３３１と他の情報バス３３
２とを区分けし、バス切換回線３５は更に制御信号線３
５１によってＣＰＵ３１に接続されているため、ＣＰＵ
３１は制御信号をバス切換回線３５に伝送し、バス切換
回線３５は制御信号によってバス切換回線３５の切換動
作を制御することができる。このように、電子装置３の
挿入スロットにＰＣカードバス規格に許容される集積回
路３４が挿入され、ＣＰＵ３１が集積回路３４に対して
指令を下した場合、ＣＰＵ３１は同時に制御信号線３５
１を通じてバス切換回線３５へ伝送される制御信号を発
信し、バス切換回線３５はＣ／ＢＥ指令バス３３１と集
積回路３４との間の回線３５２を導通し、集積回路３４
はＣ／ＢＥ指令及び指令に合わせてディコードに必要な
ＦＲＡＭＥ＃信号を受信することができ、Ｃ／ＢＥ指令
をディコードして情報バス３３２から伝送された情報に
対して処理を行うかを判断する。ＣＰＵ３１が下した指
令が集積回路３４に対するものではない場合、バス切換
回線３５は、ＣＰＵ３１が制御信号線３５１を通じて伝
送された別の制御信号に従い、Ｃ／ＢＥ指令バス３３１
と集積回路３４との間の回線３５２を遮断するため、集
積回路３４は情報バス３３２から伝送される情報を受信
できなくなり、バスに衝突が発生することは避けられ、
間違った情報が発生する現象は完全に解決される。
【００１６】Ｃ／ＢＥ指令バス３３１が伝送する指令は
設定読み書き指令（Configurationread/write comman
d）の外、メモリ読み書き（memory read/write）指令
及び出入力読み書き（I/O reed/write）指令等の指令
が含まれているため、一組のバス切換回線３５は一つだ
けのＰＣカードバス規格に許容される集積回路３４を制
御することができ、電子装置に一つ以上のＰＣカードバ
ス規格に許容される集積回路３４を取り付けるとき、一
組以上のバス切換回線３５でそれらと組み合わせなけれ
ばならない。各バス切換回線３５は設定読み書き指令が
集積回路３４へ伝送された状態を制御することに使われ
るが、指令バス３３１から送られたその他指令を集積回
路３４へ伝送しなければならない。
設定読み書き指令（Configurationread/write comman
d）の外、メモリ読み書き（memory read/write）指令
及び出入力読み書き（I/O reed/write）指令等の指令
が含まれているため、一組のバス切換回線３５は一つだ
けのＰＣカードバス規格に許容される集積回路３４を制
御することができ、電子装置に一つ以上のＰＣカードバ
ス規格に許容される集積回路３４を取り付けるとき、一
組以上のバス切換回線３５でそれらと組み合わせなけれ
ばならない。各バス切換回線３５は設定読み書き指令が
集積回路３４へ伝送された状態を制御することに使われ
るが、指令バス３３１から送られたその他指令を集積回
路３４へ伝送しなければならない。
【００１７】図３に示すように、前述の実施例におい
て、電子装置３内の各エレメントは次のステップによっ
て処理を行い、ＰＣカードバス規格に許容される集積回
路３４はＰＣＩバス３３を通じてＣＰＵ３１から送られ
た指令及び情報を受信することができる。
て、電子装置３内の各エレメントは次のステップによっ
て処理を行い、ＰＣカードバス規格に許容される集積回
路３４はＰＣＩバス３３を通じてＣＰＵ３１から送られ
た指令及び情報を受信することができる。
【００１８】（４０１）まず、ＣＰＵ３１は指令を下す
前、指令が設定読み書き指令であるかを判断し、違う場
合、制御導通信号を発信し、制御信号線３５１を通じて
バス切換回線３５に伝送し、更に、ステップ（４０２）
に続く。ＣＰＵ３１が指令は設定読み書き指令であると
判断するとき、ステップ（４０３）に続く。
前、指令が設定読み書き指令であるかを判断し、違う場
合、制御導通信号を発信し、制御信号線３５１を通じて
バス切換回線３５に伝送し、更に、ステップ（４０２）
に続く。ＣＰＵ３１が指令は設定読み書き指令であると
判断するとき、ステップ（４０３）に続く。
【００１９】（４０２）バス切換回線３５が制御導通信
号を受信すると、Ｃ／ＢＥ指令バス３３１と集積回路３
４との間の回線３５２を導通し、ステップ（４０５）に
続く。 （４０３）ＣＰＵ３１は更に指令の下す目標がＰＣカー
ドバス規格に許容される集積回路３４であるかを判断
し、違う場合、制御遮断信号を発信し、制御信号線３５
１を通じてバス切換回線３５に伝送し、ステップ（４０
４）に続く。ＣＰＵ３１が指令の下す目標がＰＣカード
バス規格に許容される集積回路３４であると判断する場
合、制御導通信号を発信し、制御信号線３５１を通じて
バス切換回線３５に伝送し、更にステップ（４０２）に
続く。
号を受信すると、Ｃ／ＢＥ指令バス３３１と集積回路３
４との間の回線３５２を導通し、ステップ（４０５）に
続く。 （４０３）ＣＰＵ３１は更に指令の下す目標がＰＣカー
ドバス規格に許容される集積回路３４であるかを判断
し、違う場合、制御遮断信号を発信し、制御信号線３５
１を通じてバス切換回線３５に伝送し、ステップ（４０
４）に続く。ＣＰＵ３１が指令の下す目標がＰＣカード
バス規格に許容される集積回路３４であると判断する場
合、制御導通信号を発信し、制御信号線３５１を通じて
バス切換回線３５に伝送し、更にステップ（４０２）に
続く。
【００２０】（４０４）バス切換回線３５が制御遮断信
号を受信すると、直ちにＣ／ＢＥ指令バス３３１と集積
回路３４との間の回線３５２を遮断し、ステップ（４０
５）に続く。 （４０５）集積回路３４がＣ／ＢＥ指令バス３３１から
伝送された指令を受信すると、指令に対してディコード
及び執行を行い、情報バス３３２から伝送された情報に
対して処理を行うかを判断した後、更に、ステップ（４
０１）に戻り、引きつづきＣＰＵ３１からの制御信号の
受信を待つ。
号を受信すると、直ちにＣ／ＢＥ指令バス３３１と集積
回路３４との間の回線３５２を遮断し、ステップ（４０
５）に続く。 （４０５）集積回路３４がＣ／ＢＥ指令バス３３１から
伝送された指令を受信すると、指令に対してディコード
及び執行を行い、情報バス３３２から伝送された情報に
対して処理を行うかを判断した後、更に、ステップ（４
０１）に戻り、引きつづきＣＰＵ３１からの制御信号の
受信を待つ。
【００２１】このように、本発明はかなり精巧で簡単な
回路設計を利用することにより前述の従来の回路に容積
が大きく、脚位が多いブリッジを取り付けることの代替
ができ、電子装置にＰＣカードバス規格に許容される集
積回路を取り付けると、電子装置は集積回路を通じてデ
ィコードを行う指令を直接集積回路へ伝送し、集積回路
へ伝送する必要のない指令を完全に区分けするため、バ
スに衝突が発生することが完全に避けられ、ブリッジの
コストと取り付けに必要な空間を節約することができ、
設計者はＰＣＩバス規格に許容される部品を新たに設計
開発する必要がなく、機能または価格の点で設計者の要
求を満たすＰＣカードバスの集積回路を選択使用し、直
接それを電子装置に取り付けるだけで、必要とする機能
を実現することができ、開発資金及び人力を大幅に節減
でき、電子装置を開発する時間と効率を向上できる。
回路設計を利用することにより前述の従来の回路に容積
が大きく、脚位が多いブリッジを取り付けることの代替
ができ、電子装置にＰＣカードバス規格に許容される集
積回路を取り付けると、電子装置は集積回路を通じてデ
ィコードを行う指令を直接集積回路へ伝送し、集積回路
へ伝送する必要のない指令を完全に区分けするため、バ
スに衝突が発生することが完全に避けられ、ブリッジの
コストと取り付けに必要な空間を節約することができ、
設計者はＰＣＩバス規格に許容される部品を新たに設計
開発する必要がなく、機能または価格の点で設計者の要
求を満たすＰＣカードバスの集積回路を選択使用し、直
接それを電子装置に取り付けるだけで、必要とする機能
を実現することができ、開発資金及び人力を大幅に節減
でき、電子装置を開発する時間と効率を向上できる。
【図１】従来のＰＣカードバス規格に許容される集積回
路をＰＣＩバス規格を応用した電子装置に使用し、その
電子装置の回路板にＰＣＩバスをＰＣカードバスに転換
することができるブリッジを付け加えた回路を示すブロ
ック図である。
路をＰＣＩバス規格を応用した電子装置に使用し、その
電子装置の回路板にＰＣＩバスをＰＣカードバスに転換
することができるブリッジを付け加えた回路を示すブロ
ック図である。
【図２】本発明の一実施例によるＰＣカードバス規格に
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する回路を示すブロック図である。
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する回路を示すブロック図である。
【図３】本発明の一実施例によるＰＣカードバス規格に
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する方法の処理を示すフローチャートであ
る。
許容されるエレメントをＰＣＩバス規格を応用した電子
装置に使用する方法の処理を示すフローチャートであ
る。
３ 電子装置
３１ ＣＰＵ
３２ メモリカード
３３ ＰＣＩバス
３４ 集積回路
３５ バス切換回線
３３１ 指令バス
３３２ 情報バス
３５１ 制御信号線
Claims (6)
- 【請求項１】 ＰＣカードバス規格に許容されるエレメ
ントをＰＣＩバス規格を応用した電子装置に使用する回
路であって、 そのＰＣＩバス規格を応用した電子装置は、 電子装置内のすべてのエレメントが正常に運転されるよ
うに操作されるＣＰＵを備え、 それぞれＣＰＵ及びメモリカードに接続されＰＣＩバス
を備え、 ＣＰＵはＰＣＩバスを通じてメモリカード内に記憶され
ている情報を読み取り、または情報をメモリカード内に
書き込むことができ、 ＰＣＩバスの信号線は指令バスの伝送に使われる指令バ
スの他は情報バスであり、 最少一つの挿入スロットを備え、その接続脚は情報バス
に接続され、挿入スロットにはＰＣカードバス規格に許
容される集積回路が挿入され、集積回路は情報バスを通
じてＣＰＵから伝送された指令を受信し、または信号を
ＣＰＵへ応答することができ、 バス切換回線を備え、そのバス切換回線はそれぞれ指令
バス及び集積回路に接続され、制御信号線によってＣＰ
Ｕに接続され、ＣＰＵから伝送された制御信号を受信す
ると、バス切換回線の切換動作を制御し、指令バスと集
積回路との間の回線は導通され、集積回路はＣＰＵから
送られた指令を受信し、その指令に対してディコード
し、情報バスから送られた情報に対して処理を行うかを
判断することを特徴とする回路。 - 【請求項２】 ＣＰＵから伝送された指令は、指令自身
及びその指令に合わせたディコードに必要な信号を含む
ことを特徴とする請求項１記載の回路。 - 【請求項３】 ＰＣカードバス規格に許容されるエレメ
ントをＰＣＩバス規格を応用した電子装置に使用する方
法であって、 ＰＣＩバス規格を応用した電子装置内にバス切換回路を
加設し、バス切換回線はＰＣＩバス中の指令の伝送に使
われる指令バスと他の情報バスとを区分けし、 電子装置内のＣＰＵはバス切換回線に対して制御を行
い、指令バスとＰＣカードバス規格に許容される集積回
路との間の回線は導通され、その集積回路はＣＰＵから
の指令を受信し、その指令をディコードできることで、
他の情報バスから送られた情報に対して予定された処理
を行うかを判断することを特徴とする方法。 - 【請求項４】 請求項３記載の方法であって、 まず、ＣＰＵが指令を下す前、その指令は設定読み取り
または書き込み指令であるかを判断し、 指令が設定読み取りまたは書き込み指令であれば、ＣＰ
Ｕは更に指令が下した目標がＰＣカードバス規格に許容
される集積回路であるかを判断し、 指令が下した目標がＰＣカードバス規格に許容される集
積回路であれば、制御導通信号を発信し、バス切換回線
に伝送し、 バス切換回線が制御導通信号を受信したら、指令バスと
集積回路との間の回線を導通し、集積回路は指令バスか
ら送られた指令を受信し、その指令をディコードし、他
のＰＣＩバスから送られた情報に対して処理を行い、 ＰＣカードバス規格に許容される集積回路はＰＣＩバス
を通じてＣＰＵから送られた指令及び情報を受信するこ
とができることを特徴とする方法。 - 【請求項５】 請求項４記載の方法であって、 ＣＰＵが指令を下す前、その指令が設定された読み取り
または書き込み指令でないと判断すると、直ちに制御導
通信号を発信し、バス切換回線に送り、 バス切換回線が制御導通信号を受信すると、指令バスと
集積回路との間の回線を導通し、集積回路は指令バスか
ら送られた指令を受信し、指令に対してディコードを行
うことで、他のＰＣＩバスから送られた情報に対して処
理を行うことを特徴とする方法。 - 【請求項６】 請求項４記載の方法であって、 さらに、ＣＰＵが指令を下した目標がＰＣカードバス規
格に許容される集積回路でないと判断すると、直ちに制
御遮断信号を発信し、バス切換回線に伝送し、指令バス
と集積回路との間の回線を遮断し、前記ステップに戻
り、引き続きＣＰＵからの制御信号の受信を待つことを
特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117947A JP2003316725A (ja) | 2002-04-19 | 2002-04-19 | Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117947A JP2003316725A (ja) | 2002-04-19 | 2002-04-19 | Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003316725A true JP2003316725A (ja) | 2003-11-07 |
Family
ID=29534993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117947A Pending JP2003316725A (ja) | 2002-04-19 | 2002-04-19 | Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003316725A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401278C (zh) * | 2003-12-30 | 2008-07-09 | 中兴通讯股份有限公司 | 一种实现pci总线与cpu总线之间转换的方法 |
| US7698494B2 (en) | 2006-10-23 | 2010-04-13 | Nec Access Technica, Ltd. | Access control device and access control method |
-
2002
- 2002-04-19 JP JP2002117947A patent/JP2003316725A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401278C (zh) * | 2003-12-30 | 2008-07-09 | 中兴通讯股份有限公司 | 一种实现pci总线与cpu总线之间转换的方法 |
| US7698494B2 (en) | 2006-10-23 | 2010-04-13 | Nec Access Technica, Ltd. | Access control device and access control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925510B2 (en) | Peripheral or memory device having a combined ISA bus and LPC bus | |
| US7162556B2 (en) | Matrix type bus connection system and power reduction method therefor | |
| US6185642B1 (en) | Bus for high frequency operation with backward compatibility and hot-plug ability | |
| CN109189203B (zh) | 服务器节电系统及其节电方法 | |
| JP4373274B2 (ja) | マルチポート直列通信方法，マルチポート直列通信装置，マルチポート直列通信装置の制御方法，記録媒体，マルチポート直列通信スイッチ装置，マルチポート直列通信スイッチ，およびネットワークコンピュータシステム | |
| EP1358564B1 (en) | System having i2c self bus switching devices | |
| JPH07191936A (ja) | マルチプル・バス・インターフェース・アダプタ | |
| JP2008545319A (ja) | Ｒｓ−２３２／ｉ２ｃ変換ｉｃとホスト間の通信用ソフトウェア層 | |
| US6806866B2 (en) | System and method for establishing wireless connection | |
| JPH01197866A (ja) | インターフエース装置と方法 | |
| US7096290B2 (en) | On-chip high speed data interface | |
| US6567866B1 (en) | Selecting multiple functions using configuration mechanism | |
| US6145044A (en) | PCI bus bridge with transaction forwarding controller for avoiding data transfer errors | |
| US6240480B1 (en) | Bus bridge that provides selection of optimum timing speed for transactions | |
| JP2003316725A (ja) | Ｐｃカードバス規格に許容されるエレメントをｐｃｉバス規格を応用した電子装置に使用する回路及びその方法 | |
| US6919878B2 (en) | Keyboard/mouse switching controller | |
| US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
| US7702838B2 (en) | Method and apparatus for configuration space extension bus | |
| US6230227B1 (en) | Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge | |
| EP3570449A1 (en) | Multi-mode nfc controller | |
| US5974477A (en) | Image forming apparatus capable of receiving data in high speed in accordance with high speed data transmission interface | |
| US6883058B2 (en) | Method for implementing PC card bus compatible element on application PCI bus based apparatus and circuits therefor | |
| JP2007102783A (ja) | 通信衝突の回避方法及び通信衝突を回避できる電子機器 | |
| CN110955629B (zh) | 计算装置 | |
| KR101352140B1 (ko) | 데이터 통신 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070928 |
|
| A02 | Decision of refusal |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A02 |